JPS63190367A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63190367A JPS63190367A JP2306087A JP2306087A JPS63190367A JP S63190367 A JPS63190367 A JP S63190367A JP 2306087 A JP2306087 A JP 2306087A JP 2306087 A JP2306087 A JP 2306087A JP S63190367 A JPS63190367 A JP S63190367A
- Authority
- JP
- Japan
- Prior art keywords
- external
- length
- external leads
- external lead
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000004593 Epoxy Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、相対する２方向に外部リードを有する半導体
装置の形状に関する。
装置の形状に関する。
従来の技術
電子機器の軽薄短小化が進み、それに使用される電子部
品の実装も、ガラスエポキシ基板あるいは、セラミック
基板等に電子部品を実装するハイブリッド技術が大幅に
採用されている。かかる電子機器に用いられる半導体装
置は、Ｓ ＯＰ（Ｓｎ＋ａｌｌ。
品の実装も、ガラスエポキシ基板あるいは、セラミック
基板等に電子部品を実装するハイブリッド技術が大幅に
採用されている。かかる電子機器に用いられる半導体装
置は、Ｓ ＯＰ（Ｓｎ＋ａｌｌ。
０ｕｔｌｉｎｅ、Ｐａｃｋａｇｅ）や、Ｑ Ｆ Ｄ（Ｑ
ｕａｄ、Ｆｌａｔ、Ｐａｃｋａｇｅ）等の小型、薄型の
デバイスである。
ｕａｄ、Ｆｌａｔ、Ｐａｃｋａｇｅ）等の小型、薄型の
デバイスである。
第４図および第５図は、従来の半導体集積回路装置の２
０ビンＳＯＰデバイスの側面図および外観図であり、鉄
−ニッケル（Ｆｅ−Ｎｉ）合金あるいは、銅（Ｃｕ）を
素材とする厚み０．１５＋ｎｍのリードフレームの所定
の位置に、半導体素子をマウントし、外部リードとの間
を、金細線で電気的に接続したのち、エポキシ樹脂等の
熱硬化性樹脂１０で封止される。封止後外部リードの切
断、折曲げ及び、半田メッキ等のプロセスを経て、第４
図および第５図のような最終の形状とされる。
０ビンＳＯＰデバイスの側面図および外観図であり、鉄
−ニッケル（Ｆｅ−Ｎｉ）合金あるいは、銅（Ｃｕ）を
素材とする厚み０．１５＋ｎｍのリードフレームの所定
の位置に、半導体素子をマウントし、外部リードとの間
を、金細線で電気的に接続したのち、エポキシ樹脂等の
熱硬化性樹脂１０で封止される。封止後外部リードの切
断、折曲げ及び、半田メッキ等のプロセスを経て、第４
図および第５図のような最終の形状とされる。
電子機器のうち、ビデオテープレコーダ、テレビあるい
は、音響機器等、民生用と称される機器に用いられる電
子回路には、コイルあるいは、電解コンデンサー等比較
的薄形化し難い電子部品が必要とされる。
は、音響機器等、民生用と称される機器に用いられる電
子回路には、コイルあるいは、電解コンデンサー等比較
的薄形化し難い電子部品が必要とされる。
第６図は、前記した民生用電子回路の実装の一例であり
、６はガラスエポキシ基板、７は前記ガラスエポキシ基
板表面に形成された導体であり、９は高さ約１．６鴫の
チップ抵抗、１０は幅７ 、６ ｎｕｎ 。
、６はガラスエポキシ基板、７は前記ガラスエポキシ基
板表面に形成された導体であり、９は高さ約１．６鴫の
チップ抵抗、１０は幅７ 、６ ｎｕｎ 。
長さ１２．６ｍ１１１の前記した第４図に示す半導体集
積回路装置であり、８は高さ約７１ｎ１１１のアルミニ
ウム筒形電解コンデンサーであり、これらの部品は、リ
フロー法あるいは、ディップ法等の方法により、前記ガ
ラスエポキシ基板６の所定の位置に半田付けされ、電子
回路を形成している。半導体集積回路装置１０のガラス
エポキシ基板６に占める面積は（７，６ｍｍＸ１２．６
ｍｍ） −９５，７６ｍｍ２と他の部品に対して大とな
っている。
積回路装置であり、８は高さ約７１ｎ１１１のアルミニ
ウム筒形電解コンデンサーであり、これらの部品は、リ
フロー法あるいは、ディップ法等の方法により、前記ガ
ラスエポキシ基板６の所定の位置に半田付けされ、電子
回路を形成している。半導体集積回路装置１０のガラス
エポキシ基板６に占める面積は（７，６ｍｍＸ１２．６
ｍｍ） −９５，７６ｍｍ２と他の部品に対して大とな
っている。
発明が解決しようとする問題点
前記したごとき民生用電子機器に用いられる実装された
電子回路の平面的な大きさく面積）は、それに実装され
る半導体集積回路装置の平面的な大きさく投影面積）に
太き（左右され、半導体集積回路装置の平面的な大きさ
が電子機器の小型化の障害となっている。
電子回路の平面的な大きさく面積）は、それに実装され
る半導体集積回路装置の平面的な大きさく投影面積）に
太き（左右され、半導体集積回路装置の平面的な大きさ
が電子機器の小型化の障害となっている。
問題点を解決するための手段
２つの発明の半導体装置は、相対する二方向に外部リー
ド群を導出し、一方向の前記外部リード群は封止体より
若干（４ｍｍ以下）露出した長さとし、他方向の前記外
部リード群と並ぶ位置まで屈曲延長して形成され、その
先端を前記一方向の外部リード群の先端と略同一面とな
る長さになしたものである。
ド群を導出し、一方向の前記外部リード群は封止体より
若干（４ｍｍ以下）露出した長さとし、他方向の前記外
部リード群と並ぶ位置まで屈曲延長して形成され、その
先端を前記一方向の外部リード群の先端と略同一面とな
る長さになしたものである。
作用
本発明によれば、相対する２方向に外部リードを有する
半導体集積回路の一方の外部リードを封止体より若干露
出した長さとし、他方の外部リードは封止体に略沿った
状態で、前記相対する外部リードの方向に形成し、その
先端を前記相対する外部リードの先端と略同一面となる
長さとした半導体集積回路装置を縦形に基板に実装する
ことにより、基板への半導体集積回路の占有面積は従来
の平面的な実装に比して、１／３乃至１／４とすること
が可能となる。
半導体集積回路の一方の外部リードを封止体より若干露
出した長さとし、他方の外部リードは封止体に略沿った
状態で、前記相対する外部リードの方向に形成し、その
先端を前記相対する外部リードの先端と略同一面となる
長さとした半導体集積回路装置を縦形に基板に実装する
ことにより、基板への半導体集積回路の占有面積は従来
の平面的な実装に比して、１／３乃至１／４とすること
が可能となる。
実施例
第１図〜第３図を参照して本発明の一実施例を説明する
。
。
第１図および第２図は、本実施例になる２０ピン樹脂封
止型半導体集積回路装置の側面図および外観図であり、
第３図は実施例の半導体集積回路装置を実装した電子回
路基板の実施例である。
止型半導体集積回路装置の側面図および外観図であり、
第３図は実施例の半導体集積回路装置を実装した電子回
路基板の実施例である。
相対する二方向に外部リードを有する半導体集積回路装
置（以降ＩＣと称する）１の一方の外部リード２は、封
止体４より若干露出した長さとし、他方の外部リード３
は、前記封止体４の外周に略沿った状態で、前記外部リ
ード２の方向に屈曲延長した形状に形成され、その先端
は前記外部リード２の先端と略同一面となる長さに成形
されている。また、各外部リード２及び３のそれぞれの
最先端部の幅は、０．２〜０．４ｍｍ、最も好ましくは
、０．３ｍｍになるように傾斜的に細くされている。
置（以降ＩＣと称する）１の一方の外部リード２は、封
止体４より若干露出した長さとし、他方の外部リード３
は、前記封止体４の外周に略沿った状態で、前記外部リ
ード２の方向に屈曲延長した形状に形成され、その先端
は前記外部リード２の先端と略同一面となる長さに成形
されている。また、各外部リード２及び３のそれぞれの
最先端部の幅は、０．２〜０．４ｍｍ、最も好ましくは
、０．３ｍｍになるように傾斜的に細くされている。
このように形成されたＩＣＩは、幅約１．８ｍｍ。
高さ約８．５ｍ＋ｎ、長さは約１２．６ｍｍとなり、幅
は従来の平面的なＳＯＰに比して約１／４になる。
は従来の平面的なＳＯＰに比して約１／４になる。
第３図はエポキシ基板６上に電子回路を実装形成したも
のであり、アルミニウム筒形電解コンデンサー８．チッ
プ抵抗９．及び前記ＩＣ１等が配置され、ＩＣ１の外部
リード２及び３の先端は、ガラスエポキシ基板６に設け
られたスルーホールに挿入されており、前記した各電子
部品は、ガラスエポキシ基板６の表面に形成されている
導体７に半田付けされ、電子回路を形成している。
のであり、アルミニウム筒形電解コンデンサー８．チッ
プ抵抗９．及び前記ＩＣ１等が配置され、ＩＣ１の外部
リード２及び３の先端は、ガラスエポキシ基板６に設け
られたスルーホールに挿入されており、前記した各電子
部品は、ガラスエポキシ基板６の表面に形成されている
導体７に半田付けされ、電子回路を形成している。
縦型に形成された前記ＩＣＩの高さは、基板に実装した
場合、約６．５ｍｍであり、前記アルミニウム筒型電解
コンデンサー８の高さ約７Ｍの範囲内であるため、ＩＣ
Ｉを縦型に実装したことによる高さ方向の障害は生じな
い。
場合、約６．５ｍｍであり、前記アルミニウム筒型電解
コンデンサー８の高さ約７Ｍの範囲内であるため、ＩＣ
Ｉを縦型に実装したことによる高さ方向の障害は生じな
い。
本実施例による２０ピンの５ＯＰ−ＩＣＩは従来の平面
的な実装タイプの５ＯＰ１０に比して、（７，６Ｘ１２
．６）（１，８Ｘ１２．６）’；７８（＋ｎｍ２）の実
装面積の縮小を可能とし、これは、たとえば、チップ抵
抗９を約５個実装出来る面積に匹敵するほどである。
的な実装タイプの５ＯＰ１０に比して、（７，６Ｘ１２
．６）（１，８Ｘ１２．６）’；７８（＋ｎｍ２）の実
装面積の縮小を可能とし、これは、たとえば、チップ抵
抗９を約５個実装出来る面積に匹敵するほどである。
発明の効果
本発明による半導体装置は、電子回路の面積を縮小する
ことを可能にし、電子機器の小型化を容易にすることが
出来る効果がある。
ことを可能にし、電子機器の小型化を容易にすることが
出来る効果がある。
第１図、第２図は本発明の一実施例半導体集積回路装置
の側面図、外観図、第３図は同半導体集積回路装置を実
装した電子回路基板の実験例側面図、第４図、第５図は
従来の半導体集積回路装置（ＳＯＰ）の側面図、外観図
、第６図はその半導体集積回路装置の電子回路基板実装
側側面図である。 ■・・・・・・半導体集積回路、２・・・・・・外部リ
ード、３・・・・・・外部リード、４・・・・・・封止
体、８・・・・・・アルミニウム筒形電解コンデンサー
、１０・・・・・・半導体集積回路装置。 代理人の氏名 弁理士 中尾敏男 ほか１名区
し
の側面図、外観図、第３図は同半導体集積回路装置を実
装した電子回路基板の実験例側面図、第４図、第５図は
従来の半導体集積回路装置（ＳＯＰ）の側面図、外観図
、第６図はその半導体集積回路装置の電子回路基板実装
側側面図である。 ■・・・・・・半導体集積回路、２・・・・・・外部リ
ード、３・・・・・・外部リード、４・・・・・・封止
体、８・・・・・・アルミニウム筒形電解コンデンサー
、１０・・・・・・半導体集積回路装置。 代理人の氏名 弁理士 中尾敏男 ほか１名区
し
Claims (2)
- （１）相対する二方向に外部リード群を導出し、一方向
の前記外部リード群は封止体露出させ、他方向の前記外
部リードは封止体に略沿った状態で、前記一方向の外部
リード群と並ぶ位置まで屈曲延長して形成され、その先
端を前記一方向の外部リード群の先端と略同一面となる
長さとしたことを特徴とする半導体装置。 - （２）各々の外部リードの最先端の幅が０．２ｍｍ乃至
０．４ｍｍでなることを特徴とする特許請求の範囲第（
１）項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306087A JPS63190367A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306087A JPS63190367A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63190367A true JPS63190367A (ja) | 1988-08-05 |
Family
ID=12099883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306087A Pending JPS63190367A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63190367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013015073A (ja) * | 2011-07-04 | 2013-01-24 | Denso Corp | ポンプ制御ユニット |
-
1987
- 1987-02-02 JP JP2306087A patent/JPS63190367A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013015073A (ja) * | 2011-07-04 | 2013-01-24 | Denso Corp | ポンプ制御ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483024A (en) | High density semiconductor package | |
| EP0594299A2 (en) | Multi-layered lead frame assembly and method for integrated circuits | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| US10707156B2 (en) | Electronic device | |
| JP2781018B2 (ja) | 半導体装置およびその製造方法 | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| JPS59222947A (ja) | 半導体装置およびその製造方法 | |
| JPS63190367A (ja) | 半導体装置 | |
| JPS616832A (ja) | 実装体 | |
| JP2647900B2 (ja) | 面実装超薄形半導体装置 | |
| JPS5989447A (ja) | 半導体装置 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2569874B2 (ja) | 混成集積回路 | |
| JP2912813B2 (ja) | 電子部品 | |
| JPS6292354A (ja) | ハイブリツドｉｃ | |
| JPH042478Y2 (ja) | ||
| JPH04164345A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPS5947749A (ja) | レジンパツケ−ジ型半導体装置 | |
| JPH0575242A (ja) | 電子部品搭載方法 | |
| JPS603189A (ja) | リ−ド線の接続方法 | |
| JPH05235250A (ja) | 半導体装置およびその製造方法 |