JPS6196753A - ハイブリツド集積回路用セラミツク基板 - Google Patents
ハイブリツド集積回路用セラミツク基板Info
- Publication number
- JPS6196753A JPS6196753A JP21805284A JP21805284A JPS6196753A JP S6196753 A JPS6196753 A JP S6196753A JP 21805284 A JP21805284 A JP 21805284A JP 21805284 A JP21805284 A JP 21805284A JP S6196753 A JPS6196753 A JP S6196753A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- ceramic substrate
- circuit chip
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
狭」シｊＩ一
本発明は複数の集積回路チップを実装するためのハイブ
リッド集積回路用セラミック基板に関する。
リッド集積回路用セラミック基板に関する。
正ヌ」口重
ハイブリッド集積回路の製作技術に於いては、近年セラ
ミック基板に集積回路チップをダイボンディングし、そ
の後ワイヤボンディング等の配線を行なった後集積回路
チップの表面に樹脂コーティングを施す方法が用いられ
ることが多い。しかし乍らこの種の方法に於いては樹脂
コーティング −の良否に依らず耐湿性に難点が有り
、信頼性低下の原因になっていた。特に電子交換器等の
例えば２０年以上の長期間の使用に於ける信頼性を要求
される場合には上記の信頼性の問題は重大である。
ミック基板に集積回路チップをダイボンディングし、そ
の後ワイヤボンディング等の配線を行なった後集積回路
チップの表面に樹脂コーティングを施す方法が用いられ
ることが多い。しかし乍らこの種の方法に於いては樹脂
コーティング −の良否に依らず耐湿性に難点が有り
、信頼性低下の原因になっていた。特に電子交換器等の
例えば２０年以上の長期間の使用に於ける信頼性を要求
される場合には上記の信頼性の問題は重大である。
上記問題の解決方法としてはセラミックチップキャリア
等のケースに集積回路チップをダイボンディングし、ざ
らにワイヤボンディング等を施し、封止キャップ等によ
り気密封止された従来のいわゆるＤＩＲ構造を形成し、
各ＤＩＲ構造をセラミック基板に半田付により実装する
方法が有る。しかし乍らこの方法の場合にもチップキャ
リアを集積回路チップ毎に用意する必要が有るためにコ
スト高になることや、チップキャリアをセラミック基板
に半田付するための工数アップの欠点、さらには半田付
時のマイグレーションの問題が生じ易いこと等の欠点が
有った。
等のケースに集積回路チップをダイボンディングし、ざ
らにワイヤボンディング等を施し、封止キャップ等によ
り気密封止された従来のいわゆるＤＩＲ構造を形成し、
各ＤＩＲ構造をセラミック基板に半田付により実装する
方法が有る。しかし乍らこの方法の場合にもチップキャ
リアを集積回路チップ毎に用意する必要が有るためにコ
スト高になることや、チップキャリアをセラミック基板
に半田付するための工数アップの欠点、さらには半田付
時のマイグレーションの問題が生じ易いこと等の欠点が
有った。
以下図面を参照しつつ従来技術について更に詳細に説明
する。第１図は従来のハイブリッド集積回路の一例を示
す斜視図である。図示された如く、集積回路チップ３を
セラミック基板１に実装する場合、先ず集積回路チップ
３を直接ダイボンディングし、さらにセラミック基板１
に設けられたパッド４にワイヤボンディング５が施され
、その後集積回路チップ表面に図示せぬ樹脂コーティン
グが施されてハイブリッド集積回路゛が作成される。
する。第１図は従来のハイブリッド集積回路の一例を示
す斜視図である。図示された如く、集積回路チップ３を
セラミック基板１に実装する場合、先ず集積回路チップ
３を直接ダイボンディングし、さらにセラミック基板１
に設けられたパッド４にワイヤボンディング５が施され
、その後集積回路チップ表面に図示せぬ樹脂コーティン
グが施されてハイブリッド集積回路゛が作成される。
またセラミックチップキャリアを用いて集積回路チップ
をセラミック基板に実装する場合には予め集積回路チッ
プはセラミックチップキャリア２にダイボンディングさ
れ、ワイヤボンディング等によって配線され、封止キャ
ップ７で気密封止されて従来のＤＩＰタイプと同等の集
積回路として用意される。その後セラミック基板１に設
けられた半田付パッド６に半田付されハイブリッド集積
回路が形成される。
をセラミック基板に実装する場合には予め集積回路チッ
プはセラミックチップキャリア２にダイボンディングさ
れ、ワイヤボンディング等によって配線され、封止キャ
ップ７で気密封止されて従来のＤＩＰタイプと同等の集
積回路として用意される。その後セラミック基板１に設
けられた半田付パッド６に半田付されハイブリッド集積
回路が形成される。
これ等の方法の場合、前述の如く問題点が避けられない
ことが欠点であった。すなわち、前者の場合、チップキ
ャリア等のケースが不要であるため低コストであるが、
樹脂コーティングの良否に依らず、樹脂を用いて集積回
路チップ３をコーティングする場合には耐湿性が充分で
なく、長期に口る信頼性を維持することができない欠点
が有る。
ことが欠点であった。すなわち、前者の場合、チップキ
ャリア等のケースが不要であるため低コストであるが、
樹脂コーティングの良否に依らず、樹脂を用いて集積回
路チップ３をコーティングする場合には耐湿性が充分で
なく、長期に口る信頼性を維持することができない欠点
が有る。
また後者の場合には予めセラミックチップキャリア２内
に集積回路チップを気密的に収容できるので高い信頼性
が得られるが、セラミックチップキャリア２を集積回路
チップ毎に用意する必要が有るためコスト高になる欠点
が有り、またセラミックチップキャリア２をセラミック
基板１に半田付するための工程数の増加、さらには半田
付によるマイグレーションの問題が生じ易いこと等の種
々の欠点が避けられなかった。
に集積回路チップを気密的に収容できるので高い信頼性
が得られるが、セラミックチップキャリア２を集積回路
チップ毎に用意する必要が有るためコスト高になる欠点
が有り、またセラミックチップキャリア２をセラミック
基板１に半田付するための工程数の増加、さらには半田
付によるマイグレーションの問題が生じ易いこと等の種
々の欠点が避けられなかった。
Ｗと１菫一
本発明は従来技術の上記の如き欠点を解決し、信頼性に
優れ、かつ低コストのハイブリッド集積回路用セラミッ
ク基板を提供することを目的とする。
優れ、かつ低コストのハイブリッド集積回路用セラミッ
ク基板を提供することを目的とする。
発明の構成
本発明によるハイブリッド集積回路用セラミック基板は
少くとも集積回路チップのダイボンディング領域及び該
集積回路チップとセラミック基板との接続のためにセラ
ミック基板に設けられたパッドを除く領域に集積回路チ
ップの気密封止層が形成されていることが特徴である。
少くとも集積回路チップのダイボンディング領域及び該
集積回路チップとセラミック基板との接続のためにセラ
ミック基板に設けられたパッドを除く領域に集積回路チ
ップの気密封止層が形成されていることが特徴である。
支−Ｌ−乳
以下本発明の実施例を図面を参照しながら詳細に説明す
る。第２図は本発明によるハイブリッド集積回路用セラ
ミック基板の一実施例を示す斜視図である。
る。第２図は本発明によるハイブリッド集積回路用セラ
ミック基板の一実施例を示す斜視図である。
図示された如く、セラミック基板１００は複数の集積回
路チップの搭載、配線等の機能を有する配線基板２０と
、集積回路チップの気密性封止の機能を有する気密層基
板２５とから構成される。
路チップの搭載、配線等の機能を有する配線基板２０と
、集積回路チップの気密性封止の機能を有する気密層基
板２５とから構成される。
配線基板２０は従来のセラミック基板と同様に形成され
ており、集積回路チップをダイボンディングするための
複数のダイボンドパット２１、集積回路チップとの接続
例えばワイヤボンディングを行なうためのパッド２３、
複数の集積回路チップ相互間を接続するための配線パタ
ーン２４、複数の外部接続パッド２２等を有する。以上
の様にこの配線基板２０は従来のハイブリッド集積回路
用のセラミック基板と同等であるが、集積回路チップ実
装側に気密層基板２５を配置することがｖｉ徴である。
ており、集積回路チップをダイボンディングするための
複数のダイボンドパット２１、集積回路チップとの接続
例えばワイヤボンディングを行なうためのパッド２３、
複数の集積回路チップ相互間を接続するための配線パタ
ーン２４、複数の外部接続パッド２２等を有する。以上
の様にこの配線基板２０は従来のハイブリッド集積回路
用のセラミック基板と同等であるが、集積回路チップ実
装側に気密層基板２５を配置することがｖｉ徴である。
気密層基板２５には、上記配線基板２０に実装される集
積回路チップに対応した位置に集積回路チップ穴２７が
複数段けられ、該集積回路チップ穴の周囲の表面層には
封止パッド２６が配置される。すなわち、少くとも集積
回路チップのダイボンディング領域２１及び該集積回路
チップと配線基板２０との接続用のパッド２３を除く領
域に気密層基板２５が配置される。
積回路チップに対応した位置に集積回路チップ穴２７が
複数段けられ、該集積回路チップ穴の周囲の表面層には
封止パッド２６が配置される。すなわち、少くとも集積
回路チップのダイボンディング領域２１及び該集積回路
チップと配線基板２０との接続用のパッド２３を除く領
域に気密層基板２５が配置される。
この様にして形成されたセラミック基板１． ＯＯを用
いてハイブリッド集積回路を構成する場合には従来のセ
ラミック基板と同様に集積回路チップをダイボンドパッ
ド２１にダイボンディングし、その後パッド２３と集積
回路チップ間がワイヤボンディング等により接続される
。さらにその後回示せぬ封止キャップが封止パッド２６
に封止接続されてハイブリッド集積回路が構成される。
いてハイブリッド集積回路を構成する場合には従来のセ
ラミック基板と同様に集積回路チップをダイボンドパッ
ド２１にダイボンディングし、その後パッド２３と集積
回路チップ間がワイヤボンディング等により接続される
。さらにその後回示せぬ封止キャップが封止パッド２６
に封止接続されてハイブリッド集積回路が構成される。
第３図は本発明によるセラミック基板を用いたハイブリ
ッド集積回路の一例を示す斜視図である。
ッド集積回路の一例を示す斜視図である。
図示された如く、気密層を具備したセラミック基板１０
に集積回路デツプ１３がダイボンディングされ、ワイヤ
ボンディング１４が施される。その後セラミック基板１
０の表層に設けられた封止パッド１２に封止キャップ１
１が封止接続されハイブリッド集積回路の構成が完了す
る。
に集積回路デツプ１３がダイボンディングされ、ワイヤ
ボンディング１４が施される。その後セラミック基板１
０の表層に設けられた封止パッド１２に封止キャップ１
１が封止接続されハイブリッド集積回路の構成が完了す
る。
ｍ丸ｌ
この様に封止キャップを配置覆ることにより集積回路チ
ップ１３の気密封止は完全になり、セラミックチップキ
ャリアを用いた場合と同等の信頼性を得ることが可能に
なる。また集積回路チ、ツブ毎にセラミックチップキャ
リア等のケースを用意する必要がなく、セラミック基板
製造時に従来のセラミック基板に気密層基板を配置する
だけで良い。このため複数個の集積回路チップを搭載す
るハイブリッド集積回路に於いては特にコスト的に有利
である。
ップ１３の気密封止は完全になり、セラミックチップキ
ャリアを用いた場合と同等の信頼性を得ることが可能に
なる。また集積回路チ、ツブ毎にセラミックチップキャ
リア等のケースを用意する必要がなく、セラミック基板
製造時に従来のセラミック基板に気密層基板を配置する
だけで良い。このため複数個の集積回路チップを搭載す
るハイブリッド集積回路に於いては特にコスト的に有利
である。
またセラミックチップキャリアをセラミック基板に実装
する場合には半田付けの必要が有ったが、本発明に依れ
ば、半田付は不要であり、製造性の向上が期待できる。
する場合には半田付けの必要が有ったが、本発明に依れ
ば、半田付は不要であり、製造性の向上が期待できる。
さらに半田付時のマイグレーションの問題も解消する利
点が有る。以上の如く、本発明に依れば、信頼性が高く
、かつ低コストのハイブリッド集積回路を提供すること
が可能になる。
点が有る。以上の如く、本発明に依れば、信頼性が高く
、かつ低コストのハイブリッド集積回路を提供すること
が可能になる。
第１図は従来のハイブリッド集積回路の構成の例を示す
斜視図、第２図は本発明によるハイブリッド集積回路用
セラミック基板の構成の一例を示す斜視図、第３図は本
発明のセラミック基板を用いたハイブリッド集積回路の
一例を示す斜視図である。 主要部分の符号の説明 ｉ、 １ｏ、ｉｏｏ・・・・・・セラミック基板２・・
・・・・セラミックチップキャリア３．１３・・・・・
・集積回路チップ ４．２３・・・・・・パッド ５．１４・・・・・・ワイヤボンディング６・・・・・
・半田付パッド ７．１１・・・・・・封止キャップ １２．２６・・・・・・封止パッド ２０・・・・・・配線基板 ゛ ２１・・・・・・ダイポンディングパッド２２・・・・
・・外部接続パッド ２４・・・・・・配線パターン ２５・・・・・・気密層基板
斜視図、第２図は本発明によるハイブリッド集積回路用
セラミック基板の構成の一例を示す斜視図、第３図は本
発明のセラミック基板を用いたハイブリッド集積回路の
一例を示す斜視図である。 主要部分の符号の説明 ｉ、 １ｏ、ｉｏｏ・・・・・・セラミック基板２・・
・・・・セラミックチップキャリア３．１３・・・・・
・集積回路チップ ４．２３・・・・・・パッド ５．１４・・・・・・ワイヤボンディング６・・・・・
・半田付パッド ７．１１・・・・・・封止キャップ １２．２６・・・・・・封止パッド ２０・・・・・・配線基板 ゛ ２１・・・・・・ダイポンディングパッド２２・・・・
・・外部接続パッド ２４・・・・・・配線パターン ２５・・・・・・気密層基板
Claims (1)
- 複数の集積回路チップを搭載するための配線基板と、
該配線基板の前記集積回路チップの搭載領域及び該集積
回路チップの接続用に設けられたパッドの部分を除く領
域に設けられた気密封止層とから成ることを特徴とする
ハイブリッド集積回路用セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21805284A JPS6196753A (ja) | 1984-10-17 | 1984-10-17 | ハイブリツド集積回路用セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21805284A JPS6196753A (ja) | 1984-10-17 | 1984-10-17 | ハイブリツド集積回路用セラミツク基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6196753A true JPS6196753A (ja) | 1986-05-15 |
Family
ID=16713896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21805284A Pending JPS6196753A (ja) | 1984-10-17 | 1984-10-17 | ハイブリツド集積回路用セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6196753A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0350011A2 (en) * | 1988-07-07 | 1990-01-10 | ALCATEL ITALIA Società per Azioni | Hermetic hybrid film circuit assembly with unpackaged active components and process for its fabrication |
-
1984
- 1984-10-17 JP JP21805284A patent/JPS6196753A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0350011A2 (en) * | 1988-07-07 | 1990-01-10 | ALCATEL ITALIA Società per Azioni | Hermetic hybrid film circuit assembly with unpackaged active components and process for its fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| KR0179921B1 (ko) | 적측형 반도체 패키지 | |
| US5729051A (en) | Tape automated bonding type semiconductor device | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US5567656A (en) | Process for packaging semiconductor device | |
| KR20050002220A (ko) | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 | |
| KR19990086916A (ko) | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 | |
| US6046495A (en) | Semiconductor device having a tab tape and a ground layer | |
| JPH09321212A (ja) | 半導体装置およびその製造方法 | |
| US5243497A (en) | Chip on board assembly | |
| US4297722A (en) | Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island | |
| JPS6196753A (ja) | ハイブリツド集積回路用セラミツク基板 | |
| KR20000006433A (ko) | 비지에이형반도체장치의제조방법,비지에이형반도체장치용티에이비테이프,및비지에이형반도체장치 | |
| JPS58219757A (ja) | 半導体装置 | |
| KR100387451B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3136274B2 (ja) | 半導体装置 | |
| JPH0410699Y2 (ja) | ||
| JP3466354B2 (ja) | 半導体装置 | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 | |
| JPS5834953A (ja) | 半導体装置 | |
| JPH0497550A (ja) | 半導体チップの封止構造 | |
| JPH04154157A (ja) | 半導体装置の製造方法 | |
| JPH0645514A (ja) | 混成集積回路 |