JPS6143857B2 - - Google Patents
Info
- Publication number
- JPS6143857B2 JPS6143857B2 JP55149777A JP14977780A JPS6143857B2 JP S6143857 B2 JPS6143857 B2 JP S6143857B2 JP 55149777 A JP55149777 A JP 55149777A JP 14977780 A JP14977780 A JP 14977780A JP S6143857 B2 JPS6143857 B2 JP S6143857B2
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- integrated circuit
- multilayer wiring
- wiring board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000017525 heat dissipation Effects 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 8
- 238000005452 bending Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は電子装置等に使用される多層配線基板
への集積回路の実装方法に関する。
への集積回路の実装方法に関する。
従来、多層配線基板上に予め外側に導体リード
を設けた複数個の集積回路を実装する場合には、
集積回路の導体リードを予め、切断成形をした
り、多層配線の集積回路が実装される部分にくぼ
みを設けて実装していた。しかしながら、これら
の方法では、集積回路実装前に切断成形工程を組
み込むことにより、機械的成形による集積回路の
接続信頼性の低下をきたしたり、成形後の集積回
路を取扱いが不十分なため、実装が容易でなく、
自動化等の組立てに支障をきたしていた。また多
層配線基板にくぼみを設けた場合、基板の価格
高、配線実装密度の低下をきたす等の欠点があつ
た。
を設けた複数個の集積回路を実装する場合には、
集積回路の導体リードを予め、切断成形をした
り、多層配線の集積回路が実装される部分にくぼ
みを設けて実装していた。しかしながら、これら
の方法では、集積回路実装前に切断成形工程を組
み込むことにより、機械的成形による集積回路の
接続信頼性の低下をきたしたり、成形後の集積回
路を取扱いが不十分なため、実装が容易でなく、
自動化等の組立てに支障をきたしていた。また多
層配線基板にくぼみを設けた場合、基板の価格
高、配線実装密度の低下をきたす等の欠点があつ
た。
本発明は上記欠点を除去し、集積回路の導体リ
ードの成形、切断を必要とせずに多層配線基板へ
の実装を可能にすることにより信頼性を向上さ
せ、また放熱基板を独立させることにより実装密
度を向上させた集積回路の実装方法を提供するも
のである。
ードの成形、切断を必要とせずに多層配線基板へ
の実装を可能にすることにより信頼性を向上さ
せ、また放熱基板を独立させることにより実装密
度を向上させた集積回路の実装方法を提供するも
のである。
本発明の集積回路の実装方法は、実装されるべ
き集積回路の導体リードの位置に対応させて接続
用導体部を多層配線基板に形成する工程と、前記
多層配線基板の接続用導体部に前記集積回路の導
体リードを接続固着する工程と、前記集積回路の
位置に対応する位置に放熱部を放熱基板に形成す
る工程と、前記放熱部を前記集積回路に良熱伝導
体で接続する工程と、前記多層配線基板と前記放
熱基板とに機構部品を取付けて前記多層配線基板
と前記放熱基板との間隔を一定に保持する工程と
を含んで構成される。
き集積回路の導体リードの位置に対応させて接続
用導体部を多層配線基板に形成する工程と、前記
多層配線基板の接続用導体部に前記集積回路の導
体リードを接続固着する工程と、前記集積回路の
位置に対応する位置に放熱部を放熱基板に形成す
る工程と、前記放熱部を前記集積回路に良熱伝導
体で接続する工程と、前記多層配線基板と前記放
熱基板とに機構部品を取付けて前記多層配線基板
と前記放熱基板との間隔を一定に保持する工程と
を含んで構成される。
次に、本発明を図面を用い実施例により説明す
る。
る。
第１図は本発明に用いる多層配線基板の一例の
平面図である。
平面図である。
多層配線基板１の上に複数個の導体部２を設け
る。この導体部４は塔載されるべき集積回路の導
体リードに対応して形成される。
る。この導体部４は塔載されるべき集積回路の導
体リードに対応して形成される。
第２図は本発明に使用する放熱基板の一例の平
面図である。
面図である。
放熱基板３には塔載されるべき集積回路に対応
した放熱部４を複数個設ける。
した放熱部４を複数個設ける。
第３図は本発明に使用する集積回路の一例の平
面図である。
面図である。
集積回路５は、八の字形に成形され、可撓性を
有する外部接続用の導体６を有している。
有する外部接続用の導体６を有している。
第４図ａ，ｂは本発明の一実施例を説明するた
めの主な工程における側面図、第５図は第４図ｂ
のＡ部拡大図である。
めの主な工程における側面図、第５図は第４図ｂ
のＡ部拡大図である。
まず、第４図ａに示すように、多層配線基板１
の導体部２の上に集積回路５の導体リード６の先
端が来るように位置決めする。
の導体部２の上に集積回路５の導体リード６の先
端が来るように位置決めする。
次に、第４図ｂおよび第５図に示すように、熱
圧着部で接続する。
圧着部で接続する。
次に、再び第４図ａに示すように、放熱部４が
集積回路５の上に来るように位置決めする。
集積回路５の上に来るように位置決めする。
次に、第４図ｂおよび第５図に示すように、放
熱部４を集積回路５に半田付けなどの方法により
接続する。
熱部４を集積回路５に半田付けなどの方法により
接続する。
次に、第４図ｂに示すように、必要に応じて、
放熱基板７を取り付ける。この実装作業におい
て、多層配線基板１と放熱基板３との間隔を一定
に保つために機構部品８を、それぞれの基板の横
側に実装する。機構部品８は多層配線基板１と放
熱基板３の縁がそれぞれ嵌めこまれる溝を有し、
この溝の間隔が多層配線基板１と放熱基板３との
間隔を決定する。機構部品８を実装する前の多層
配線基板１と放熱基板３との間隔は半田の厚さ及
び集積回路５の厚さのばらつきの影響を受けるの
で常に一定とは限らない。この間隔が溝で決めら
れた間隔からずれている場合には導体リード６を
撓ませて、機構部品８の溝に多層配線基板１との
放熱基板３の対向する辺の縁をそれぞれ嵌めこむ
ことにより多層配線基板１と放熱基板３との間隔
を常に一定に保持し、かつ電気的あるいは熱的接
触を保持することができる。
放熱基板７を取り付ける。この実装作業におい
て、多層配線基板１と放熱基板３との間隔を一定
に保つために機構部品８を、それぞれの基板の横
側に実装する。機構部品８は多層配線基板１と放
熱基板３の縁がそれぞれ嵌めこまれる溝を有し、
この溝の間隔が多層配線基板１と放熱基板３との
間隔を決定する。機構部品８を実装する前の多層
配線基板１と放熱基板３との間隔は半田の厚さ及
び集積回路５の厚さのばらつきの影響を受けるの
で常に一定とは限らない。この間隔が溝で決めら
れた間隔からずれている場合には導体リード６を
撓ませて、機構部品８の溝に多層配線基板１との
放熱基板３の対向する辺の縁をそれぞれ嵌めこむ
ことにより多層配線基板１と放熱基板３との間隔
を常に一定に保持し、かつ電気的あるいは熱的接
触を保持することができる。
以上詳細に説明したように、本発明によれば集
積回路の導体リードを切断、成形することなく多
層配線基板上に集積回路を実装することが可能と
なり、信頼性が高くなり、集積回路の取扱いが簡
単になり、組立作業が容易となる。また放熱基板
を独立して設けているため、放熱基板の実装密度
を高くできる効果が得られる。さらに、前記集積
回路が下方に向いているため、実装時の集積回路
を保護するという利点もあり、また前記多層配線
基板と前記放熱基板との間隔を調整することによ
り集積回路と導体リードとが接触しないようにで
き、信頼性が向上するという効果も得られる。
積回路の導体リードを切断、成形することなく多
層配線基板上に集積回路を実装することが可能と
なり、信頼性が高くなり、集積回路の取扱いが簡
単になり、組立作業が容易となる。また放熱基板
を独立して設けているため、放熱基板の実装密度
を高くできる効果が得られる。さらに、前記集積
回路が下方に向いているため、実装時の集積回路
を保護するという利点もあり、また前記多層配線
基板と前記放熱基板との間隔を調整することによ
り集積回路と導体リードとが接触しないようにで
き、信頼性が向上するという効果も得られる。
第１図は本発明に使用する多層配線基板の一例
の平面図、第２図は本発明に使用する放熱基板の
一例の平面図、第３図は本発明に使用する集積回
路の一例の平面図、第４図ａ，ｂは本発明の一実
施例を説明するための主な工程における側面図、
第５図は第４図ｂのＡ部拡大図である。 １……多層配線基板、２……導体部、３……放
熱基板、４……放熱部、５……集積回路、６……
導体リード、７……放熱板、８……機構部品。
の平面図、第２図は本発明に使用する放熱基板の
一例の平面図、第３図は本発明に使用する集積回
路の一例の平面図、第４図ａ，ｂは本発明の一実
施例を説明するための主な工程における側面図、
第５図は第４図ｂのＡ部拡大図である。 １……多層配線基板、２……導体部、３……放
熱基板、４……放熱部、５……集積回路、６……
導体リード、７……放熱板、８……機構部品。
Claims (1)
- １ 八の字形に開いて可撓性を有する外部接続用
導体リードを有する集積回路の前記導前リードの
先端の位置に対応させて接続用導体部を多層配線
基板に形成する工程と、前記多層配線基板の接続
用導体部に前記集積回路の導体リードを接続固着
する工程と、前記集積回路の位置に対応する位置
に放熱部を放熱基板に形成する工程と、前記放熱
部を前記集積回路の本体部に良熱伝導体で接続す
る工程と、前記多層配線基板と前記放熱基板との
間隔を決める溝を有する機構部品の該溝に前記多
層配線基板及び前記放熱基板の対向する辺の縁を
嵌めこむと同時に前記導体リードを撓ませて前記
多層配線基板と前記放熱基板との間隔を一定に保
持する工程とを含むことを特徴とする集積回路の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14977780A JPS5772357A (en) | 1980-10-24 | 1980-10-24 | Mounting method of integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14977780A JPS5772357A (en) | 1980-10-24 | 1980-10-24 | Mounting method of integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5772357A JPS5772357A (en) | 1982-05-06 |
| JPS6143857B2 true JPS6143857B2 (ja) | 1986-09-30 |
Family
ID=15482490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14977780A Granted JPS5772357A (en) | 1980-10-24 | 1980-10-24 | Mounting method of integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5772357A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE39788T1 (de) * | 1982-09-09 | 1989-01-15 | Siemens Ag | Einrichtung zum kuehlen einer mehrzahl von zu flachbaugruppen zusammengefassten integrierten bausteinen. |
| JPH07108748B2 (ja) * | 1985-07-05 | 1995-11-22 | ミノルタ株式会社 | 複写機 |
| US4849856A (en) * | 1988-07-13 | 1989-07-18 | International Business Machines Corp. | Electronic package with improved heat sink |
| DE4210835C1 (ja) * | 1992-04-01 | 1993-06-17 | Siemens Nixdorf Informationssysteme Ag, 4790 Paderborn, De | |
| FR2781924B1 (fr) * | 1998-07-30 | 2002-11-29 | St Microelectronics Sa | Procede de montage de circuits integres |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48101085A (ja) * | 1972-03-31 | 1973-12-20 | ||
| JPS5370672A (en) * | 1976-12-06 | 1978-06-23 | Ibm | Ic assembly |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233814Y2 (ja) * | 1971-12-29 | 1977-08-02 |
-
1980
- 1980-10-24 JP JP14977780A patent/JPS5772357A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48101085A (ja) * | 1972-03-31 | 1973-12-20 | ||
| JPS5370672A (en) * | 1976-12-06 | 1978-06-23 | Ibm | Ic assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5772357A (en) | 1982-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631497A (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same | |
| US5352851A (en) | Edge-mounted, surface-mount integrated circuit device | |
| KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| US5309322A (en) | Leadframe strip for semiconductor packages and method | |
| US5446317A (en) | Single in-line package for surface mounting | |
| US6617200B2 (en) | System and method for fabricating a semiconductor device | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| US11081428B2 (en) | Electronic device with three dimensional thermal pad | |
| JPS6143857B2 (ja) | ||
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| EP0907307A1 (en) | Heat sink for surface mount power packages | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| JPS60109295A (ja) | 実装基板およびそれを用いた実装体 | |
| JP4641762B2 (ja) | 光半導体装置 | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JPH01120856A (ja) | リードフレーム | |
| JPS62262447A (ja) | 半導体パツケ−ジとその実装方法 | |
| JPH0770653B2 (ja) | 高出力混成集積回路組立方法 | |
| JPS635248Y2 (ja) | ||
| JPH0442934Y2 (ja) | ||
| JP2822446B2 (ja) | 混成集積回路装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH01287987A (ja) | 混成集積回路 |