JPS612472A - 画像記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、記憶部に記憶した複数個の画像データを表示
装置に選択的に表示する機能を有する画像記録装置に関
するものである。

従来のマルチフォーマットカメラは所謂ＣＲＴ撮影装置
であり、複数個の画像を記録する際に画像配列がプログ
ラムされており、各画像はそのプログラムに従ってＣＲ
Ｔに１個ずつ出力され、レンス光学系を介してフィルム
を用いてハードコピーとして撮影している。この場合に
、複数個の画像を１個１個記録しているため、例えば１
個の画像を記録してしまうとそれを変更することは不可
能である。また、途中で画像配列の変更はできず、どの
ような画像を記録したかはノ＼−トコピーによらないと
判らないなど、使用上での不備な点が多々ある。

第１図は４フレームの画像Ｆ１〜Ｆ４を１枚の／＼−ト
コピー上に配列した例であるが、従来の装置では先ず画
像Ｆ１をＣＲＴに出力して撮影し、次に画像Ｆ２を同一
のＣｈＴの出力して撮影するというように、順次に４フ
し一−ムの画像Ｆ１〜Ｆ４を記録している。従って、例
えば画像Ｆ２を撮影し終ってから、画像Ｆ２のところに
は別の画像を記録すべきだと気付いた場合や、画像Ｆ２
は画像Ｆ３の位置に配列すべきだと気付いた場合には、
撮影はやり直しになりそのハードコピーは無駄になって
しまう。また、マルチフォーマットカメラは第１図の画
像配列ばかりでなく、例えば第２図に示すように６フレ
ームの画像Ｆ１〜Ｆ６を配列する場合もある。フレーム
数が異なると、記録される画像の大きさも変えなければ
ならず、第１図の配列で撮影を終ったところで、第２図
の配列にすべきであったと気付いても、変更はできずに
撮影はやり直しになってしまう。

また第２図において、画像Ｆ１、Ｆ２、Ｆ３を撮影した
時点で中断し、次に撮影を再開する時には、画像Ｆ１、
Ｆ２、Ｆ３に何が記録されているか判らなくなるという
欠点があった。更に、複数個の画像を同時に同一のＣＲ
Ｔに表示して撮影するとすれば、上述の欠点は解消され
るが、Ｃ３’ｔＴ画面における画素数が不足して記録画
像の画質が低下してしまうことになる。

本発明の目的は、これら従来装置の欠点を除去し、記憶
された画像データを圧縮して、記録されるべき画像配列
により表示手段に表示を行う画像記録装置を提供するこ
とにあり、その要旨は、複数個の画像データを記憶する
複数画像記憶部を有し、該複数画像記憶部に記憶した画
像データを読出して、複数個の画像を１枚のハードコピ
ーに記録する画像記録装置において、前記記憶した画像
データを読出し、複数個の画素を平均化して１個の画素
を求める画像処理を行う手段と、該画像処理手段により
圧縮した合成画像を表示装置に表示する表示手段とを有
することを特徴とするものである。

本発明を第３図以下に図示の実施例に基づいて詳細に説
明する。

第３図は本発明の構成図であり、アナログ画像信号をデ
ジタル化し、デジタルメモリに記憶した後に、再びアナ
ログ化してフィルム上にレーザービーム記録を行う実施
例である。アナログ画像信号Ｖはアンプ１を介しＡ／Ｄ
コンバータ２によりデジタル化され、複数画像記憶部３
に記憶される。第４図はこの複数画像記憶部３のメモリ
構成を示すものであるが、この場合は第１図の例に基づ
いて画像Ｆｌは複数画像記憶部３の領域Ｇ１の（１，１
）〜（Ｍ、Ｎ）　、画像Ｆ２はＧ２の（Ｎ＋１．１）〜
（２Ｍ、Ｎ）、画像Ｆ３はＧ３の（１，Ｎ＋１）〜（Ｍ
、２Ｎ）、画像Ｆ４はＧ４の（Ｎ＋１　、Ｎ＋１）〜（
２Ｍ　、２Ｎ）のアドレスにそれぞれ格納される。その
ために、Ｘアドレスカウンタ４とＹアドレスカウンタ５
はクロックパルス発生器６、マルチプレクサ７、フレー
ムカウンタ８、コントローラ９により制御され、画像の
書込時はクロックパルス発生器６の出力ｃ１がコントロ
ーラ９の制御によってマルチプレクサ７により選択され
る。Ｘアドレスカウンタ４、Ｙアドレスカウンタ５は画
像Ｆ１の書込時はそれぞれ１〜Ｍ、１〜Ｎを出力し、第
４図に示すように記憶領域Ｇ１に画像Ｆ１のデータを書
込む。画像Ｆ２の書込時には、Ｘアドレスカウンタ４は
フレームカウンタ８で制御されＮ＋１〜２Ｍ、Ｙアドレ
スカウンタ５はＩ　ＮＮを出力し領域Ｇ２に画像Ｆ２を
書込む。即ち、Ｘアドレスカウンタ４、Ｙアドレスカウ
ンタ５はフレームカウンタ８によって制御されるプリセ
ットカウンタとすることによって実現でき、以下同様に
画像Ｆ３、Ｆ４をそれぞれ領域Ｇ３、Ｇ４に書込むこと
ができる。

図示しない選択手段によりコントローラ９を制御してｌ
フレーム分だけを表示装置に表示する場合は、書込時と
同様にアドレスの画素を複数画像記憶部３から読出して
、コントローラ９により制御される切換スイッチＳ１、
Ｇ２の接点Ｓｌａ　、　Ｓ２ａ、Ｄ／Ａコンバータ１０
、アンプ１１を介してＣＲＴ１２などの表示装置に表示
する。即ち、フレームカウンタ８にフレーム画像番号を
セットすることにより、所望の画像１フレームを表示す
ることができる。

Ｃ−ＲＴ１２に複数画像を表示する場合には、コントロ
ーラ９の制御によりクロックパルス発生器６の出力Ｃ１
よりも速いクロック信号Ｃ２がマルチプレクサ７により
選択され、Ｘアドレスカウンタ４、Ｙアドレスカウンタ
５を駆動する。Ｘアドレスカウンタ４、Ｙアドレスカウ
ンタ５はそれぞれ２Ｍ進、２Ｎ進カウンタであり、複数
画像記憶部３のアドレスを（１’、１）〜（２Ｎ、１）
、（１，２）〜（２Ｍ、２）、−−−（１，２Ｎ）　〜
（２Ｍ、２Ｎ）の順で読出す。

このとき、切換スイッチＳ１、Ｓ２はコントローラ９に
よってそれぞれ接点Ｓｌｂ　、　Ｓ２ｂが選択され、複
数画像記憶部３の出力は加算器１３に入力する。

この加算器１３は連続して入力する２画素を加算するわ
けであるが、これは加算器１３に１画素分のラッチを持
たせることによって実現できる。複数画像記憶部３の最
初の１ライン（１，１）〜（２Ｍ、１）分を、加算器１
３は（１，１）　＋（２，１）、（３，１）＋（４，１
）　、　　・・・（２Ｍ−１，１）＋（２Ｍ、１）のよ
うにそれぞれ加算し、ラインメモリ１４にその加算結果
を格納する。複数画像記憶部３の次のライン（１，２）
〜（２Ｍ、２）を加算器１３は同様に加算するが、複数
画像記憶部３の２ライン目は、この加算結果とラインメ
モリ１４の格納された先の加算結果を加算器１５で並列
的に加算する。即ち、加算器１３の出力（１，２）＋（
２，２）とラインメモリ１４の出力（１，１）＋（’２
．１）を加算器１５で加算し、更にシフトすることによ
り下桁２ビツトを切り捨て、切換スイッチＳ３の接点Ｓ
３ａを介してラインメモリ１６に計算結果を格納する。

この計算は（１，１）＋（２，１）＋（１，２）＋（２
，２）で下桁２ビツトを切り捨てることにより１／４に
なるので、２・２＝４画素の平均値となる。

同様にして、加算器１３の出力（３，２）＋（４，２）
とラインメモリ１４の出力（３，１）＋（４，１）　、
　　・Φ・、（２Ｍ−１，２）＋（２Ｍ、２）と（２Ｍ
−１，１）＋（２Ｍ、１）との加算及びシフトを行って
、ラインメモリ１６に計算結果を格納する。複数画像記
憶部３の３ライン目、４ライン目を計算するときにはス
イッチＳ３の接点Ｓ３ｂが選択され、その計算結果はラ
インメモリ１６と同様のラインメモリ１７に格納される
。また、このとき切換スイッチＳ４は接点Ｓ４ａが選択
され、ラインメモリ１６が読出されてＤ／Ａコンバータ
ｉｏ、アンプ１１を介してＣＲＴ１２に表示される。３
ライン目と４ライン目の計算結果がラインメモリ１７に
格納されると、スイッチＳ３、Ｓ４はそれぞれ反転して
、５ライン目と６ライン目の計算結果はラインメモリ１
６に格納され、その間にラインメモリ１７が読出されて
表示される。

このように２つのラインメモリ１６．１７を交互に使用
することによって時間遅れがなく、１群の４画素ずつを
加重平均した合成画像Ｈ１〜Ｈ４がＣＲＴ１２に第１図
の画像Ｆ１〜Ｆ４に対応して表示される。

このようにして、ＣＲＴ１２の表示画像により画像配列
が確認された後に記録を行うには、クロックパルス発生
器６の出力によって記録装置に同期した信号Ｃ３が、コ
ントローラ９、マルチプレクサ７によって選択され、Ｘ
アドレスカウンタ４、Ｙアドレスカウンタ５は（１，１
）〜（２Ｍ、１）、（１，２）〜（２Ｍ、２）・・・（
１，２Ｎ）〜（２）１．２Ｎ）の順でアドレスを出力し
複数画像記憶部３内の画像データを読出す。複数画像記
憶部３の出力はＤ／Ａコンバータ１８、アンプ１９を介
して時系列複合画像信号を形成し、音響光学素子（Ａ１
０素子）２０を駆動する。レーザー発振器２１の出力光
はミラー２２で偏向された後に音響光学素子２０により
輝度変調され、回転多面鏡２３により銀塩フィルム２４
上を直線走査する。フィルム２４は図示しない副走査系
により回転多面鏡２３による直線走査と直交する方向に
移動し、第３図に示すように第１図に対応する画像月〜
Ｊ４が記録される。

第５図、第６図は第２図に示す６フレームの画像Ｆ１〜
Ｆ６を配列した場合の他の実施例である。第５図は第４
図に対応し、第３図における複数画像記憶部３は６フレ
一ム分つまり２Ｍ・３Ｎの記憶容量を備えている。なお
、ＣＲＴ１２に１フレ一ム分又は４フレ一ム分の画像を
表示する場合は先の実施例と同様である。

また、６フレ一ム分の画像をＣＲＴ１２に表示する場合
は、Ｘアドレスカウンタ４、Ｙアドレスカウンタ５の出
力は（１，１）〜（２Ｍ、１）、（１，２）〜（２Ｍ　
、２）、＠拳・、（１，３！１）　〜（２％、３Ｍ）　
トＬ、加算器１３．１５、ラインメモリ１４での計算処
理後に、第６図に示すようにラインメモリ２５、加算器
２６、除算器２７を加えることによって実現できる。加
算器１５の出力までは先の実施例の場合と同様であり、
加算器１５の出力は４画素の加算結果が出力される。即
ち、複数画像記憶部３の２ライン分として複数画像記憶
部３のアドレス（１，１）＋（２，１）＋（１，２）＋
（２，２）　、　（３，，１）÷（４，１，）＋（３，
２）＋（４，２）、・１１争（２ト１，１）＋（２Ｍ、
１）＋（２Ｍ−１，２）＋（２Ｍ、２）の内容の加算結
果が加算器１５から出力される。本実施例ではこれをラ
インメモリ１４と同様のラインメモリ２５に格納する。

次に。

複数画像記憶部３の３ライン目を加算器１５で加算して
、（１，３）÷（２，３）　、　（３，３）＋（４，３
）　、　・・・（２Ｍ−１，３）＋（２Ｍ、３）を得て
、これとラインメモリ２５の出力をそれぞれ加算器２６
で加算すると、加算器２６の出力として（１，１）＋（
２，１）＋（１，２）＋（２，２）＋（１，３）＋（２
，３）　、　（３，１）＋（４，１）＋（３，２）＋（
４，２）＋（３，３）＋（４，３）　、　　拳・、（２
Ｍ−１，１）＋（２Ｍ、１）＋（２ト１．２）＋（２Ｍ
、２）＋（２Ｍ−１，３）＋（２Ｍ、３）と２＃３＝６
画素の加算結果が得られる。これを除算器２７により１
／６に除算すると６画素の平均値が得られる。

そして、この計算結果を第３図に示したラインメモリ１
６に格納する。以下同様にして、ＣＲＴ１２には１群の
６画素を平均した合成画像が表示されることになる。ま
た、表示輝度の精度が要求されない場合には、除算器２
７を用いずに下桁２ビツトを切り捨て、１／４にしても
使用上さほどの不都合はない。

また、本実施例ではＭを偶数、Ｎは３の倍数として扱っ
たが、Ｍ、Ｎがそれぞれ２．３で割り切れない場合に、
余った画素を無視しても画像の端部なので問題は殆どな
い。

第７図は更に他の実施例であり、行方向であるＸ方向の
画素については平均化処理し、列方向であるＹ方向の画
素は飛び飛びに表示する場合の構成例であり、第１図に
おける加算器１３、ラインメモリ１４、加算器１５に相
当する。複数画像記憶部３から読出された画像データは
、切換スイッチＳ１を介してラッチ１３ａ、加算回路１
３ｂから成る加算器１３及びラッチ２８を経由してＣＲ
Ｔ１２に送出される。加算器１３はチー２チ１３ａと加
算回路１３ｂにより１画素分加算し、ラッチ２８はラッ
チ１３ａと同様の１画素分のラッチであり、タイミング
を制御するようになっている。

第８図は第７図の各部ａ　−ｄの内容のタイミングチャ
ート図であり、ラッチ１３ａ、２８は図示しないタイミ
ングパルスによって画素データをラッチし、第８図ｄに
示すような隣り合った２画素の加算が行われる。第７図
では２画素の加算であるから第３図の例と同様に、ラッ
チ２８の出力のうち下位１ビツトを切換えることによっ
て平均化が行われる。また、ａとｄの信号を比較して判
るように、Ｘアドレスカウンタ４はクロック出力Ｃ１の
倍速のクロックで駆動される。

また、Ｙアドレスカウンタ５も１フレ一ム分だけ表示す
る場合の倍速のクロックで駆動され、Ｙアドレスカウン
タ５の出力は下位１ビツトを無効にすると、Ｙ方向のア
ドレスは飛び飛びに選択され、ＣＲＴ１２には第４図に
示す例えば（１，１）＋（２，１）、・＠（２Ｍ−１，
１）＋（２Ｍ、１）　、（１，３）＋（２，３）、−−
−−（２Ｍ−１，３）＋（２Ｍ、３）　、　−−−−（
１，２Ｎ−１）＋（２，２Ｎ−１）　、　　番、　−（
２％−１，２Ｎ−１）÷（２Ｍ、２Ｎ−１）の平均が表
示される。

この実施例によれば、第３図、第７図を比較して明らか
なように第３図におけるラインメモリ１４、加算器１５
、ラインメモリ１６．１７、切換スイッチＳ３、Ｓ４が
省略できハード構成が非常に簡略化できる。

以上説明したように本発明に係る画像記録装置によれば
、複数の画像を合成して表示することにより、必要とし
ない画像を記録したり、画像配列を誤るなどの不備を未
然に防止することができる。また、１枚のハードコピー
にどのような画像が記録されるかが一目瞭然となる。

【図面の簡単な説明】

第１図は４フレームの画像を１枚のハードコピーに配列
した場合の説明図、第２図は６フレームの画像を１枚の
ハードコピーに配列した場合の説明図、第３図以下は本
発明に係る画像記録装置の実施例を示し、第３図はその
ブロック回路構成図、第４図は複数画像記憶部に４フレ
ームの画像を記憶した状態の説明図、第５図は複数画像
記憶部に６フレームの画像を記憶した状態の説明図、第
６図は他の実施例のブロック回路図、第７図は更に他の
実施例のブロック回路図、第８図はそのタイミングチャ
ート図である。 符号２はＡ／Ｄコンバータ、３は複数画像記憶部、４は
Ｘアドレスカウンタ、５はＹアドレスカウンタ、８はフ
レームカウンタ、ｌＯはＤ／Ａコンバータ、１２はＣＲ
Ｔ、１３．１５．２６は加算器、１３ａ、２８はラッチ
、１３ｂは加算回路、１４．１６．１７．２５はライン
メモリ、２０は音響光学素子、２１はレーザー発振器、
２３は回転多面鏡、２４はフィルム、２７は除算器であ
る。 特許出願人　　　キャノン株式会社 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １、複数個の画像データを記憶する複数画像記憶部を有
   し、該複数画像記憶部に記憶した画像データを読出して
   、複数個の画像を１枚のハードコピーに記録する画像記
   録装置において、前記記憶した画像データを読出し、複
   数個の画素を平均化して１個の画素を求める画像処理を
   行う手段と、該画像処理手段により圧縮した合成画像を
   表示装置に表示する表示手段とを有することを特徴とす
   る画像記録装置。 ２、前記画像処理を行った結果を一時的に記憶する記憶
   部を設けた特許請求の範囲第１項に記載の画像記録装置
   。 ３、前記表示装置に表示をする際に、記憶した画像デー
   タを読出し、前記画像処理を行うか否かの選択手段を設
   けた特許請求の範囲第１項に記載の画像記録装置。 ４、前記平均化の画像処理を画像データ配列の行方向で
   行い、列方向には画素を抽出することにより圧縮を行う
   特許請求の範囲第１項に記載の画像記録装置。 ５、ハードコピーへの記録はレーザービームによる記録
   とした特許請求の範囲第１項に記載の画像記録装置。