JPS61214432A - 微細パタ−ンの作製方法 - Google Patents
微細パタ−ンの作製方法Info
- Publication number
- JPS61214432A JPS61214432A JP60054334A JP5433485A JPS61214432A JP S61214432 A JPS61214432 A JP S61214432A JP 60054334 A JP60054334 A JP 60054334A JP 5433485 A JP5433485 A JP 5433485A JP S61214432 A JPS61214432 A JP S61214432A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- thin film
- gas
- ions
- film pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000001133 acceleration Effects 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 16
- 238000000992 sputter etching Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- -1 Fluorine ions Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＡｕ薄膜の微細加工法に係り、特に線幅１μｍ
以下の微小寸法パターンを高精度に形成するのに好適な
エツチング方法に関する。
以下の微小寸法パターンを高精度に形成するのに好適な
エツチング方法に関する。
従来、Ａｕ薄膜の微細加工を行なうには、該膜上にレジ
ストパターンを作成した後、Ａｒ＋イオンを用いたイオ
ンミリングによりエツチングを行なう方法が広く用いら
れている〔例えば、ジェー・ピー・リークスティンとア
ール・コワルチュク、″フアプリケーション・オ６ブ・
ラージ・バラプル・サーキッッ°′；アイ・イー・イー
・イー・トランスアクションズ・オン・マグネティック
ス、マグ−９巻、第３号、第４８５頁、 １９７３
（Ｊ、 Ｐ、 ＲＥＥＫＳＴ−ＩＮ ＡＮＤ Ｒ，ＫＯ
ＷＡＬＣＵＫ、 ” Ｆａｂｒｉｃａｔｉｏｎ ｏｆ
ＬａｒｇｅＢｕｂｂｌｅ Ｃ１ｒｃｕｉｔｓ’、 Ｉ
ＥＥＥ ＴＲＡＮＳＡＣＴＩ ＯＮＳ ＯＮＭＡＧＮＥ
ＴＩＣ３，ＶＯＬ、 ＭＡＧ−９，Ｎ（１３，ｐ、 ４
８５゜１９７３）］。この方法は、Ａｒガスをイオン化
した後、比較的高真空（〜１ｏ−４Ｔｏｒｒ ）の試料
室にイオンを引き出し、試料表面に衝突させることによ
りエツチングを行なう。この方法によれば、方向のそろ
ったＡｒ＋イオンによるスパッタ効果を利用するため、
レジストパターンに対するＡｕ薄膜のアンダカットが発
生することはなく、レジストパターンに忠実なエツチン
グが可能である。
ストパターンを作成した後、Ａｒ＋イオンを用いたイオ
ンミリングによりエツチングを行なう方法が広く用いら
れている〔例えば、ジェー・ピー・リークスティンとア
ール・コワルチュク、″フアプリケーション・オ６ブ・
ラージ・バラプル・サーキッッ°′；アイ・イー・イー
・イー・トランスアクションズ・オン・マグネティック
ス、マグ−９巻、第３号、第４８５頁、 １９７３
（Ｊ、 Ｐ、 ＲＥＥＫＳＴ−ＩＮ ＡＮＤ Ｒ，ＫＯ
ＷＡＬＣＵＫ、 ” Ｆａｂｒｉｃａｔｉｏｎ ｏｆ
ＬａｒｇｅＢｕｂｂｌｅ Ｃ１ｒｃｕｉｔｓ’、 Ｉ
ＥＥＥ ＴＲＡＮＳＡＣＴＩ ＯＮＳ ＯＮＭＡＧＮＥ
ＴＩＣ３，ＶＯＬ、 ＭＡＧ−９，Ｎ（１３，ｐ、 ４
８５゜１９７３）］。この方法は、Ａｒガスをイオン化
した後、比較的高真空（〜１ｏ−４Ｔｏｒｒ ）の試料
室にイオンを引き出し、試料表面に衝突させることによ
りエツチングを行なう。この方法によれば、方向のそろ
ったＡｒ＋イオンによるスパッタ効果を利用するため、
レジストパターンに対するＡｕ薄膜のアンダカットが発
生することはなく、レジストパターンに忠実なエツチン
グが可能である。
しかし、このＡｒ＋イオンを用いたイオンミリングでは
、エツチングされたＡｕがパターン側面に再付着すると
いう現象が見られる。また、被加工物であるＡｕ薄膜と
ともにレジスト膜も浸食される。これらの理由により、
エツチング後のパターンは第２図に示すようになる。す
なわち、図において、１は基板、２′はＡｕ薄膜パター
ン、３はレジストパターンであり、エツチング後のパタ
ーン側面にはテーパが発生する。このため、例えば、膜
厚０．５μｍのＡｕ薄膜に対して線幅０．５μｍのライ
ンパターンを形成するとき、パターン断面は三角形とな
り、良好なパターンは得られない。
、エツチングされたＡｕがパターン側面に再付着すると
いう現象が見られる。また、被加工物であるＡｕ薄膜と
ともにレジスト膜も浸食される。これらの理由により、
エツチング後のパターンは第２図に示すようになる。す
なわち、図において、１は基板、２′はＡｕ薄膜パター
ン、３はレジストパターンであり、エツチング後のパタ
ーン側面にはテーパが発生する。このため、例えば、膜
厚０．５μｍのＡｕ薄膜に対して線幅０．５μｍのライ
ンパターンを形成するとき、パターン断面は三角形とな
り、良好なパターンは得られない。
なお、Ａｒ＋イオンを用いたイオンミリングでは線幅１
μｍ以下のＡｕ薄膜パターンの形成において、パターン
側面に発生するテーパの影響が顕著になり、良好なパタ
ーン形状を得ることは困難である。
μｍ以下のＡｕ薄膜パターンの形成において、パターン
側面に発生するテーパの影響が顕著になり、良好なパタ
ーン形状を得ることは困難である。
本発明の目的は、以上のような従来技術の難点を解消し
、Ａｕ薄膜パターン側面が垂直になるようなエツチング
方法を提供することにあり、Ａｕ薄膜に対して、線幅１
μｍ以下の微細加工を可能とするものである。
、Ａｕ薄膜パターン側面が垂直になるようなエツチング
方法を提供することにあり、Ａｕ薄膜に対して、線幅１
μｍ以下の微細加工を可能とするものである。
本発明においては、上記の目的を達成するために、従来
のＡｒガスの代りにフレオン系のガスを用いる。すなわ
ち、Ａｕ薄膜に対し、フッ素系のイオンを用いたイオン
ミリングを行なうものである。フッ素系のイオンはＡｕ
と化学的に反応し、生成された化合物は蒸発する。した
がって、工・ンチング時の再付着は防止される。また、
レジストのエツチング選択性も向上する。このため、工
・ノチング後のパターン側面は垂直となり、Ａｕ薄膜に
対する微細加工が可能となる。
のＡｒガスの代りにフレオン系のガスを用いる。すなわ
ち、Ａｕ薄膜に対し、フッ素系のイオンを用いたイオン
ミリングを行なうものである。フッ素系のイオンはＡｕ
と化学的に反応し、生成された化合物は蒸発する。した
がって、工・ンチング時の再付着は防止される。また、
レジストのエツチング選択性も向上する。このため、工
・ノチング後のパターン側面は垂直となり、Ａｕ薄膜に
対する微細加工が可能となる。
以下、本発明の一実施例を第１図により説明する。
同図（ａ）に示すように、基板ｌの上に膜厚３５００人
のＡｕ薄膜２を被着した後、その上にレジスト膜パター
ン３を形成する。レジストにはポリビニールフェノール
とジアジド化合物よりなるネガ型レジストを用い、その
膜厚は４０００ Ａとした。ついで、同図（ｂ）に示す
ように、Ｃ２Ｆ、ガスにＡｒを１０％（ＳＣＣＭ比）混
合したガスを用いたイオンミリングにより、レジスト膜
パターン３をマスクとしてＡｕ薄膜２のエツチングを行
なう。イオンの発生にはマイクロ波共振によるプラズマ
発生装置を用い、引き出し電極によりイオンを引き出し
、加速する。なお、加速電圧は８００ｖとし、試料室の
真空度は４ Ｘ １０＝ Ｔｏｒｒとした。つぎに、上
記エツチング終了後、上面に残存するレジスト膜３を除
去すれば、同図（Ｃ）に示すように、基板１上に所望の
Ａｕ薄膜パターン２′が得られる。
のＡｕ薄膜２を被着した後、その上にレジスト膜パター
ン３を形成する。レジストにはポリビニールフェノール
とジアジド化合物よりなるネガ型レジストを用い、その
膜厚は４０００ Ａとした。ついで、同図（ｂ）に示す
ように、Ｃ２Ｆ、ガスにＡｒを１０％（ＳＣＣＭ比）混
合したガスを用いたイオンミリングにより、レジスト膜
パターン３をマスクとしてＡｕ薄膜２のエツチングを行
なう。イオンの発生にはマイクロ波共振によるプラズマ
発生装置を用い、引き出し電極によりイオンを引き出し
、加速する。なお、加速電圧は８００ｖとし、試料室の
真空度は４ Ｘ １０＝ Ｔｏｒｒとした。つぎに、上
記エツチング終了後、上面に残存するレジスト膜３を除
去すれば、同図（Ｃ）に示すように、基板１上に所望の
Ａｕ薄膜パターン２′が得られる。
本実施例によれば、Ａｕ薄膜パターンの側面は垂直とな
り、線幅０．５μｍのラインパターンも良好に形成され
ることが確認された。
り、線幅０．５μｍのラインパターンも良好に形成され
ることが確認された。
なお、０２Ｆ６ガスへのＡｒの混合比を変化させ、パタ
ーン側面のテーパ角θの測定を行なった結果を第３図に
示す。同図によれば、Ａｒ濃度０〜５０％（ＳＣＣＭ比
）の範囲内ではテーパ角θは約９０°であり、パターン
側面はほぼ垂直となっている。一方、Ａｒ濃度を５０％
以上とすると、パターン側面にはテーパがつき始め、Ａ
ｒ１０Ｏ１（通常のイオンミリングとなる）ではテーパ
角は約６０°となる。したがって、パターン側面を垂直
とするためには、Ｍ濃度は５０％（ＳＣＣＭ比）以下と
する必要のあることかわが４゜また、上記実施例で用い
た加速電圧は８００ｖであるが、実験の結果、加速電圧
２００〜１０００ Ｖの範囲でパターン側面の垂直な良
好なＡｕ薄膜パターンが得られた。２００ｖ以下では、
レジスト膜パターンに対するアンダカットの発生が見ら
れた。また、１０００ Ｖ以上では、レジスト膜の浸食
が著るしく、良好なパターンは得られなかった。
ーン側面のテーパ角θの測定を行なった結果を第３図に
示す。同図によれば、Ａｒ濃度０〜５０％（ＳＣＣＭ比
）の範囲内ではテーパ角θは約９０°であり、パターン
側面はほぼ垂直となっている。一方、Ａｒ濃度を５０％
以上とすると、パターン側面にはテーパがつき始め、Ａ
ｒ１０Ｏ１（通常のイオンミリングとなる）ではテーパ
角は約６０°となる。したがって、パターン側面を垂直
とするためには、Ｍ濃度は５０％（ＳＣＣＭ比）以下と
する必要のあることかわが４゜また、上記実施例で用い
た加速電圧は８００ｖであるが、実験の結果、加速電圧
２００〜１０００ Ｖの範囲でパターン側面の垂直な良
好なＡｕ薄膜パターンが得られた。２００ｖ以下では、
レジスト膜パターンに対するアンダカットの発生が見ら
れた。また、１０００ Ｖ以上では、レジスト膜の浸食
が著るしく、良好なパターンは得られなかった。
なお、上記実施例において、フッ素系ガスとして０２Ｆ
６を用いたか、この他にＣＨＦ３．ＣＦ４等のガスを用
いても良好なエツチング形状が得られた。
６を用いたか、この他にＣＨＦ３．ＣＦ４等のガスを用
いても良好なエツチング形状が得られた。
これらの実験の結果、一般式ＣＸＨｙＦｚで示されるフ
ッ素系ガスにおいて、ｘ＝１〜２．ｙ＝０〜６゜ｚ＝１
〜８つ範囲にあるガスで良好な結果が得られた。また、
ＳＦ、ガスを用いても同様な結果が得られた。
ッ素系ガスにおいて、ｘ＝１〜２．ｙ＝０〜６゜ｚ＝１
〜８つ範囲にあるガスで良好な結果が得られた。また、
ＳＦ、ガスを用いても同様な結果が得られた。
本発明によれば、Ａｕ薄膜に対する線幅１μｍ以下の微
細加工か可能となる。このようなＡｕ薄膜に対する微細
加工は固体薄膜を利用したデバイスで有効であるか、特
に磁気バブルメモリ素子において、Ａｕ薄膜の微細パタ
ーンはバブル制御用のコンダクタパターンあるいはイオ
ン打込みに対するマスクパターンとして用いられる。コ
ンダクタパターンにおいて最小線幅は約２μｍ、最小ギ
ャップ幅は約１μｍである。また、イオン打込みに対す
るマスクパターンは高密度の素子になる程微小寸法とな
り、例えば、ビット周期４μｍで、最小寸法は１μｍと
なる。したがって、より高密度の素子を作製するために
は、これらの最小寸法をさらに小さくする必要があり、
１μｍ以下の微小線幅パターン形成技術が必要となる。
細加工か可能となる。このようなＡｕ薄膜に対する微細
加工は固体薄膜を利用したデバイスで有効であるか、特
に磁気バブルメモリ素子において、Ａｕ薄膜の微細パタ
ーンはバブル制御用のコンダクタパターンあるいはイオ
ン打込みに対するマスクパターンとして用いられる。コ
ンダクタパターンにおいて最小線幅は約２μｍ、最小ギ
ャップ幅は約１μｍである。また、イオン打込みに対す
るマスクパターンは高密度の素子になる程微小寸法とな
り、例えば、ビット周期４μｍで、最小寸法は１μｍと
なる。したがって、より高密度の素子を作製するために
は、これらの最小寸法をさらに小さくする必要があり、
１μｍ以下の微小線幅パターン形成技術が必要となる。
本発明によれば、このような微細加工が可能であり、素
子の高密度化を実現することが可能となる。
子の高密度化を実現することが可能となる。
第１図は本発明による微細パターン作製方法を示す工程
図、第２図は従来の方法により作製したＡｕ薄膜パター
ンの断面図、第３図はＣ２Ｆ、ガス中のＡｒ濃度を変え
て、Ａｕ薄膜をイオンミＩＪングしたときのＣ，Ｆ６ガ
ス中のＡｒ濃度とＡｕ薄膜パターン側面のテーパ角の関
係を示す図である。 図において。 ｌ・・・基板 ２・・・Ａｕ薄膜２′・・
・Ａ ｕ ｆｄｉ ｇ パターン ３・・・レジスト膜
パターン４・・・フッ素系イオン
図、第２図は従来の方法により作製したＡｕ薄膜パター
ンの断面図、第３図はＣ２Ｆ、ガス中のＡｒ濃度を変え
て、Ａｕ薄膜をイオンミＩＪングしたときのＣ，Ｆ６ガ
ス中のＡｒ濃度とＡｕ薄膜パターン側面のテーパ角の関
係を示す図である。 図において。 ｌ・・・基板 ２・・・Ａｕ薄膜２′・・
・Ａ ｕ ｆｄｉ ｇ パターン ３・・・レジスト膜
パターン４・・・フッ素系イオン
Claims (1)
- １、Ａｕ薄膜の微細パターンを作製するに際し、Ｃ＿ｘ
Ｈ＿ｙＦ＿ｚ（ｘ＝１〜２、ｙ＝０〜６、ｚ＝１〜８）
ガスあるいはＳＦ＿６ガスもしくは前記ガスに５０％（
ＳＣＣＭ比）以下のＡｒを混入した混合ガスを用い、前
記ガスをイオン化した後、加速電圧２００〜１０００Ｖ
で加速した該イオンを用いてＡｕ薄膜をエッチングする
ことを特徴とする微細パターンの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054334A JPS61214432A (ja) | 1985-03-20 | 1985-03-20 | 微細パタ−ンの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054334A JPS61214432A (ja) | 1985-03-20 | 1985-03-20 | 微細パタ−ンの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214432A true JPS61214432A (ja) | 1986-09-24 |
Family
ID=12967701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60054334A Pending JPS61214432A (ja) | 1985-03-20 | 1985-03-20 | 微細パタ−ンの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253615A (ja) * | 1989-03-27 | 1990-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03267387A (ja) * | 1990-03-16 | 1991-11-28 | Hitachi Ltd | エッチング方法 |
-
1985
- 1985-03-20 JP JP60054334A patent/JPS61214432A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253615A (ja) * | 1989-03-27 | 1990-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03267387A (ja) * | 1990-03-16 | 1991-11-28 | Hitachi Ltd | エッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253907A (en) | Anisotropic plasma etching | |
| US4473435A (en) | Plasma etchant mixture | |
| Glöersen | Ion− beam etching | |
| EP0167136B1 (en) | Selective anisotropic reactive ion etching process for polysilicide composite structures | |
| US3971684A (en) | Etching thin film circuits and semiconductor chips | |
| US4214946A (en) | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant | |
| US4473437A (en) | Dry etching method for organic material layers | |
| JPH061769B2 (ja) | アルミナ膜のパターニング方法 | |
| JPS61214432A (ja) | 微細パタ−ンの作製方法 | |
| JP2574045B2 (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| JPH06151387A (ja) | シリコンの精密加工方法 | |
| JPS6044825B2 (ja) | エツチング方法 | |
| JPH0458176B2 (ja) | ||
| JP3155085B2 (ja) | シリコン基板の溝形成方法 | |
| JPH11345803A (ja) | プラズマ発生加工方法およびプラズマ発生加工装置 | |
| JPH05343363A (ja) | ドライエッチング方法 | |
| JPS587829A (ja) | ドライエツチング方法 | |
| US4465553A (en) | Method for dry etching of a substrate surface | |
| JPH0637072A (ja) | テーパエッチング方法 | |
| JP3123141B2 (ja) | 半導体装置のビアホール形成方法 | |
| US4569718A (en) | Method for plasma etching III-V semiconductors with a BCl3 -Cl2 gas | |
| Suyama et al. | A new trench fabrication technique for silicon substrate utilizing undercutting and selective etching | |
| JPH0950968A (ja) | 半導体素子製造方法および半導体素子 | |
| Feurprier et al. | Microloading effect in ultrafine SiO 2 hole/trench etching |