JPS6118056A - 領域外メモリへのアクセス異常検定方法 - Google Patents
領域外メモリへのアクセス異常検定方法Info
- Publication number
- JPS6118056A JPS6118056A JP59139377A JP13937784A JPS6118056A JP S6118056 A JPS6118056 A JP S6118056A JP 59139377 A JP59139377 A JP 59139377A JP 13937784 A JP13937784 A JP 13937784A JP S6118056 A JPS6118056 A JP S6118056A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- signal
- access
- area
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数個のプロセッサと共通メモリとが共通バ
スを経て結合され、各プロセッサ間の情報転送を共通メ
モリを介して行うマルチプロセッサシステムにおいて、
各プロセッサ力主共通メモリにおける使用領域以外の領
域へアクセスしたときこれを検出することができ、従っ
て誤アクセスを防止してシステムの信頼性を向上させる
ことができる、領域外メモリへのアクセス異常検定方法
に関するものである。
スを経て結合され、各プロセッサ間の情報転送を共通メ
モリを介して行うマルチプロセッサシステムにおいて、
各プロセッサ力主共通メモリにおける使用領域以外の領
域へアクセスしたときこれを検出することができ、従っ
て誤アクセスを防止してシステムの信頼性を向上させる
ことができる、領域外メモリへのアクセス異常検定方法
に関するものである。
第４図は複数のプロセッサと共通メモリとが共通バスを
経て結合され、各プロセッサ間の情報転送を共通メモリ
を介して行うマルチプロセッサシステムを示したもので
ある。同図において１−１゜１−２．・・・・・・、１
−ｎはそれぞれプロセッサを示し、共通バス２を介して
相互に接続されているとともに、さらに共通バス２を介
して共通メモリ３と接続されている。
経て結合され、各プロセッサ間の情報転送を共通メモリ
を介して行うマルチプロセッサシステムを示したもので
ある。同図において１−１゜１−２．・・・・・・、１
−ｎはそれぞれプロセッサを示し、共通バス２を介して
相互に接続されているとともに、さらに共通バス２を介
して共通メモリ３と接続されている。
また第５図は第４図に示されたマルチプロセッサシステ
ムにおいて、各プロセッサ１−１１１−２ｙ・・曲１−
ｎが使用する、共通メモリ３内のメモリ領域の構成例を
示したものである。同図においては、例えばアドレス０
の領域はプロセッサ１−１．１−２が使用し、アドレス
１の領域はプロセッサ１−＋ 、１−４゜１−５が使用
し、アドレス２の領域はプロセッサ１−２．１−ｓが使
用し、アドレスｍの領域はプロセッサ１−４１１−ｎが
使用することが示されている。
ムにおいて、各プロセッサ１−１１１−２ｙ・・曲１−
ｎが使用する、共通メモリ３内のメモリ領域の構成例を
示したものである。同図においては、例えばアドレス０
の領域はプロセッサ１−１．１−２が使用し、アドレス
１の領域はプロセッサ１−＋ 、１−４゜１−５が使用
し、アドレス２の領域はプロセッサ１−２．１−ｓが使
用し、アドレスｍの領域はプロセッサ１−４１１−ｎが
使用することが示されている。
このようなマルチプロセッサシステムにおいて、例えば
プロセッサの異常やバスの異常等によって、共通メ七り
における所定使用領域外へのプロセッサのアクセスが生
じることがある。これに対して従来は、パリティチェッ
クによる出力データのエラー検出や、ＦＤＴ（ウォッチ
ドッグタイマ）によるプロセッサダウンで対処していた
。
プロセッサの異常やバスの異常等によって、共通メ七り
における所定使用領域外へのプロセッサのアクセスが生
じることがある。これに対して従来は、パリティチェッ
クによる出力データのエラー検出や、ＦＤＴ（ウォッチ
ドッグタイマ）によるプロセッサダウンで対処していた
。
しかしながらパリティチェックによって出力データのエ
ラー検出を行う方法では、ビット異常が偶数個であった
場合は検定不可能であるという問題があるだけでなく、
パリティデータ発生回路やパリティチェック回路が必要
であシ、さらにバス上にパリティ用の信号ラインを必要
とし、構成が複雑化する。
ラー検出を行う方法では、ビット異常が偶数個であった
場合は検定不可能であるという問題があるだけでなく、
パリティデータ発生回路やパリティチェック回路が必要
であシ、さらにバス上にパリティ用の信号ラインを必要
とし、構成が複雑化する。
また１ｒｎｒによって一定時間が経過するまでに共通メ
モリがアクセスされなかったとき異常とみなしてプロセ
ッサをダウンさせる方法では、ＶＤＴによる一定時間経
過時までに共通メモリのアクセスが行われたときは、こ
の出力データに対する保証を行うことができないという
問題がある。
モリがアクセスされなかったとき異常とみなしてプロセ
ッサをダウンさせる方法では、ＶＤＴによる一定時間経
過時までに共通メモリのアクセスが行われたときは、こ
の出力データに対する保証を行うことができないという
問題がある。
本発明は、複数個のプロセッサと共通メモリとが共通バ
スを経て結合され、各プロセッサ間の情報転送を共通メ
モリを介して行うマルチプロセッサシステムにおいて、
各プロセッサが、各プロセッサについて定められた共通
メモリ上の使用領域以外の領域にアクセスするアクセス
異常を発生したとき、これを確実に検出することができ
るようにしようとするものである。
スを経て結合され、各プロセッサ間の情報転送を共通メ
モリを介して行うマルチプロセッサシステムにおいて、
各プロセッサが、各プロセッサについて定められた共通
メモリ上の使用領域以外の領域にアクセスするアクセス
異常を発生したとき、これを確実に検出することができ
るようにしようとするものである。
本発明は、複数個のプロセッサと共通メモリとが共通バ
スを経て結合され、各プロセッサ間の情報転送を共通メ
モリを介して行うマルチプロセッサシステムにおいて、
各プロセッサが共通メモリにおける自プロセッサの使用
領域を予めアクセス ”す内に登録しておき、各プ
ロセッサから共通メモリへのアクセス時、アドレスを登
録されているアドレスと比較照合して、一致しないとき
アクセス異常が発生したことを検出するようにしたもの
である。
スを経て結合され、各プロセッサ間の情報転送を共通メ
モリを介して行うマルチプロセッサシステムにおいて、
各プロセッサが共通メモリにおける自プロセッサの使用
領域を予めアクセス ”す内に登録しておき、各プ
ロセッサから共通メモリへのアクセス時、アドレスを登
録されているアドレスと比較照合して、一致しないとき
アクセス異常が発生したことを検出するようにしたもの
である。
本発明によれば、複数個のプロセッサと共通メモリとが
共通バスを経て結合され、各プロセッサ間の情報転送を
共通バスを介して行うマルチプロセッサシステムにおい
て、各プロセッサが共通メモリをアクセスしたとき、そ
のアドレスを予め登録されている共通メモリにおける自
プロセッサの使用領域のアドレスと比較照合して一致し
ないときアクセス異常を検出するので、プロセッサが共
通メモリにおける使用惟域外へアクセスするアクセス異
常を直ちに確実に検出することができ、従って共通メモ
リへの誤アクセスを防止してシステムの信頼性を向上さ
せることができる。
共通バスを経て結合され、各プロセッサ間の情報転送を
共通バスを介して行うマルチプロセッサシステムにおい
て、各プロセッサが共通メモリをアクセスしたとき、そ
のアドレスを予め登録されている共通メモリにおける自
プロセッサの使用領域のアドレスと比較照合して一致し
ないときアクセス異常を検出するので、プロセッサが共
通メモリにおける使用惟域外へアクセスするアクセス異
常を直ちに確実に検出することができ、従って共通メモ
リへの誤アクセスを防止してシステムの信頼性を向上さ
せることができる。
第１図は本発明の一実施例を示し、各プロセッサにおけ
るアクセス異常検定回路の構成例を示したものである。
るアクセス異常検定回路の構成例を示したものである。
同図において、１１〜１５はプロセッサと共通バスとの
インタフェース用バスドライバであって、１１はアドレ
ソ着号線ドライバ、１２は読出し信号＊ＲＤ出力ドライ
バ、１３は書込み信号＊ＷＴ出力ドライバである。１４
はＲＡＭ（ランダムアクセスメモリ）であって、チップ
セレクト信号によって動作状態となる。Ｒ１Ｍ１４には
イエシアル時、図示されないＲＯＭ （リードオンリー
メモリ）領域の例えばプログラム領域から、プロセッサ
が使用する共通メモリ上の使用領域と不使用領域とのデ
ータが、それぞれ読出し領域と書込み領域とに分けて登
録され、プロセッサが使用領域をアクセスしたときは、
読出し領域の場合はＲＤＥ （読出し可能信号）を、書
込み領域の場合はＴＰ’ＴＥ （書込み可能信号）を出
力し、プロセッサが不使用領域をアクセスしたときは、
読出し領域の場合はＲＤＤＥ（読出し禁止）信号を、書
込み領域の場合はＷＴＤＥ（書込み禁止）信号を出力す
る。 １５はナントゲートであって読出し時、共通メモ
リ１４からＲＤＤＥ信号が出力されたとき、アクセス異
常信号を出力する。 １６はナントゲートであって書込
み時、共扁トシ入竺苧り１４からＷＴＤＥ信号が出力さ
れたとき、＊アクセス異常信号を出力する。 １７はア
ンドケートであって読出し時、共通メモリ１４からＲＤ
Ｅ信号が出力されたとき、出力を発生してドライバ１２
を制御して、＊ＲＤ信号を共通バスへ出力させる。１Ｂ
はアンドゲートであって書込み時、爽渉≠嚢１４からＷ
ＴＥ信号が出力されたとき、出力を発生してドライバ１
３を制御して、＊ＷＴ信号を共通バスへ出力させる。
インタフェース用バスドライバであって、１１はアドレ
ソ着号線ドライバ、１２は読出し信号＊ＲＤ出力ドライ
バ、１３は書込み信号＊ＷＴ出力ドライバである。１４
はＲＡＭ（ランダムアクセスメモリ）であって、チップ
セレクト信号によって動作状態となる。Ｒ１Ｍ１４には
イエシアル時、図示されないＲＯＭ （リードオンリー
メモリ）領域の例えばプログラム領域から、プロセッサ
が使用する共通メモリ上の使用領域と不使用領域とのデ
ータが、それぞれ読出し領域と書込み領域とに分けて登
録され、プロセッサが使用領域をアクセスしたときは、
読出し領域の場合はＲＤＥ （読出し可能信号）を、書
込み領域の場合はＴＰ’ＴＥ （書込み可能信号）を出
力し、プロセッサが不使用領域をアクセスしたときは、
読出し領域の場合はＲＤＤＥ（読出し禁止）信号を、書
込み領域の場合はＷＴＤＥ（書込み禁止）信号を出力す
る。 １５はナントゲートであって読出し時、共通メモ
リ１４からＲＤＤＥ信号が出力されたとき、アクセス異
常信号を出力する。 １６はナントゲートであって書込
み時、共扁トシ入竺苧り１４からＷＴＤＥ信号が出力さ
れたとき、＊アクセス異常信号を出力する。 １７はア
ンドケートであって読出し時、共通メモリ１４からＲＤ
Ｅ信号が出力されたとき、出力を発生してドライバ１２
を制御して、＊ＲＤ信号を共通バスへ出力させる。１Ｂ
はアンドゲートであって書込み時、爽渉≠嚢１４からＷ
ＴＥ信号が出力されたとき、出力を発生してドライバ１
３を制御して、＊ＷＴ信号を共通バスへ出力させる。
第２図は第１図に示されたアクセス異常検定回路におけ
る各部信号を示すタイムチャートである。
る各部信号を示すタイムチャートである。
以下第２図によって第１図のアクセス異常検定回路の動
作を説明する。
作を説明する。
プロセッサからアドレス信号が出力されると、アドレス
バスを経てＲＡＭ１４に入力される。ＲＡＭ１４には前
述のようにイエシアル時、プロセッサの使用領域と不使
用領域とが登録されている。プロセッサのアクセスが正
常であって使用領域における読出し領域がアクセスされ
たときはＲＤＥ信号が、使用領域における書込み領域が
アクセスされたときはＩｒ’ＴＥ信号がＲＡＡｉ １４
が出力される。これによってアンドゲート１７または１
８から出力を与えられて、ドライバ１２または１３が動
作状態となシ、共通バス上に読出し時には＊ＲＤ信号が
、書込み時には＊ＷＴ信号が出力されて、プロセッサは
共通メモリをアクセス可能となる。
バスを経てＲＡＭ１４に入力される。ＲＡＭ１４には前
述のようにイエシアル時、プロセッサの使用領域と不使
用領域とが登録されている。プロセッサのアクセスが正
常であって使用領域における読出し領域がアクセスされ
たときはＲＤＥ信号が、使用領域における書込み領域が
アクセスされたときはＩｒ’ＴＥ信号がＲＡＡｉ １４
が出力される。これによってアンドゲート１７または１
８から出力を与えられて、ドライバ１２または１３が動
作状態となシ、共通バス上に読出し時には＊ＲＤ信号が
、書込み時には＊ＷＴ信号が出力されて、プロセッサは
共通メモリをアクセス可能となる。
一方、プロセッサのアクセスが異常であって、不使用領
域における読出し飴域がアクセスされたときはＲＤＤＥ
信号が、書込み領域がアクセスされたときはＷＴ ＤＥ
倍信号ＲＡＭ１４から出力される。この状態ではドライ
バ１２または１３は動作せず、共通バス上への＊ＲＤ信
号および＊ＷＴ信号はロックされて出力されず、従って
共通バスへの書込みは行われない。またＲＤＤＥ信号ま
たはＷＴＤＥ信号の発生にして、ナントゲート１５また
は１６は出力を発生し、この出力は＊アクセス異常信号
としてプロセッサへ送られ、これによってプロセッサは
読出し時には、共通メモリから読出されたデータを捨て
て使用しない。
域における読出し飴域がアクセスされたときはＲＤＤＥ
信号が、書込み領域がアクセスされたときはＷＴ ＤＥ
倍信号ＲＡＭ１４から出力される。この状態ではドライ
バ１２または１３は動作せず、共通バス上への＊ＲＤ信
号および＊ＷＴ信号はロックされて出力されず、従って
共通バスへの書込みは行われない。またＲＤＤＥ信号ま
たはＷＴＤＥ信号の発生にして、ナントゲート１５また
は１６は出力を発生し、この出力は＊アクセス異常信号
としてプロセッサへ送られ、これによってプロセッサは
読出し時には、共通メモリから読出されたデータを捨て
て使用しない。
このようにして本発明の方法によれば、第１図に示され
たアクセス異常検定回路を用いて、共通メモリにおける
使用領域以外の領域へのアクセスすなわちアクセス異常
を検定することができ、従って共通メモリにアクセスし
たときのデータが保証され、システムの信頼性が向上す
る。
たアクセス異常検定回路を用いて、共通メモリにおける
使用領域以外の領域へのアクセスすなわちアクセス異常
を検定することができ、従って共通メモリにアクセスし
たときのデータが保証され、システムの信頼性が向上す
る。
なお第５図において説明した、共通メモリ内における使
用領域の設定例では、共通メモリの１アドレスごとに使
用プロセッサの番号が異なっているが、各プロセッサご
とに重複しないように使用領域を大きく区分することが
できれば、各プロセッサにおける使用領域のアドレスの
登録が簡略化で、従って第１図におけるＲＡＭＩ４の容
量を少くすることができる。
用領域の設定例では、共通メモリの１アドレスごとに使
用プロセッサの番号が異なっているが、各プロセッサご
とに重複しないように使用領域を大きく区分することが
できれば、各プロセッサにおける使用領域のアドレスの
登録が簡略化で、従って第１図におけるＲＡＭＩ４の容
量を少くすることができる。
第３図は本発明の他の実施例におけるアクセス異常検定
回路の構成例を示したものである。同図は使用領域のア
ドレスを登録する手段として設定板を用い、アドレスの
検定にコンパレータを用いた例を示し、２１は設定板、
２２はコンパレータである。なお第３図において破線で
囲んだ部分２０は、第１図におけるＲＡＭ１４に相当し
ている。第１図におけるその他の部分は省略して示され
ている。
回路の構成例を示したものである。同図は使用領域のア
ドレスを登録する手段として設定板を用い、アドレスの
検定にコンパレータを用いた例を示し、２１は設定板、
２２はコンパレータである。なお第３図において破線で
囲んだ部分２０は、第１図におけるＲＡＭ１４に相当し
ている。第１図におけるその他の部分は省略して示され
ている。
第３図において設定板２１は設定ピンやＤＩＰスイッチ
等からなシ、共通メモリにおける使用領域のアドレスを
そのビット数に応じたピンの挿入、不挿入またはスイッ
チのオン、オフ等によって設定することができる。コン
パレータ２２はプロセッサからアドレスが出力されたと
き、これを設定板２１に設定されているアドレスと比較
し、一致したとき読出し時であればＲＤＥ信号を、書込
み時にはＷＴＥ信号を出力する。また一致しないときは
読出し時にはＲＤＤＥ信号を、書込み時にはＷＴＤＥ信
号を出力する。以下これらの信号に応じてアクセスが正
常なときは＊ＲＤ信号または＊ＷＴ信号を、アクセス異
常時には＊アクセス異常信号が出力されることは、第１
図の実施例の場合と同様である。
等からなシ、共通メモリにおける使用領域のアドレスを
そのビット数に応じたピンの挿入、不挿入またはスイッ
チのオン、オフ等によって設定することができる。コン
パレータ２２はプロセッサからアドレスが出力されたと
き、これを設定板２１に設定されているアドレスと比較
し、一致したとき読出し時であればＲＤＥ信号を、書込
み時にはＷＴＥ信号を出力する。また一致しないときは
読出し時にはＲＤＤＥ信号を、書込み時にはＷＴＤＥ信
号を出力する。以下これらの信号に応じてアクセスが正
常なときは＊ＲＤ信号または＊ＷＴ信号を、アクセス異
常時には＊アクセス異常信号が出力されることは、第１
図の実施例の場合と同様である。
以上説明したように本発明によれば、複数個のプロセッ
サと共通メモリとが共通バスを経て結合され、各プロセ
ッサ間の情報転送を共通バスを介して行うマルチプロセ
ッサシステムにおいて、プロセツサが共通メモリにおけ
る使用領域にアクセスしたときはアクセス可能にすると
ともに、使用領域外にアクセスするアクセス異常を発生
したときは直ちに確実にこれを検出することができ、従
って共有メモリへの誤データの曹込みまたは共通メモリ
からの誤データの読出しを防止しシステムの信頼性を向
上させることができる。
サと共通メモリとが共通バスを経て結合され、各プロセ
ッサ間の情報転送を共通バスを介して行うマルチプロセ
ッサシステムにおいて、プロセツサが共通メモリにおけ
る使用領域にアクセスしたときはアクセス可能にすると
ともに、使用領域外にアクセスするアクセス異常を発生
したときは直ちに確実にこれを検出することができ、従
って共有メモリへの誤データの曹込みまたは共通メモリ
からの誤データの読出しを防止しシステムの信頼性を向
上させることができる。
第１図は本発明の一実施例を示す図、第２図は第１図の
実施例における各部信号を示すタイムチャート、第３図
は本発明の他の実施例を示す図、第４図はマルチプロセ
ッサシステムの構成を示す図、第５図は共通メモリ内に
おける各プロセッサの使用領域の設定を示す図である。 １−１．１−２．・・・・・・、１−ｎ：プロセッサ、
２：共通バス、３：共通メモリ、１１ニアドレスバス信
号線ドライバ、１２：読出し信号＊ＲＤ出力ドライバ、
１３：書込み信号＊ＷＴ出力ドライバ、１４ ： ＲＡ
Ｍ （ランダムアクセスメモリ）、１ｒ、１６ ：ナン
ドゲート、１７゜１８：アンドゲート、２１：設定板、
２２：コンパレータ。 特許出願人 富士７アコム制御株式会社代理人 弁理士
玉蟲久五部（外２名）第４図 第５図
実施例における各部信号を示すタイムチャート、第３図
は本発明の他の実施例を示す図、第４図はマルチプロセ
ッサシステムの構成を示す図、第５図は共通メモリ内に
おける各プロセッサの使用領域の設定を示す図である。 １−１．１−２．・・・・・・、１−ｎ：プロセッサ、
２：共通バス、３：共通メモリ、１１ニアドレスバス信
号線ドライバ、１２：読出し信号＊ＲＤ出力ドライバ、
１３：書込み信号＊ＷＴ出力ドライバ、１４ ： ＲＡ
Ｍ （ランダムアクセスメモリ）、１ｒ、１６ ：ナン
ドゲート、１７゜１８：アンドゲート、２１：設定板、
２２：コンパレータ。 特許出願人 富士７アコム制御株式会社代理人 弁理士
玉蟲久五部（外２名）第４図 第５図
Claims (1)
- 複数のプロセッサと共通メモリとが共通バスを経て結合
され各プロセッサ間の情報転送を共通メモリを介して行
うマルチプロセッサシステムにおいて、共通メモリにお
ける自プロセッサの使用領域のアドレスを予め登録する
手段を各プロセッサに設け、各プロセッサから共通メモ
リへのアクセス時出力アドレスと前記登録されているア
ドレスとを照合して、一致しないときアクセス異常を検
出することを特徴とする領域外メモリへのアクセス異常
検定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139377A JPS6118056A (ja) | 1984-07-05 | 1984-07-05 | 領域外メモリへのアクセス異常検定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139377A JPS6118056A (ja) | 1984-07-05 | 1984-07-05 | 領域外メモリへのアクセス異常検定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118056A true JPS6118056A (ja) | 1986-01-25 |
Family
ID=15243900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59139377A Pending JPS6118056A (ja) | 1984-07-05 | 1984-07-05 | 領域外メモリへのアクセス異常検定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118056A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195356A (ja) * | 1987-10-08 | 1989-04-13 | Fujitsu Ltd | マルチプロセッサ装置 |
| JP2014159278A (ja) * | 2008-05-01 | 2014-09-04 | Jaguar Land Rover Ltd | ユーザーに自動車の情報を提供する方法 |
-
1984
- 1984-07-05 JP JP59139377A patent/JPS6118056A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195356A (ja) * | 1987-10-08 | 1989-04-13 | Fujitsu Ltd | マルチプロセッサ装置 |
| JP2014159278A (ja) * | 2008-05-01 | 2014-09-04 | Jaguar Land Rover Ltd | ユーザーに自動車の情報を提供する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2111237C (en) | Multiprocessor distributed initialization and self-test system | |
| US5875195A (en) | Method and apparatus for error injection techniques | |
| US4787060A (en) | Technique for determining maximum physical memory present in a system and for detecting attempts to access nonexistent memory | |
| US4670876A (en) | Parity integrity check logic | |
| CA1291269C (en) | Efficient address test for large memories | |
| US4809276A (en) | Memory failure detection apparatus | |
| US6141789A (en) | Technique for detecting memory part failures and single, double, and triple bit errors | |
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| JPH0594377A (ja) | パリテイ検出回路 | |
| US5436856A (en) | Self testing computer system with circuits including test registers | |
| US6308297B1 (en) | Method and apparatus for verifying memory addresses | |
| JPS6118056A (ja) | 領域外メモリへのアクセス異常検定方法 | |
| US4656631A (en) | Process and circuit arrangement for checking a program in data processing units | |
| US8151176B2 (en) | CPU instruction RAM parity error procedure | |
| US5797032A (en) | Bus for connecting extension cards to a data processing system and test method | |
| EP0393173B1 (en) | Data bus enable verification logic | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| KR950012495B1 (ko) | 메모리 진단장치 및 방법 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JPS6118055A (ja) | 領域外メモリへのアクセス異常検定方法 | |
| JPS6111802Y2 (ja) | ||
| SU1249592A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPH01282658A (ja) | 共通バス誤り検出方式 | |
| JPS6218943B2 (ja) | ||
| JPH06110721A (ja) | メモリ制御装置 |