JPS6051744B2 - 擬似障害発生方式 - Google Patents
擬似障害発生方式Info
- Publication number
- JPS6051744B2 JPS6051744B2 JP53151026A JP15102678A JPS6051744B2 JP S6051744 B2 JPS6051744 B2 JP S6051744B2 JP 53151026 A JP53151026 A JP 53151026A JP 15102678 A JP15102678 A JP 15102678A JP S6051744 B2 JPS6051744 B2 JP S6051744B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- register
- channel device
- generation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明はチャネル装置に関し、特にチャネル装置にお
ける擬似障害の発生方式に関する。
ける擬似障害の発生方式に関する。
従来のチャネル装置においては、指定したタイミング
て擬似障害を発生したり、また特定条件下での装置状態
のログアウト等を行なうための機能がなかつた。
て擬似障害を発生したり、また特定条件下での装置状態
のログアウト等を行なうための機能がなかつた。
ここでいう機能とは、例えば、中央処理装置（ＣＰＵ）
で指定したマイクロ命令アドレスでアドレス・マッチ信
号を発生し、この信号によりその後の動作を停止させ、
装置状態をログアウトする等の操作のことである。 チ
ャネル装置にこのような機能が具備されない理由として
は、１０デバイスとのデータ転送シーケンス等の高速の
動作を要求されるシーケンスでは、マイクロ命令に依ら
ずハードウェア動作に依ることが挙げられる。
で指定したマイクロ命令アドレスでアドレス・マッチ信
号を発生し、この信号によりその後の動作を停止させ、
装置状態をログアウトする等の操作のことである。 チ
ャネル装置にこのような機能が具備されない理由として
は、１０デバイスとのデータ転送シーケンス等の高速の
動作を要求されるシーケンスでは、マイクロ命令に依ら
ずハードウェア動作に依ることが挙げられる。
また、このような動作が、１０デバイス等の外部からの
非同期信号にもとずいて行なわれるため、ある特定の条
件下でログアウトしようとしてもその条件が非同期に発
生するということも理由の１つとして挙げられる。 こ
のように従来のチャネル装置では、擬似障害を発生させ
るにはマニュアル操作に頼るしかなく、任意に指定した
タイミングで障害を発生させることはできなかつた。こ
のため、データ化け等の事故の原因究明に有効な手段が
なかつた。 したがつて本発明の目的は、チャネル装置
において指定した任意のタイミングで擬似障害を発生す
る方式を提供することにある。 し力化て本発明の主た
る特徴は、擬似障害発生のタイミングを指定するための
レジスタと、このレジスタの値とチャネル装置が本来備
えているカウンタとの値を比較する比較回路とを設け、
この比較回路で一致がとれた時点でチャネル装置のデー
タ転送動作を停止させることによつて、擬似障害状態を
生起させるにある。
非同期信号にもとずいて行なわれるため、ある特定の条
件下でログアウトしようとしてもその条件が非同期に発
生するということも理由の１つとして挙げられる。 こ
のように従来のチャネル装置では、擬似障害を発生させ
るにはマニュアル操作に頼るしかなく、任意に指定した
タイミングで障害を発生させることはできなかつた。こ
のため、データ化け等の事故の原因究明に有効な手段が
なかつた。 したがつて本発明の目的は、チャネル装置
において指定した任意のタイミングで擬似障害を発生す
る方式を提供することにある。 し力化て本発明の主た
る特徴は、擬似障害発生のタイミングを指定するための
レジスタと、このレジスタの値とチャネル装置が本来備
えているカウンタとの値を比較する比較回路とを設け、
この比較回路で一致がとれた時点でチャネル装置のデー
タ転送動作を停止させることによつて、擬似障害状態を
生起させるにある。
次に添付図面にしたがつて本発明の一実施例を説明す
る。
る。
図において、１はプログラムがチャネルコマンド語に
より指定する１０デバイスとの転送バイト数をラッチす
るためのバイト・カウンターである。
より指定する１０デバイスとの転送バイト数をラッチす
るためのバイト・カウンターである。
２はある所望のバイトカウント値をラッチするためのレ
ジスタである。
ジスタである。
３は前記バイトカウンタ１の値とレジスタ２の値を比較
し、両方の値が一致した時に一致信号４を出力する比較
回路（排他的論理和回路）である。
し、両方の値が一致した時に一致信号４を出力する比較
回路（排他的論理和回路）である。
１２は前記バイトカウンタ１及びレジスタ２に初期値を
設定するためのデータバスである。
設定するためのデータバスである。
５は１０デバイスからのデータサービス要求信号である
。
。
６はチャネル装置のデータサービス応答信号である。
制御回路１１は、サービス要求信号５に対してサービス
応答信号６を出力したり、バイトカウンタ１に対するト
リガ信号７を出力するほか、一致信号４を検出した時に
サービス応答信号６およびトリガ信号７の出力を禁止し
てデータ転送動作を停止させる等の制御機能を持つ論理
回路である。８はオア回路である。
応答信号６を出力したり、バイトカウンタ１に対するト
リガ信号７を出力するほか、一致信号４を検出した時に
サービス応答信号６およびトリガ信号７の出力を禁止し
てデータ転送動作を停止させる等の制御機能を持つ論理
回路である。８はオア回路である。
次に動作を説明する。
まず、データ転送をストップさせようとするバイトカウ
ンタ値をデータバス１２に乗せ、ついでセット信号１０
を加えることにより当該バイトカウント値をレジスタ２
にセットする。
ンタ値をデータバス１２に乗せ、ついでセット信号１０
を加えることにより当該バイトカウント値をレジスタ２
にセットする。
次にデータバス１２にチャネルコマンド語で指定される
転送バイトカウント値を乗せた後にセット信号９を出し
、転送バイトカウント値をバイトカウンタ１にセットす
る。以上の初期設定の後、チャネル装置にデータ転送開
始指示を出す。
転送バイトカウント値を乗せた後にセット信号９を出し
、転送バイトカウント値をバイトカウンタ１にセットす
る。以上の初期設定の後、チャネル装置にデータ転送開
始指示を出す。
これよりチャネル装置は■０デバイスからのサービス要
求信号５に応答してサービス応答信号６を出力し、デー
タ転送を開始する。１バイト転送する毎に出されるトリ
ガ信号７によりバイトカウンタ１がカウントダウンして
いく。
求信号５に応答してサービス応答信号６を出力し、デー
タ転送を開始する。１バイト転送する毎に出されるトリ
ガ信号７によりバイトカウンタ１がカウントダウンして
いく。
バイトカウンタ１の値が順次減じられ、その値がレジス
タ２の値と等しくなつた時、比較回路３が一致信号４を
出力する。この一致信号４を受けて制御回路１１はチャ
ネル装置の動作を凍結する。つまり、擬似障害が発生す
る。したがつて、その時点でのチャネル装置の状態をロ
グアウトすることにより、障害の解析等が容易に行なえ
る。以上に述べたように、本発明によれば任意のタイミ
ングで擬似障害状態をつくり出すことができる。したが
つて、チェック回路ではチェックが困難なデータ化け等
のエラーの原因調査を容易に行なうことができるように
なる。
タ２の値と等しくなつた時、比較回路３が一致信号４を
出力する。この一致信号４を受けて制御回路１１はチャ
ネル装置の動作を凍結する。つまり、擬似障害が発生す
る。したがつて、その時点でのチャネル装置の状態をロ
グアウトすることにより、障害の解析等が容易に行なえ
る。以上に述べたように、本発明によれば任意のタイミ
ングで擬似障害状態をつくり出すことができる。したが
つて、チェック回路ではチェックが困難なデータ化け等
のエラーの原因調査を容易に行なうことができるように
なる。
図は本発明の一実施例を示すブロックである。
１・・・・・・バイトカウンタ、２・・・・・・レジス
タ、３・・・・・・比較回路、４・・・・・・一致信号
、１１・・・・・制御回路、１２・・・・・・データバ
ス。
タ、３・・・・・・比較回路、４・・・・・・一致信号
、１１・・・・・制御回路、１２・・・・・・データバ
ス。
Claims (1)
- １ チャネル装置において、任意の値をセットできるレ
ジスタと、該レジスタの値とカウンタの値とを比較する
比較回路とを設け、該チャネル装置がＩＯデバイス等と
データ転送を行なつている際に該比較回路から一致信号
が出力された時点で該データ転送を停止させ、擬似障害
状態を発生させることを特徴とする擬似障害発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53151026A JPS6051744B2 (ja) | 1978-12-08 | 1978-12-08 | 擬似障害発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53151026A JPS6051744B2 (ja) | 1978-12-08 | 1978-12-08 | 擬似障害発生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5578348A JPS5578348A (en) | 1980-06-12 |
| JPS6051744B2 true JPS6051744B2 (ja) | 1985-11-15 |
Family
ID=15509670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53151026A Expired JPS6051744B2 (ja) | 1978-12-08 | 1978-12-08 | 擬似障害発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051744B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0588055B2 (ja) * | 1986-04-17 | 1993-12-20 | Hitachi Ltd |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134739A (ja) * | 1985-12-06 | 1987-06-17 | Fujitsu Ltd | 擬似エラ−発生回路 |
| JP2847719B2 (ja) * | 1988-09-09 | 1999-01-20 | 日本電気株式会社 | データ転送装置 |
-
1978
- 1978-12-08 JP JP53151026A patent/JPS6051744B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0588055B2 (ja) * | 1986-04-17 | 1993-12-20 | Hitachi Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5578348A (en) | 1980-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3566368A (en) | Delta clock and interrupt logic | |
| US4218739A (en) | Data processing interrupt apparatus having selective suppression control | |
| JPH07129426A (ja) | 障害処理方式 | |
| JPS6051744B2 (ja) | 擬似障害発生方式 | |
| JPH0675820A (ja) | マルチプロセッサシステムにおける割り込み装置 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JPH064301A (ja) | 時分割割込制御方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS59106057A (ja) | アドレス・ストツプ方式 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPS59202547A (ja) | デバツグ装置 | |
| SU849221A1 (ru) | Процессор ввода-вывода с коррек-циЕй ОшибОК | |
| US3237158A (en) | Ring counter checking circuit | |
| SU1474662A1 (ru) | Устройство контрол операций ввода-вывода | |
| JP3019336B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPS60239840A (ja) | 擬似障害発生装置 | |
| JPH06131209A (ja) | 擬似エラー発生方式 | |
| JPH02196345A (ja) | マイクロプログラム制御装置 | |
| JPH04284547A (ja) | 異常ｃｐｕ検出回路 | |
| JPH02110733A (ja) | 情報処理装置 | |
| JPS62177639A (ja) | デバツグ装置 |