JPH0675820A - マルチプロセッサシステムにおける割り込み装置 - Google Patents
マルチプロセッサシステムにおける割り込み装置Info
- Publication number
- JPH0675820A JPH0675820A JP4227292A JP22729292A JPH0675820A JP H0675820 A JPH0675820 A JP H0675820A JP 4227292 A JP4227292 A JP 4227292A JP 22729292 A JP22729292 A JP 22729292A JP H0675820 A JPH0675820 A JP H0675820A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- breakpoint
- address
- interrupt
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】あるプロセッサがブレークポイントを実行した
時に、複数のプロセッサのプログラムの実行を短時間に
ブレークさせ、ブレークポイント実行によるプロセッサ
間の同期のずれを防止する。 【構成】各プロセッサごとに個別に接続され、ブレーク
ポイント設定用のブレークポイントテーブルを有し、プ
ロセッサが実行しているアドレスとブレークポイントテ
ーブルに設定されているアドレスを比較し、一致した場
合には割り込み信号を発生する機能を有するアドレス監
視装置と、割り込みをどのプロセッサに発生させるかを
設定したプロセッサ番号マスクを有し、前記アドレス監
視装置の各々から割り込み信号を個別に受け、前記プロ
セッサ番号マスクに設定されている複数のプロセッサに
対して同時に割り込みを発生させる機能を有する割り込
みマスク装置を備える。
時に、複数のプロセッサのプログラムの実行を短時間に
ブレークさせ、ブレークポイント実行によるプロセッサ
間の同期のずれを防止する。 【構成】各プロセッサごとに個別に接続され、ブレーク
ポイント設定用のブレークポイントテーブルを有し、プ
ロセッサが実行しているアドレスとブレークポイントテ
ーブルに設定されているアドレスを比較し、一致した場
合には割り込み信号を発生する機能を有するアドレス監
視装置と、割り込みをどのプロセッサに発生させるかを
設定したプロセッサ番号マスクを有し、前記アドレス監
視装置の各々から割り込み信号を個別に受け、前記プロ
セッサ番号マスクに設定されている複数のプロセッサに
対して同時に割り込みを発生させる機能を有する割り込
みマスク装置を備える。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムにおける割り込み機能の改良に関するものである。
テムにおける割り込み機能の改良に関するものである。
【０００２】
【従来の技術】従来よりプログラムをデバッグするため
のデバッガはよく知られている。デバッガとしては各種
存在するが、基本的な機能の１つにブレークポイントが
ある。ブレークポイントとは、あらかじめ指定したアド
レス（ブレークポイント）を実行したとき、プログラム
の実行を停止（ブレーク）し、デバッガを呼び出す機能
である。ブレークポイント機能は、一般的にブレークさ
せたいアドレスの命令を、実行すると例外を発生するよ
うな命令（例えばモトローラ社製の６８０００系プロセ
ッサなら不当命令、ＭＩＰＳのＲＩＳＣプロセッサなら
BREAK 命令など）に書き換えることにより実現される。
ブレークポイント機能は、シングルプロセッサシステム
のデバッグのみならず、マルチプロセッサシステムのデ
バッグにも不可欠な機能である。マルチプロセッサシス
テムの場合、あるプロセッサがブレークポイントを実行
した時にそのプロセッサのみならず全プロセッサの実行
を停止させる必要がある。したがって、ブレークポイン
トを実行したプロセッサの例外処理の中で、他のすべて
のプロセッサへ割り込み（ブロードキャスト）を発生さ
せる。
のデバッガはよく知られている。デバッガとしては各種
存在するが、基本的な機能の１つにブレークポイントが
ある。ブレークポイントとは、あらかじめ指定したアド
レス（ブレークポイント）を実行したとき、プログラム
の実行を停止（ブレーク）し、デバッガを呼び出す機能
である。ブレークポイント機能は、一般的にブレークさ
せたいアドレスの命令を、実行すると例外を発生するよ
うな命令（例えばモトローラ社製の６８０００系プロセ
ッサなら不当命令、ＭＩＰＳのＲＩＳＣプロセッサなら
BREAK 命令など）に書き換えることにより実現される。
ブレークポイント機能は、シングルプロセッサシステム
のデバッグのみならず、マルチプロセッサシステムのデ
バッグにも不可欠な機能である。マルチプロセッサシス
テムの場合、あるプロセッサがブレークポイントを実行
した時にそのプロセッサのみならず全プロセッサの実行
を停止させる必要がある。したがって、ブレークポイン
トを実行したプロセッサの例外処理の中で、他のすべて
のプロセッサへ割り込み（ブロードキャスト）を発生さ
せる。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うにブレークポイントを実行したプロセッサの例外処理
の中で、他のすべてのプロセッサへ割り込みを発生させ
る方式では次のような問題がある。 図２に示すように、あるプロセッサ（ＣＰＵ１）がブ
レークポイントを実行してから他のプロセッサ（ＣＰＵ
２，ＣＰＵ３）のプログラムの実行が停止するまでに時
間がかかり過ぎるため、ブレークポイントを実行したプ
ロセッサ（ＣＰＵ１）と他のプロセッサ（ＣＰＵ２，Ｃ
ＰＵ３）との同期がずれる。 命令を書き換えるため、どのプロセッサがブレークポ
イントを実行しても例外が発生する。そのため、特定の
プロセッサがブレークポイントを実行した時だけブレー
クを有効にするというような指定が不可能である。 本発明の目的は、このような点に鑑みてなされたもの
で、マルチプロセッサシステムにおいて、あるプロセッ
サが指定アドレス（ブレークポイント）を実行した時
に、すべてのプロセッサのプログラムの実行をできる限
り短時間にブレークさせ、ブレークポイント実行による
プロセッサ間の同期のずれを防止することのできるマル
チプロセッサシステム割り込み装置を提供することにあ
る。
うにブレークポイントを実行したプロセッサの例外処理
の中で、他のすべてのプロセッサへ割り込みを発生させ
る方式では次のような問題がある。 図２に示すように、あるプロセッサ（ＣＰＵ１）がブ
レークポイントを実行してから他のプロセッサ（ＣＰＵ
２，ＣＰＵ３）のプログラムの実行が停止するまでに時
間がかかり過ぎるため、ブレークポイントを実行したプ
ロセッサ（ＣＰＵ１）と他のプロセッサ（ＣＰＵ２，Ｃ
ＰＵ３）との同期がずれる。 命令を書き換えるため、どのプロセッサがブレークポ
イントを実行しても例外が発生する。そのため、特定の
プロセッサがブレークポイントを実行した時だけブレー
クを有効にするというような指定が不可能である。 本発明の目的は、このような点に鑑みてなされたもの
で、マルチプロセッサシステムにおいて、あるプロセッ
サが指定アドレス（ブレークポイント）を実行した時
に、すべてのプロセッサのプログラムの実行をできる限
り短時間にブレークさせ、ブレークポイント実行による
プロセッサ間の同期のずれを防止することのできるマル
チプロセッサシステム割り込み装置を提供することにあ
る。
【０００４】
【課題を解決するための手段】このような目的を達成す
るために本発明では、各プロセッサごとに個別に接続さ
れ、ブレークポイント設定用のブレークポイントテーブ
ルを有し、プロセッサが実行しているアドレスとブレー
クポイントテーブルに設定されているアドレスを比較
し、一致した場合には割り込み信号を発生する機能を有
するアドレス監視装置と、割り込みをどのプロセッサに
発生させるかを設定したプロセッサ番号マスクを有し、
前記アドレス監視装置の各々から割り込み信号を個別に
受け、前記プロセッサ番号マスクに設定されている複数
のプロセッサに対して同時に割り込みを発生させる機能
を有する割り込みマスク装置を備えたことを特徴とす
る。
るために本発明では、各プロセッサごとに個別に接続さ
れ、ブレークポイント設定用のブレークポイントテーブ
ルを有し、プロセッサが実行しているアドレスとブレー
クポイントテーブルに設定されているアドレスを比較
し、一致した場合には割り込み信号を発生する機能を有
するアドレス監視装置と、割り込みをどのプロセッサに
発生させるかを設定したプロセッサ番号マスクを有し、
前記アドレス監視装置の各々から割り込み信号を個別に
受け、前記プロセッサ番号マスクに設定されている複数
のプロセッサに対して同時に割り込みを発生させる機能
を有する割り込みマスク装置を備えたことを特徴とす
る。
【０００５】
【作用】アドレス監視装置のブレークポイントテーブル
にブレークポイント（指定アドレス）を設定しておき、
自身のプロセッサが実行しているアドレスがこのブレー
クポイントに一致したとき割り込み信号を出力する。割
り込みマスク装置では各アドレス監視装置から出力され
る割り込み信号を受け付け、これにプロセッサ番号マス
クをかけて所定の複数のプロセッサのみに同時に割り込
みが与えられるようにする。これにより任意のプロセッ
サを短時間で同時にブレークさせることができ、ブレー
クポイント実行によるプロセッサ間の同期ずれを防止す
ることができる。
にブレークポイント（指定アドレス）を設定しておき、
自身のプロセッサが実行しているアドレスがこのブレー
クポイントに一致したとき割り込み信号を出力する。割
り込みマスク装置では各アドレス監視装置から出力され
る割り込み信号を受け付け、これにプロセッサ番号マス
クをかけて所定の複数のプロセッサのみに同時に割り込
みが与えられるようにする。これにより任意のプロセッ
サを短時間で同時にブレークさせることができ、ブレー
クポイント実行によるプロセッサ間の同期ずれを防止す
ることができる。
【０００６】
【実施例】以下図面を用いて本発明を詳しく説明する。
図１は本発明に係る割り込み装置の一実施例を示す構成
図である。なお、図ではマルチプロセッサシステムにお
いて割り込みに係わる部分の構成のみ示してある。図に
おいて、１０，２０，３０はそれぞれプロセッサであ
る。プロセッサ１０には、プロセッサ１０が占有するロ
ーカルメモリ１２と、ブレークポイントテーブル１１１
を有したアドレス監視装置１１が接続されている。他の
プロセッサ２０および３０についても同様に、それぞれ
専用のローカルメモリ２２，３２とアドレス監視装置２
１，３１が接続されている。
図１は本発明に係る割り込み装置の一実施例を示す構成
図である。なお、図ではマルチプロセッサシステムにお
いて割り込みに係わる部分の構成のみ示してある。図に
おいて、１０，２０，３０はそれぞれプロセッサであ
る。プロセッサ１０には、プロセッサ１０が占有するロ
ーカルメモリ１２と、ブレークポイントテーブル１１１
を有したアドレス監視装置１１が接続されている。他の
プロセッサ２０および３０についても同様に、それぞれ
専用のローカルメモリ２２，３２とアドレス監視装置２
１，３１が接続されている。
【０００７】アドレス監視装置１１は、プロセッサ１０
とローカルメモリ１２の間で、プロセッサ１０が実行し
ているアドレスを監視し、実行しているアドレスとブレ
ークポイントテーブル１１１に設定されているアドレス
を比較し、アドレスが一致した場合は割り込み信号を発
生する機能を有する。このブレークポイントテーブル１
１１（２１１，３１１）は、アドレス監視装置ごとに独
立しており、それぞれブレークポイントアドレスが複数
設定できる。
とローカルメモリ１２の間で、プロセッサ１０が実行し
ているアドレスを監視し、実行しているアドレスとブレ
ークポイントテーブル１１１に設定されているアドレス
を比較し、アドレスが一致した場合は割り込み信号を発
生する機能を有する。このブレークポイントテーブル１
１１（２１１，３１１）は、アドレス監視装置ごとに独
立しており、それぞれブレークポイントアドレスが複数
設定できる。
【０００８】４０は割り込みマスク装置であり、割り込
み信号線５１，５２，５３を介してそれぞれアドレス監
視装置１１，２１，３１からの割り込み信号を受け、ま
た各プロセッサに対しては割り込み信号線６１，６２，
６３を介して同時に割り込み信号を与えることができる
ようになっている。割り込みマスク装置４０に用意され
たプロセッサ番号マスクは、割り込みをどのプロセッサ
に発生させるかを設定するためのマスクであり、各ビッ
トは各プロセッサ番号（この番号は任意に定めることが
できる）に対応している。なお、その設定は任意に設定
可能である。
み信号線５１，５２，５３を介してそれぞれアドレス監
視装置１１，２１，３１からの割り込み信号を受け、ま
た各プロセッサに対しては割り込み信号線６１，６２，
６３を介して同時に割り込み信号を与えることができる
ようになっている。割り込みマスク装置４０に用意され
たプロセッサ番号マスクは、割り込みをどのプロセッサ
に発生させるかを設定するためのマスクであり、各ビッ
トは各プロセッサ番号（この番号は任意に定めることが
できる）に対応している。なお、その設定は任意に設定
可能である。
【０００９】このような構成において、ブレークポイン
トの設定から割り込み処理までの動作を順を追って説明
する。 ブレークしたいアドレス（ブレークポイントアドレ
ス）をブレークポイントテーブルに設定する。 図１において、例えばあるアドレスをプロセッサ１０が
実行したときにブレークさせたければ、アドレス監視装
置１１のブレークポイントテーブル１１１にそのアドレ
スを設定する。 割り込みマスク装置４０のプロセッサ番号マスクを設
定する。 プロセッサ番号マスクには、いずれかのプロセッサがブ
レークポイントを実行したときにブレークさせるプロセ
ッサの番号に対応したビットをセットする。 各プロセッサでプログラムを実行させる。 アドレス監視装置は各プロセッサが実行しているアドレ
スと、ブレークポイントテーブルに設定されているアド
レスの比較を行う。 アドレスが一致したら、アドレス監視装置から割り込
み装置４０に対して割り込みを発生させる。 割り込み信号線を介してアドレス監視装置から割り込
みを受け取った割り込みマスク装置４０は、プロセッサ
番号マスクに設定されている番号のプロセッサに対して
割り込み信号線を経由で割り込み信号を与え、割り込み
を発生させる。 割り込みを受け取った各プロセッサは実行しているプ
ログラムの実行を停止し、割り込み処理（デバッガのプ
ログラム）を実行する。
トの設定から割り込み処理までの動作を順を追って説明
する。 ブレークしたいアドレス（ブレークポイントアドレ
ス）をブレークポイントテーブルに設定する。 図１において、例えばあるアドレスをプロセッサ１０が
実行したときにブレークさせたければ、アドレス監視装
置１１のブレークポイントテーブル１１１にそのアドレ
スを設定する。 割り込みマスク装置４０のプロセッサ番号マスクを設
定する。 プロセッサ番号マスクには、いずれかのプロセッサがブ
レークポイントを実行したときにブレークさせるプロセ
ッサの番号に対応したビットをセットする。 各プロセッサでプログラムを実行させる。 アドレス監視装置は各プロセッサが実行しているアドレ
スと、ブレークポイントテーブルに設定されているアド
レスの比較を行う。 アドレスが一致したら、アドレス監視装置から割り込
み装置４０に対して割り込みを発生させる。 割り込み信号線を介してアドレス監視装置から割り込
みを受け取った割り込みマスク装置４０は、プロセッサ
番号マスクに設定されている番号のプロセッサに対して
割り込み信号線を経由で割り込み信号を与え、割り込み
を発生させる。 割り込みを受け取った各プロセッサは実行しているプ
ログラムの実行を停止し、割り込み処理（デバッガのプ
ログラム）を実行する。
【００１０】以上のような動作により所定の複数のプロ
セッサに対して同時に割り込みを発生させることができ
る。なお、実施例では３個のプロセッサからなるマルチ
プロセッサシステムを例にとって説明してあるが、本発
明はこれに限定されず４個以上のプロセッサを用いたマ
ルチプロセッサシステムにももちろん適用できる。ただ
し、プロセッサの増加に伴い、アドレス監視装置、割り
込み信号線、プロセッサ番号マスクのビット数も増加す
る。
セッサに対して同時に割り込みを発生させることができ
る。なお、実施例では３個のプロセッサからなるマルチ
プロセッサシステムを例にとって説明してあるが、本発
明はこれに限定されず４個以上のプロセッサを用いたマ
ルチプロセッサシステムにももちろん適用できる。ただ
し、プロセッサの増加に伴い、アドレス監視装置、割り
込み信号線、プロセッサ番号マスクのビット数も増加す
る。
【００１１】
【発明の効果】以上説明したように本発明によれば次の
ような効果がある。 例外処理の中で他のプロセッサに割り込みを出してブ
レークさせる従来の方式よりも速くプロセッサをブレー
クさせることができる。この場合、複数のプロセッサを
同時にブレークさせることができ、ブレークポイント実
行時の各プロセッサ間の同期のずれを減少させることが
できる。 各ブレークポイントごとに有効なプロセッサの指定が
可能となり、マルチプロセッサシステムのデバッグに有
用な機能が実現できる。 命令の書き換えを必要としないため、書き換えること
のできない領域にあるプログラムのデバッグにも使用で
きる。
ような効果がある。 例外処理の中で他のプロセッサに割り込みを出してブ
レークさせる従来の方式よりも速くプロセッサをブレー
クさせることができる。この場合、複数のプロセッサを
同時にブレークさせることができ、ブレークポイント実
行時の各プロセッサ間の同期のずれを減少させることが
できる。 各ブレークポイントごとに有効なプロセッサの指定が
可能となり、マルチプロセッサシステムのデバッグに有
用な機能が実現できる。 命令の書き換えを必要としないため、書き換えること
のできない領域にあるプログラムのデバッグにも使用で
きる。
【図１】本発明に係る割り込みマスク装置の一実施例を
示す要部構成図である。
示す要部構成図である。
【図２】従来のマルチプロセッサシステムにおけるブレ
ークポイント処理を説明するための図である。
ークポイント処理を説明するための図である。
１０，２０，３０ プロセッサ １１，２１，３１ アドレス監視装置 １２，２２，３２ ローカルメモリ １１１，２１１，３１１ ブレークポイント ４０ 割り込みマスク装置 ５１，５２，５３ 割り込み信号線 ６１，６２，６３ 割り込み信号線
Claims (1)
- 【請求項１】マルチプロセッサシステムにおいて、 各プロセッサごとに個別に接続され、ブレークポイント
設定用のブレークポイントテーブルを有し、プロセッサ
が実行しているアドレスとブレークポイントテーブルに
設定されているアドレスを比較し、一致した場合には割
り込み信号を発生する機能を有するアドレス監視装置
と、 割り込みをどのプロセッサに発生させるかを設定したプ
ロセッサ番号マスクを有し、前記アドレス監視装置の各
々から割り込み信号を個別に受け、前記プロセッサ番号
マスクに設定されている複数のプロセッサに対して同時
に割り込みを発生させる機能を有する割り込みマスク装
置を備えたことを特徴とするマルチプロセッサシステム
における割り込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4227292A JPH0675820A (ja) | 1992-08-26 | 1992-08-26 | マルチプロセッサシステムにおける割り込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4227292A JPH0675820A (ja) | 1992-08-26 | 1992-08-26 | マルチプロセッサシステムにおける割り込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675820A true JPH0675820A (ja) | 1994-03-18 |
Family
ID=16858530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4227292A Pending JPH0675820A (ja) | 1992-08-26 | 1992-08-26 | マルチプロセッサシステムにおける割り込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675820A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141200A (ja) * | 2005-10-21 | 2007-06-07 | Renesas Technology Corp | データ処理装置 |
| JP2007199955A (ja) * | 2006-01-25 | 2007-08-09 | Japan Aviation Electronics Industry Ltd | リアルタイムシステム及びプログラム停止方法 |
| JP2009075948A (ja) * | 2007-09-21 | 2009-04-09 | Mitsubishi Electric Corp | マルチコアプロセッサ |
| US8397220B1 (en) | 2007-02-12 | 2013-03-12 | Synopsys, Inc. | Simulation control techniques |
| US8423959B1 (en) | 2006-12-11 | 2013-04-16 | Synopsys, Inc. | Techniques for coordinating and controlling debuggers in a simulation environment |
| US9317636B1 (en) * | 2006-12-11 | 2016-04-19 | Synopsys, Inc. | System and method for stopping integrated circuit simulation |
| CN117724985A (zh) * | 2024-02-08 | 2024-03-19 | 此芯科技(武汉)有限公司 | 一种内存访问行为监控方法、装置、存储介质及电子设备 |
-
1992
- 1992-08-26 JP JP4227292A patent/JPH0675820A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141200A (ja) * | 2005-10-21 | 2007-06-07 | Renesas Technology Corp | データ処理装置 |
| JP2007199955A (ja) * | 2006-01-25 | 2007-08-09 | Japan Aviation Electronics Industry Ltd | リアルタイムシステム及びプログラム停止方法 |
| US8423959B1 (en) | 2006-12-11 | 2013-04-16 | Synopsys, Inc. | Techniques for coordinating and controlling debuggers in a simulation environment |
| US9317636B1 (en) * | 2006-12-11 | 2016-04-19 | Synopsys, Inc. | System and method for stopping integrated circuit simulation |
| US8397220B1 (en) | 2007-02-12 | 2013-03-12 | Synopsys, Inc. | Simulation control techniques |
| US8856756B2 (en) | 2007-02-12 | 2014-10-07 | Synopsys, Inc. | Simulation control techniques |
| JP2009075948A (ja) * | 2007-09-21 | 2009-04-09 | Mitsubishi Electric Corp | マルチコアプロセッサ |
| CN117724985A (zh) * | 2024-02-08 | 2024-03-19 | 此芯科技(武汉)有限公司 | 一种内存访问行为监控方法、装置、存储介质及电子设备 |
| CN117724985B (zh) * | 2024-02-08 | 2024-04-30 | 此芯科技(武汉)有限公司 | 一种内存访问行为监控方法、装置、存储介质及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04350758A (ja) | 多重処理能力を備えたワークステーション | |
| JPH0675820A (ja) | マルチプロセッサシステムにおける割り込み装置 | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JPH0675819A (ja) | マイクロプロセッサ | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPH0318958A (ja) | マルチプロセッサシステム | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JP2653411B2 (ja) | ブレークポイント設定方法 | |
| JPS6051744B2 (ja) | 擬似障害発生方式 | |
| JPS63236142A (ja) | ソフトウエア監視装置 | |
| JPH04157537A (ja) | アドレストラップ方式 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPH02113345A (ja) | 擬障発生方式 | |
| JPH04101239A (ja) | 情報処理装置のデバッグ方式 | |
| JPS6376053A (ja) | マルチコンピユ−タ装置 | |
| JPS58144964A (ja) | マルチプロセツサシステム | |
| JPH11167500A (ja) | エミュレータ装置のイベント回路及びデバッグシステム | |
| JPS62177632A (ja) | デ−タ処理装置の異常処理方式 | |
| JPS60128541A (ja) | マイクロプロセツサ | |
| JPH10340208A (ja) | マイクロプロセッサ | |
| JPH0540666A (ja) | 集積回路マイクロプロセツサの割り込みモニタ装置 | |
| JPH05241898A (ja) | ハードブレーク方式 | |
| JPH02120940A (ja) | デバッグ支援回路 | |
| JPS61226839A (ja) | イベント処理方式 |