JPS6042645B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS6042645B2 JPS6042645B2 JP51147395A JP14739576A JPS6042645B2 JP S6042645 B2 JPS6042645 B2 JP S6042645B2 JP 51147395 A JP51147395 A JP 51147395A JP 14739576 A JP14739576 A JP 14739576A JP S6042645 B2 JPS6042645 B2 JP S6042645B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- transistors
- power
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は音響機器の出力段に使用される増幅回路に関す
るものである。
るものである。
音響機器の出力段に使用される増幅回路においては、電
力効率のよいＢ級動作となつている。
力効率のよいＢ級動作となつている。
しかるに、電力効率がよいといつても最大信号時で約７
０％程度であり、小信号時においてはさらに電力効率が
低下する。本発明は上記の点に鑑みてなされたもので、
電力効率を高くすることができ、しかもトランジスタの
損失を減少させることができ、こられによりトランスお
よび放熱板の小型化を可能にする増幅回路を提供するこ
とを目的とする。
０％程度であり、小信号時においてはさらに電力効率が
低下する。本発明は上記の点に鑑みてなされたもので、
電力効率を高くすることができ、しかもトランジスタの
損失を減少させることができ、こられによりトランスお
よび放熱板の小型化を可能にする増幅回路を提供するこ
とを目的とする。
以下本発明の実施例を図面に基づいて説明する。
先ず第１図において１１は入力信号源で、この入力信号
源１１が第１のトランジスタたるＮＰＮ形のトランジス
タ１２のベースに接続される。このトランジスタ１２は
エミッタが負荷１３を介してスイッチ１４の可動端子１
４ａに接続され、この可動端子１４３は接地される。ま
た、第１の直流電源１５と第２の直流電源１６が直列に
接続され、第１の直流電源１５の負極と直流電源１６の
正極との共通接続部が上記スイッチ１４の第１の固定端
子１４、に接続され、さらに直流電源１６の負極がスイ
ッチ１４の第２の固定端子１４０に接続されるとともに
、第１の直流電源１５の主権が上記トランジスタ１２の
コレクタに接続される。次に、上記増幅回路の動作につ
いて説明するが、小信号時はスイッチ１４の可動端子１
４３が第１の固定端子１４、に接続され、大信号時に可
動端子１４３が第２の固定端子１４０に切換る。
源１１が第１のトランジスタたるＮＰＮ形のトランジス
タ１２のベースに接続される。このトランジスタ１２は
エミッタが負荷１３を介してスイッチ１４の可動端子１
４ａに接続され、この可動端子１４３は接地される。ま
た、第１の直流電源１５と第２の直流電源１６が直列に
接続され、第１の直流電源１５の負極と直流電源１６の
正極との共通接続部が上記スイッチ１４の第１の固定端
子１４、に接続され、さらに直流電源１６の負極がスイ
ッチ１４の第２の固定端子１４０に接続されるとともに
、第１の直流電源１５の主権が上記トランジスタ１２の
コレクタに接続される。次に、上記増幅回路の動作につ
いて説明するが、小信号時はスイッチ１４の可動端子１
４３が第１の固定端子１４、に接続され、大信号時に可
動端子１４３が第２の固定端子１４０に切換る。
したがつて、小信号時は第１の直流電源１５のみからな
る低い電源電圧でトランジスタ１２が動作し、大信号時
は第１の直流電源１５、１６からなノる高い電源電圧で
動作する。したがつて、このような増幅回路によれば、
小信号時に低い電源電圧でトランジスタ１２が動作する
とともに、大信号時に高い電源電圧で動作するから、電
力効率が高くなり、しかもトランジスワタ１２の損失が
減少し、よつて図示しないトランスおよび放熱板の小型
化が可能になる。
る低い電源電圧でトランジスタ１２が動作し、大信号時
は第１の直流電源１５、１６からなノる高い電源電圧で
動作する。したがつて、このような増幅回路によれば、
小信号時に低い電源電圧でトランジスタ１２が動作する
とともに、大信号時に高い電源電圧で動作するから、電
力効率が高くなり、しかもトランジスワタ１２の損失が
減少し、よつて図示しないトランスおよび放熱板の小型
化が可能になる。
出力段の増幅回路においては、正の信号を一方のトラン
ジスタで増幅するとともに、負の信号を他のトランジス
タで増幅するように構成（プッシュプル構成）すること
が多く、この増幅回路に本発明を応用したのが第２図に
示す第１の実施例である。
ジスタで増幅するとともに、負の信号を他のトランジス
タで増幅するように構成（プッシュプル構成）すること
が多く、この増幅回路に本発明を応用したのが第２図に
示す第１の実施例である。
したがつて、第１図の増幅回路に、ＮＰＮ形のトランジ
スタ１２と同様にベースに入力信号源１１が接続された
第２のトランジスタたるＰＮＰ形のトランジスタ１７を
追加し、そのエミッタをトランジスタ１２のエミッタと
共通接続する。また、第３の直流電源１６に第２の直流
電源１８を直列に接続し、この第２の直流電源１８の負
極を上記トランジスタ１７のコレクタに接続する。この
ように構成すると、正の信号がＮＰＮ形のトランジスタ
１２で増幅されるわけであるが、このトランジスタ１２
に関する動作は上記原理図と同一である。一方、負の信
号がＰＮＰ形のトランジスタ１７で増幅されるわけであ
るが、この際小信号時はスイッチ１４の可動端子１４３
が第２の固定端子１４２に接続され、大信号時に可動端
子１４３が第１の固定端子１４１に接続される。すなわ
ち、トランジスタ１７は、小信号時、第２の直流電源１
８のみからなる低い電源電圧で動作し、大信号時に第２
および第３の直流電源１６，１８からなる高い電源電圧
で動作する。なお、以下説明する第２乃至第４の実施例
においてはすべてプッシュプル構成になつている。
スタ１２と同様にベースに入力信号源１１が接続された
第２のトランジスタたるＰＮＰ形のトランジスタ１７を
追加し、そのエミッタをトランジスタ１２のエミッタと
共通接続する。また、第３の直流電源１６に第２の直流
電源１８を直列に接続し、この第２の直流電源１８の負
極を上記トランジスタ１７のコレクタに接続する。この
ように構成すると、正の信号がＮＰＮ形のトランジスタ
１２で増幅されるわけであるが、このトランジスタ１２
に関する動作は上記原理図と同一である。一方、負の信
号がＰＮＰ形のトランジスタ１７で増幅されるわけであ
るが、この際小信号時はスイッチ１４の可動端子１４３
が第２の固定端子１４２に接続され、大信号時に可動端
子１４３が第１の固定端子１４１に接続される。すなわ
ち、トランジスタ１７は、小信号時、第２の直流電源１
８のみからなる低い電源電圧で動作し、大信号時に第２
および第３の直流電源１６，１８からなる高い電源電圧
で動作する。なお、以下説明する第２乃至第４の実施例
においてはすべてプッシュプル構成になつている。
電流電源を電圧の低い直流電源と電圧の高い直流電源に
分け、電圧の低い直流電源に関してはダイオードのスイ
ッチング作用によりトランジスタに対する接続、切離し
を自動的に行つたのが第３図に示す第２の実施例である
。したがつて、この。実施例では、電圧の低い第１およ
び第２の直流電源１９，２０が設けられるとともに、電
圧の高い第３の直流電源２１が設けられ、第１の直流電
源１９の正極がダイオード２２を介してＮＰＮ形のトラ
ンジスタ１２のコレクタに接続されるとともＩに、ＰＮ
Ｐ形のトランジスタ１７のコレクタがダイオード２３を
介して第２の直流電源２０の負極に接続される。また、
第１の直流電源１９の負極と第２の直流電源２０の正極
がスイッチ１４の可動端子１４３に接続され、このスイ
ッチ１４の第１の固定端子１４１に第３の直流電源２１
の正極が接続され、第２の固定端子１４２に第３の直流
電源２１の負極が接続される。さらに、第３の直流電源
２１の正極がスイッチ手段としてのダイオード２４を介
してトランジスタ１２のコレクタに接続されるとともに
、トランジスタ１７のコレクタがスイッチ手段としての
ダイオード２５を介して第３の直流電源２１の負極に接
続される。すなわち、小信号時はスイッチ１４の可動端
子１４３が第１および第２の固定端子１４１，１４２い
ずれにも接続されず、よつてこの時第１、第２の直流電
源１９，２０がスイッチ手段としてのダイオード２２，
２３を介してトランジスタ１Ｊ２，１７に接続されてこ
のトランジスタ１２，１７が低い電源電圧に動作する。
分け、電圧の低い直流電源に関してはダイオードのスイ
ッチング作用によりトランジスタに対する接続、切離し
を自動的に行つたのが第３図に示す第２の実施例である
。したがつて、この。実施例では、電圧の低い第１およ
び第２の直流電源１９，２０が設けられるとともに、電
圧の高い第３の直流電源２１が設けられ、第１の直流電
源１９の正極がダイオード２２を介してＮＰＮ形のトラ
ンジスタ１２のコレクタに接続されるとともＩに、ＰＮ
Ｐ形のトランジスタ１７のコレクタがダイオード２３を
介して第２の直流電源２０の負極に接続される。また、
第１の直流電源１９の負極と第２の直流電源２０の正極
がスイッチ１４の可動端子１４３に接続され、このスイ
ッチ１４の第１の固定端子１４１に第３の直流電源２１
の正極が接続され、第２の固定端子１４２に第３の直流
電源２１の負極が接続される。さらに、第３の直流電源
２１の正極がスイッチ手段としてのダイオード２４を介
してトランジスタ１２のコレクタに接続されるとともに
、トランジスタ１７のコレクタがスイッチ手段としての
ダイオード２５を介して第３の直流電源２１の負極に接
続される。すなわち、小信号時はスイッチ１４の可動端
子１４３が第１および第２の固定端子１４１，１４２い
ずれにも接続されず、よつてこの時第１、第２の直流電
源１９，２０がスイッチ手段としてのダイオード２２，
２３を介してトランジスタ１Ｊ２，１７に接続されてこ
のトランジスタ１２，１７が低い電源電圧に動作する。
一方、大信号時になると、スイッチ１４の可動端子１４
３が第２または第１の固定端子１４２，１牡に接続され
、第３の直流電源２１がダイオード２４，２５を介して
上記トランジスタ１２，１７に接続されるのでこのトラ
ンジスタ１２，１７が高い電源電圧で動作する。この時
、ダイオード２２，２３は逆バイアスされオフし、この
ダイオード２２，２３がオフすることにより第１、第２
の直流電源１９，２０がトランジスタ１２，１７から切
離される。第２図のように直流電源を使用するとともに
、電源の切換えを具体化したのが第４図に示す第３の実
施例である。したがつて、この実施例では、トランジス
タ２８のエミッタが第２の直流電源１８の正極と第３の
直流電源１６の負極との共通接続部（第１の共通接続部
）に接続されるとともに、トランジスタ３３のエミッタ
が第１の直流電源１５の負極と第３の直流電源１６の正
極との共通接続部（第２の共通接続部）に接続され、さ
らにダイオード２９のカソードが第２の共通接続部に接
続され、ダイオード３４のアノードが第１の共通接続部
に接続される。すなわち、小信号時は第１、第２の直流
電源１５，１８がダイオード２９，３４を介してトラン
ジスタ１２，１７に接続され、このトランジスタ１２，
１７が低い電源電圧で動作する。一方、大信号時はトラ
ンジスタ２８，３３がオンする一方、ダイオード２９，
３４がオフするので、第１および第２の直流電源１５，
１８、第２および第３の直流電源１８，１６がトランジ
スタ２８，３３を介してトランジスタ１２，１７に接続
され、このトランジスタ１２，１７が高い電源電圧に動
作する。第３図の構成において、大信号時に、高い電源
電圧を有する第３の直流電源２１をトランジスタ１２，
１７に自動的に接続するようにしたのが第５図に示す第
４の実施例である。
３が第２または第１の固定端子１４２，１牡に接続され
、第３の直流電源２１がダイオード２４，２５を介して
上記トランジスタ１２，１７に接続されるのでこのトラ
ンジスタ１２，１７が高い電源電圧で動作する。この時
、ダイオード２２，２３は逆バイアスされオフし、この
ダイオード２２，２３がオフすることにより第１、第２
の直流電源１９，２０がトランジスタ１２，１７から切
離される。第２図のように直流電源を使用するとともに
、電源の切換えを具体化したのが第４図に示す第３の実
施例である。したがつて、この実施例では、トランジス
タ２８のエミッタが第２の直流電源１８の正極と第３の
直流電源１６の負極との共通接続部（第１の共通接続部
）に接続されるとともに、トランジスタ３３のエミッタ
が第１の直流電源１５の負極と第３の直流電源１６の正
極との共通接続部（第２の共通接続部）に接続され、さ
らにダイオード２９のカソードが第２の共通接続部に接
続され、ダイオード３４のアノードが第１の共通接続部
に接続される。すなわち、小信号時は第１、第２の直流
電源１５，１８がダイオード２９，３４を介してトラン
ジスタ１２，１７に接続され、このトランジスタ１２，
１７が低い電源電圧で動作する。一方、大信号時はトラ
ンジスタ２８，３３がオンする一方、ダイオード２９，
３４がオフするので、第１および第２の直流電源１５，
１８、第２および第３の直流電源１８，１６がトランジ
スタ２８，３３を介してトランジスタ１２，１７に接続
され、このトランジスタ１２，１７が高い電源電圧に動
作する。第３図の構成において、大信号時に、高い電源
電圧を有する第３の直流電源２１をトランジスタ１２，
１７に自動的に接続するようにしたのが第５図に示す第
４の実施例である。
したがつて、この実施例では入力信号源１１がダイオー
ド２６および検出手段たるツェナーダイオード２７を介
してベー．スに接続されたＮＰＮ形のトランジスタ２８
のエミッタが第３の直流電源２１の負極に接続されると
ともに、入力信号源１１がダイオード３１および検出手
段たるツェナーダイオード３２を介してベースに接続さ
れたＰＮＰ形のトランジスタ３３のエミッタが第３の直
流電源２１の正極に接続されており、さらにトランジス
タ２８，３３のコレクタ、第１の直流電源１９の負極、
第２の直流電源２０の正極および負荷１３の他端（トラ
ンジスタ１２，１７と反対側）が接地される。すなわち
、大信号時になると、ツェナーダイオード２７，３２を
介してトランジスタ２８，３３が正バイアスされてオン
するので、このトランジスタ２８，３３を介して第３の
直流電源２１の高い電源電圧がトランジスタ１２，１７
に供給されるようになる。以上第１乃至第４の実施例を
説明したが、この各実施例においても、トランジスタを
小信号時に低い電源電圧で動作させるとともに、大信号
時に高い電源電圧に切換えて動作させるものであるから
、電力効率を高くすることができるとともにトランジス
タの損失を減少させることができ、これによりトランス
および放熱板を小型化し得る。
ド２６および検出手段たるツェナーダイオード２７を介
してベー．スに接続されたＮＰＮ形のトランジスタ２８
のエミッタが第３の直流電源２１の負極に接続されると
ともに、入力信号源１１がダイオード３１および検出手
段たるツェナーダイオード３２を介してベースに接続さ
れたＰＮＰ形のトランジスタ３３のエミッタが第３の直
流電源２１の正極に接続されており、さらにトランジス
タ２８，３３のコレクタ、第１の直流電源１９の負極、
第２の直流電源２０の正極および負荷１３の他端（トラ
ンジスタ１２，１７と反対側）が接地される。すなわち
、大信号時になると、ツェナーダイオード２７，３２を
介してトランジスタ２８，３３が正バイアスされてオン
するので、このトランジスタ２８，３３を介して第３の
直流電源２１の高い電源電圧がトランジスタ１２，１７
に供給されるようになる。以上第１乃至第４の実施例を
説明したが、この各実施例においても、トランジスタを
小信号時に低い電源電圧で動作させるとともに、大信号
時に高い電源電圧に切換えて動作させるものであるから
、電力効率を高くすることができるとともにトランジス
タの損失を減少させることができ、これによりトランス
および放熱板を小型化し得る。
また、いずれの場合にも現在広く用いられているプッシ
ュプル構成において電源電圧の切換えを行うことができ
るものであり、その実用性は高い。以上、詳述したよう
に本発明によれば、電力効率を高くすることができ、し
かもトランジスタの損失を減少させることができ、これ
らによりトランスおよび放熱板の小型化が可能になる増
幅回路を提供できる。
ュプル構成において電源電圧の切換えを行うことができ
るものであり、その実用性は高い。以上、詳述したよう
に本発明によれば、電力効率を高くすることができ、し
かもトランジスタの損失を減少させることができ、これ
らによりトランスおよび放熱板の小型化が可能になる増
幅回路を提供できる。
第１図は本発明に係る増幅回路の原理図を示す回路構成
図、第２図ないし第５図はそれぞれ本発明の他の実施例
を示す回路構成図てある。 １２：第１のトランジスタ、１３：負荷、１４：スイツ
チ、１５，１９：第１の直流電源、１６，２１：第３の
直流電源、１７：第２のトランジスタ、１８，２０：第
２の直流電源、２２，２３，２６，３１：ダイオード、
２４，２５，２９，３４：スイツチ手段としてのダイオ
ード、２７，３２：検出手段たるツェナーダイオード、
２８：トランジスタ、３３：トランジスタ。
図、第２図ないし第５図はそれぞれ本発明の他の実施例
を示す回路構成図てある。 １２：第１のトランジスタ、１３：負荷、１４：スイツ
チ、１５，１９：第１の直流電源、１６，２１：第３の
直流電源、１７：第２のトランジスタ、１８，２０：第
２の直流電源、２２，２３，２６，３１：ダイオード、
２４，２５，２９，３４：スイツチ手段としてのダイオ
ード、２７，３２：検出手段たるツェナーダイオード、
２８：トランジスタ、３３：トランジスタ。
Claims (1)
- １ プッシュプル接続された第１および第２のトランジ
スタと、該第１および第２のトランジスタに対応的に接
続された第１および第２の電源と、上記各トランジスタ
への入力信号の出力レベル及び極性を検出するための検
出手段と、該検出手段からの判定信号により上記第１及
び第２の電源とは別の第３の電源を上記第１又は第２の
電源に切り換え接続し、上記第１又は第２のトランジス
タへの供給電圧を増加し得るようになつているスイッチ
手段とを備えていることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51147395A JPS6042645B2 (ja) | 1976-12-08 | 1976-12-08 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51147395A JPS6042645B2 (ja) | 1976-12-08 | 1976-12-08 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5371553A JPS5371553A (en) | 1978-06-26 |
| JPS6042645B2 true JPS6042645B2 (ja) | 1985-09-24 |
Family
ID=15429293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51147395A Expired JPS6042645B2 (ja) | 1976-12-08 | 1976-12-08 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042645B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8103572A (nl) * | 1981-07-29 | 1983-02-16 | Philips Nv | Drijverschakeling. |
| JPS5921106A (ja) * | 1982-07-27 | 1984-02-03 | Pioneer Electronic Corp | 高効率パワ−アンプ |
| JPS5921105A (ja) * | 1982-07-27 | 1984-02-03 | Pioneer Electronic Corp | 高効率パワ−アンプ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826772U (ja) * | 1971-08-02 | 1973-03-31 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547088Y2 (ja) * | 1972-08-31 | 1979-04-03 |
-
1976
- 1976-12-08 JP JP51147395A patent/JPS6042645B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826772U (ja) * | 1971-08-02 | 1973-03-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5371553A (en) | 1978-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000115B1 (ko) | 출력 증폭 회로 | |
| US4636713A (en) | Monolithically integratable control circuit for switching inductive loads comprising a Darlington-type final stage | |
| JPS6042645B2 (ja) | 増幅回路 | |
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| US20020118060A1 (en) | Power saving circuit for wireless pointer | |
| US6211730B1 (en) | Pre-amplifier circuit | |
| JPH06291559A (ja) | 電力増幅器 | |
| US6803821B1 (en) | Switchable amplifier circuit having reduced shutdown current | |
| US4467226A (en) | Darlington complementary circuit for preventing zero crossover distortion | |
| US6204730B1 (en) | Power amplifier arrangement | |
| US3351866A (en) | Amplifier circuit having separate and independent output and biasing paths | |
| JPH07263982A (ja) | インターフェイス回路 | |
| KR840005951A (ko) | 반도체 보호회로 | |
| JPS6325775Y2 (ja) | ||
| JPH0233385Y2 (ja) | ||
| JPS6117375B2 (ja) | ||
| JPS6318233Y2 (ja) | ||
| JPS60107767U (ja) | ウインドコンパレ−タ回路 | |
| SU1095403A1 (ru) | Полупроводниковый ключ | |
| SU1684909A1 (ru) | Двухтактный усилитель мощности | |
| JPH0246092Y2 (ja) | ||
| JPH0575417A (ja) | 半導体リレー回路 | |
| JPH0787319B2 (ja) | 増幅回路 | |
| JP2947998B2 (ja) | スイッチング回路 | |
| JPS6119545Y2 (ja) |