JPS6016420A - 選択的エピタキシヤル成長方法 - Google Patents
選択的エピタキシヤル成長方法Info
- Publication number
- JPS6016420A JPS6016420A JP58125236A JP12523683A JPS6016420A JP S6016420 A JPS6016420 A JP S6016420A JP 58125236 A JP58125236 A JP 58125236A JP 12523683 A JP12523683 A JP 12523683A JP S6016420 A JPS6016420 A JP S6016420A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- semiconductor layer
- insulating film
- opening
- aperture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 230000007547 defect Effects 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000007789 gas Substances 0.000 abstract description 3
- 239000012159 carrier gas Substances 0.000 abstract description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/04—Pattern deposit, e.g. by using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は選択的エピタキシャル成長方法に関するもの
である。
である。
シリコン半導体基板上への半導体層の選択的エピタキシ
ャル成長方法の従来例による主要工程を第1図(4)な
いしくC)に示しである。すなわち、従来方法では、ま
ず第1図(A)のように、第1導電形のシリコン基板(
11の主面上に酸化シリコン(SinlI)。
ャル成長方法の従来例による主要工程を第1図(4)な
いしくC)に示しである。すなわち、従来方法では、ま
ず第1図(A)のように、第1導電形のシリコン基板(
11の主面上に酸化シリコン(SinlI)。
窒化シリコン(SiaN4)膜などの絶縁膜(2)を形
成し、かつ第2図(13)に示すとおシ、写真蝕刻法な
どによシこの絶縁膜(2)を選択的に除去して開口部(
3)を形成し、同部分の基板(1)面を露出させる。次
に第1図(Qにみられるように、残された絶縁膜(2)
をマスクにして、圧応炉内圧力が100Torrのもと
に、各開口部(2)内に第1または第2導電形の半導体
層(4)をエピタキシャル成長させる。こ\で減圧下で
の選択的エピタキシャル成長は、常圧下でのそれに比較
して、その選択性ならびに平坦性の優れていることが判
っている。
成し、かつ第2図(13)に示すとおシ、写真蝕刻法な
どによシこの絶縁膜(2)を選択的に除去して開口部(
3)を形成し、同部分の基板(1)面を露出させる。次
に第1図(Qにみられるように、残された絶縁膜(2)
をマスクにして、圧応炉内圧力が100Torrのもと
に、各開口部(2)内に第1または第2導電形の半導体
層(4)をエピタキシャル成長させる。こ\で減圧下で
の選択的エピタキシャル成長は、常圧下でのそれに比較
して、その選択性ならびに平坦性の優れていることが判
っている。
ところでこのようにして選択的に成長させるエピタキシ
ャル半導体層(4)は、その周辺に欠陥が導入され易い
性質を有しておシ、これが良好な特性の半導体素子を形
成することを困難にしているものであった。
ャル半導体層(4)は、その周辺に欠陥が導入され易い
性質を有しておシ、これが良好な特性の半導体素子を形
成することを困難にしているものであった。
発明者は従来のこのような半導体層の周辺に導入される
欠陥の程度が、絶縁膜の開口部形成の際のエツチング方
法によって大きく異なることを見出し、これがために同
エツチング方法を工夫して、欠陥を導入し難い開口部の
形成をなすことにょシ、良好なエピタキシャル成長によ
る半導体層を得られるようにしたものである。
欠陥の程度が、絶縁膜の開口部形成の際のエツチング方
法によって大きく異なることを見出し、これがために同
エツチング方法を工夫して、欠陥を導入し難い開口部の
形成をなすことにょシ、良好なエピタキシャル成長によ
る半導体層を得られるようにしたものである。
以下、この発明方法の一実施例につき、第2図(4)、
(B)を参照して詳細に説明する。
(B)を参照して詳細に説明する。
これらの第2図(4)、(B)において前記第1図(4
)ないしくQと同一符号は同一または相当部分を示して
いる。
)ないしくQと同一符号は同一または相当部分を示して
いる。
まず第2図囚は、 5inBからなる絶縁膜(2)を、
弗酸溶液によるエツチング(以下ウェットエツチングと
称する)で開口形成させて開口部(5)とし、この開口
部(5)内に前記エピタキシャル成長によって半導体層
(6)を形成させた場合の断面図であり、また第2図(
B)は、同絶縁膜(2)を異方性ドライエツチングによ
り開口形成させて開口部(7)とし、これに同様に半導
体層(8)を形成させた場合の断面図である。
弗酸溶液によるエツチング(以下ウェットエツチングと
称する)で開口形成させて開口部(5)とし、この開口
部(5)内に前記エピタキシャル成長によって半導体層
(6)を形成させた場合の断面図であり、また第2図(
B)は、同絶縁膜(2)を異方性ドライエツチングによ
り開口形成させて開口部(7)とし、これに同様に半導
体層(8)を形成させた場合の断面図である。
こ\で周知のように前記前者でのウェットエツチングに
よる開口部(5)の断面形状は、同第2図(A)からも
明らかなように、開口端面が滑らかな傾斜面に形成され
る。そしてこのようにして得た開口部(5)内に、その
絶縁膜(2)と同程度の層厚の半導体層(61t−エピ
タキシャル成長さぜた場合、この半導体層(6)での周
辺部は、絶縁膜(2)の上をはうように結晶の成長がな
されることになり、同周辺部内の成長層にX印で示す結
晶欠陥(6a)が導入され易くガって、この結晶欠陥(
6a)がその後の半導体素子形成を阻害し、得られる半
導体素子の特性を損なうものであった。
よる開口部(5)の断面形状は、同第2図(A)からも
明らかなように、開口端面が滑らかな傾斜面に形成され
る。そしてこのようにして得た開口部(5)内に、その
絶縁膜(2)と同程度の層厚の半導体層(61t−エピ
タキシャル成長さぜた場合、この半導体層(6)での周
辺部は、絶縁膜(2)の上をはうように結晶の成長がな
されることになり、同周辺部内の成長層にX印で示す結
晶欠陥(6a)が導入され易くガって、この結晶欠陥(
6a)がその後の半導体素子形成を阻害し、得られる半
導体素子の特性を損なうものであった。
これに対し、前記後者での異方性ドライエツチングによ
る開口部(7)の断面形状は、同第2図(B)からも明
らかなように、開口端面が基板(1)の主面に対しては
ゾ垂直に形成されること\なり、この開口部(7)内に
同様に半導体層(8)をエピタキシャル成長させた場合
には、その周辺部に導入される欠陥の数が極めて少なく
なシ、この半導体層(8)に半導体素子を形成したとき
、その半導体素子の特性を良好に保持し得るのである。
る開口部(7)の断面形状は、同第2図(B)からも明
らかなように、開口端面が基板(1)の主面に対しては
ゾ垂直に形成されること\なり、この開口部(7)内に
同様に半導体層(8)をエピタキシャル成長させた場合
には、その周辺部に導入される欠陥の数が極めて少なく
なシ、この半導体層(8)に半導体素子を形成したとき
、その半導体素子の特性を良好に保持し得るのである。
以上詳述したようにこの発明方法によるときは、基板上
に形成される絶縁膜の選択的開口に異方性エツチングを
利用し、かつその開口部内への半導体層の形成に減圧下
での選択的エピタキシャル成長を採用したから、得られ
る半導体層の選択性ならびに平坦性を確保できて、半導
体素子の高密度集積化に役立つと共に、半導体層形成時
の周辺部結晶欠陥の導入が排除されて、特性の良好な半
導体素子を高歩留シで得られるなどの特長がある。
に形成される絶縁膜の選択的開口に異方性エツチングを
利用し、かつその開口部内への半導体層の形成に減圧下
での選択的エピタキシャル成長を採用したから、得られ
る半導体層の選択性ならびに平坦性を確保できて、半導
体素子の高密度集積化に役立つと共に、半導体層形成時
の周辺部結晶欠陥の導入が排除されて、特性の良好な半
導体素子を高歩留シで得られるなどの特長がある。
第1図(4)ないしくC)は従来例による選択的エピタ
キシャル成長法の一例の主要工程を順次に示すそれぞれ
断面図、第2図(4)およびψ)はこの発明の一実施例
による選択的エピタキシャル成長法を、ウェットおよび
ドライエツチングによって得た開口部に施して形成した
それぞれの場合の半導体層を示す断面図である。 fil−・・・基板、(21−・・Φ絶縁膜、(31、
(51および(7)・・Φ・開口部、(41、(61お
よび(8)・・・・半導体層、(6a)・・・・結晶欠
陥。 代理人 大 岩 増 雄 手続補正書(自発) 特許庁長官殿 1、事件の表示 特願昭58−125236号2、発明
の名称 選択的エピタキシャル成長方法 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名 称
(601)三菱電機株式会社 代表者片山仁八部 4、代理人 住 所 東京都千代田区丸の内二丁目2番3号(2)図
面の第1図、第2図を別紙の通シ補正する。 明 細 書 (全文補正) 1、発明の名称 選択的エピタキシャル成長方法 2、特許請求の範囲 半導体基板の主面上に形成された絶縁膜を、異方性ドラ
イエツチングによシ選択的に開口させて開口部を形成さ
せると共に、この開口部内に、前記絶縁膜をマスクにし
て、少なくとも100Torr以下の減圧下で半導体層
をエピタキシャル成長させることを特徴とする選択的エ
ピタキシャル成長方法。 3、発明の詳細な説明 〔発明の技術分野〕 この発明は選択的エピタキシャル成長方法に関するもの
である。 〔従来技術〕 シリコン半導体基板上への半導体層の選択的エピタキシ
ャル成長方法の従来例による主要工程を第1回込)ない
しい)に示しである。すなわち、従来シリコン基板(1
)の主面上に酸化シリコン(8i0z)。 窒化シリコン(5iaN4)膜などの絶縁膜(2)を形
成し、かつ第1回申)に示すとおシ、写真製版によって
所定の領域以外をレジスト(3)で覆い、しかる後に弗
酸を含む溶液でエツチングして第1図(C)のように絶
縁膜(2)を選択的に除去して開口部(4)を形成し、
同部分の基板(1)面を露出させる。次に第1図の)に
みられるように、残された絶縁膜(2)をマスクにして
、圧応炉内圧力が100Torrのもとに、開口部(4
)内に第1または第2導電形の半導体層(5)をエピタ
キシャル成長させる。こ\で減圧下での選択的エピタキ
シャル成長は、常圧下でのそれに比較して、その選択性
ならびに平坦性の優れていることが判っている。 ところでこのようにして選択的に成長させるエピタキシ
ャル半導体層(5(は、テーパのついた絶縁膜の開口部
(41内で成長していくときに欠陥(主として積層欠陥
) (5a)をその周辺に導入し易い性質を有しておシ
、これが良好な特性の半導体素子を形成することを困難
にしているものであった。 〔発明の概要〕 発明者は従来のこのような半導体層の周辺に導入される
欠陥の程度が、絶縁膜の開口部形成の際のエツチング方
法によって大きく異なることを見出し、これがために同
エツチング方法を工夫して、欠陥を導入し難い開口部の
形成をなすことによシ、良好なエピタキシャル成長によ
る半導体層を得られるようにしたものである。 〔発明の実施例〕 以下、この発明方法の一実施例につき、第2図(A)な
いしい)を参照して詳細に説明する。 これらの第2図体)ないしい)において前記第1図(A
)ないし0)と同一符号は同一または相当部分を示して
いる。 まず、第2図(4)に示すように、基板(11に絶縁膜
(2)を形成した後、第2図(n)に示すように写真製
版によって所定の領域以外をレジスト(3)で覆い、次
いで第2図C)に示すように、CF4とH2の混合ガス
をエッチャントとして平行平板型異方性ドライエツチン
グ装置を用いて絶縁膜(2)に開口部(6)を設け、し
かる後レジスト(3)を除去する。次いで第2図O)に
示すように、減圧下で開口部(6)に半導体層(7)を
エピタキシャル成長させる。このようにして基板(1)
の主面に対し垂直な開口端面を形成した開口部(6)内
に半導体層(7)をエピタキシャル成長させることによ
シ、その周辺部に導入する欠陥の数が極めて少ない半導
体層を形成することができる。 なおエピタキシャル成長は、H2をキャリヤ・ガスとし
、ジクロルシラン5iH2C4z ヲシリコンンースと
し、圧力100 Torr以下、温度900〜1100
℃で行なう。 〔発明の効果〕 以上詳述したようにこの発明方法によるときは、基板上
に形成される絶縁膜の選択的開口に異方性ドライエツチ
ングを利用し、かつその開口部内への半導体層の形成に
減圧下での選択的エピタキシャル成長を採用したことに
よシ、エピタキシャル成長によって生成される半導体層
における積層欠陥は、ウェットエツチングによる場合が
IPm程度であるのに対して5000A以下となシ、特
性の良好な半導体を高歩留シで得ることができる。 4、図面の簡単な説明 第1図体)ないしり)は従来例による選択的エピタキシ
ャル成長法における主要工程の断面図、第2図(A)〜
0)はこの発明の選択的エピタキシャル成長法の一実施
例における主要工程の断面図である。 +11・・・・基板、(2)・・・・絶縁膜、(3)・
・・・レジス)、(61・・・拳闘口部、(7)・・・
・半導体層。 代理人大岩増雄 第1図 第 2 図
キシャル成長法の一例の主要工程を順次に示すそれぞれ
断面図、第2図(4)およびψ)はこの発明の一実施例
による選択的エピタキシャル成長法を、ウェットおよび
ドライエツチングによって得た開口部に施して形成した
それぞれの場合の半導体層を示す断面図である。 fil−・・・基板、(21−・・Φ絶縁膜、(31、
(51および(7)・・Φ・開口部、(41、(61お
よび(8)・・・・半導体層、(6a)・・・・結晶欠
陥。 代理人 大 岩 増 雄 手続補正書(自発) 特許庁長官殿 1、事件の表示 特願昭58−125236号2、発明
の名称 選択的エピタキシャル成長方法 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名 称
(601)三菱電機株式会社 代表者片山仁八部 4、代理人 住 所 東京都千代田区丸の内二丁目2番3号(2)図
面の第1図、第2図を別紙の通シ補正する。 明 細 書 (全文補正) 1、発明の名称 選択的エピタキシャル成長方法 2、特許請求の範囲 半導体基板の主面上に形成された絶縁膜を、異方性ドラ
イエツチングによシ選択的に開口させて開口部を形成さ
せると共に、この開口部内に、前記絶縁膜をマスクにし
て、少なくとも100Torr以下の減圧下で半導体層
をエピタキシャル成長させることを特徴とする選択的エ
ピタキシャル成長方法。 3、発明の詳細な説明 〔発明の技術分野〕 この発明は選択的エピタキシャル成長方法に関するもの
である。 〔従来技術〕 シリコン半導体基板上への半導体層の選択的エピタキシ
ャル成長方法の従来例による主要工程を第1回込)ない
しい)に示しである。すなわち、従来シリコン基板(1
)の主面上に酸化シリコン(8i0z)。 窒化シリコン(5iaN4)膜などの絶縁膜(2)を形
成し、かつ第1回申)に示すとおシ、写真製版によって
所定の領域以外をレジスト(3)で覆い、しかる後に弗
酸を含む溶液でエツチングして第1図(C)のように絶
縁膜(2)を選択的に除去して開口部(4)を形成し、
同部分の基板(1)面を露出させる。次に第1図の)に
みられるように、残された絶縁膜(2)をマスクにして
、圧応炉内圧力が100Torrのもとに、開口部(4
)内に第1または第2導電形の半導体層(5)をエピタ
キシャル成長させる。こ\で減圧下での選択的エピタキ
シャル成長は、常圧下でのそれに比較して、その選択性
ならびに平坦性の優れていることが判っている。 ところでこのようにして選択的に成長させるエピタキシ
ャル半導体層(5(は、テーパのついた絶縁膜の開口部
(41内で成長していくときに欠陥(主として積層欠陥
) (5a)をその周辺に導入し易い性質を有しておシ
、これが良好な特性の半導体素子を形成することを困難
にしているものであった。 〔発明の概要〕 発明者は従来のこのような半導体層の周辺に導入される
欠陥の程度が、絶縁膜の開口部形成の際のエツチング方
法によって大きく異なることを見出し、これがために同
エツチング方法を工夫して、欠陥を導入し難い開口部の
形成をなすことによシ、良好なエピタキシャル成長によ
る半導体層を得られるようにしたものである。 〔発明の実施例〕 以下、この発明方法の一実施例につき、第2図(A)な
いしい)を参照して詳細に説明する。 これらの第2図体)ないしい)において前記第1図(A
)ないし0)と同一符号は同一または相当部分を示して
いる。 まず、第2図(4)に示すように、基板(11に絶縁膜
(2)を形成した後、第2図(n)に示すように写真製
版によって所定の領域以外をレジスト(3)で覆い、次
いで第2図C)に示すように、CF4とH2の混合ガス
をエッチャントとして平行平板型異方性ドライエツチン
グ装置を用いて絶縁膜(2)に開口部(6)を設け、し
かる後レジスト(3)を除去する。次いで第2図O)に
示すように、減圧下で開口部(6)に半導体層(7)を
エピタキシャル成長させる。このようにして基板(1)
の主面に対し垂直な開口端面を形成した開口部(6)内
に半導体層(7)をエピタキシャル成長させることによ
シ、その周辺部に導入する欠陥の数が極めて少ない半導
体層を形成することができる。 なおエピタキシャル成長は、H2をキャリヤ・ガスとし
、ジクロルシラン5iH2C4z ヲシリコンンースと
し、圧力100 Torr以下、温度900〜1100
℃で行なう。 〔発明の効果〕 以上詳述したようにこの発明方法によるときは、基板上
に形成される絶縁膜の選択的開口に異方性ドライエツチ
ングを利用し、かつその開口部内への半導体層の形成に
減圧下での選択的エピタキシャル成長を採用したことに
よシ、エピタキシャル成長によって生成される半導体層
における積層欠陥は、ウェットエツチングによる場合が
IPm程度であるのに対して5000A以下となシ、特
性の良好な半導体を高歩留シで得ることができる。 4、図面の簡単な説明 第1図体)ないしり)は従来例による選択的エピタキシ
ャル成長法における主要工程の断面図、第2図(A)〜
0)はこの発明の選択的エピタキシャル成長法の一実施
例における主要工程の断面図である。 +11・・・・基板、(2)・・・・絶縁膜、(3)・
・・・レジス)、(61・・・拳闘口部、(7)・・・
・半導体層。 代理人大岩増雄 第1図 第 2 図
Claims (1)
- 半導体基板の主面上に形成された絶縁膜を、異方性ドラ
イエツチングによシ選択的に開口させて開口部を形成さ
せると共に、この開口部内に、前記絶縁膜をマスクにし
て、少なくともIQQTorr以下の減圧下で半導体層
をエピタキシャル成長させることを特徴とする選択的エ
ピタキシャル成長方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125236A JPS6016420A (ja) | 1983-07-08 | 1983-07-08 | 選択的エピタキシヤル成長方法 |
US06/624,361 US4579621A (en) | 1983-07-08 | 1984-06-25 | Selective epitaxial growth method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125236A JPS6016420A (ja) | 1983-07-08 | 1983-07-08 | 選択的エピタキシヤル成長方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6016420A true JPS6016420A (ja) | 1985-01-28 |
Family
ID=14905166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58125236A Pending JPS6016420A (ja) | 1983-07-08 | 1983-07-08 | 選択的エピタキシヤル成長方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4579621A (ja) |
JP (1) | JPS6016420A (ja) |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166071A (ja) * | 1985-01-17 | 1986-07-26 | Toshiba Corp | 半導体装置及びその製造方法 |
US4857479A (en) * | 1985-10-08 | 1989-08-15 | Motorola | Method of making poly-sidewall contact transistors |
US4981813A (en) * | 1987-02-24 | 1991-01-01 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation process |
US4786615A (en) * | 1987-08-31 | 1988-11-22 | Motorola Inc. | Method for improved surface planarity in selective epitaxial silicon |
US4758531A (en) * | 1987-10-23 | 1988-07-19 | International Business Machines Corporation | Method of making defect free silicon islands using SEG |
US4873205A (en) * | 1987-12-21 | 1989-10-10 | International Business Machines Corporation | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric |
US5202284A (en) * | 1989-12-01 | 1993-04-13 | Hewlett-Packard Company | Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2 |
JPH0760804B2 (ja) * | 1990-03-20 | 1995-06-28 | 株式会社東芝 | 半導体気相成長方法及びその装置 |
US5242530A (en) * | 1991-08-05 | 1993-09-07 | International Business Machines Corporation | Pulsed gas plasma-enhanced chemical vapor deposition of silicon |
JPH09306865A (ja) * | 1996-05-13 | 1997-11-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2950272B2 (ja) * | 1997-01-24 | 1999-09-20 | 日本電気株式会社 | 半導体薄膜の製造方法 |
EP1043770B1 (en) | 1999-04-09 | 2006-03-01 | STMicroelectronics S.r.l. | Formation of buried cavities in a monocrystalline semiconductor wafer and a wafer |
US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
FI120310B (fi) * | 2001-02-13 | 2009-09-15 | Valtion Teknillinen | Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä |
US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US7033891B2 (en) * | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
KR100549579B1 (ko) * | 2004-06-14 | 2006-02-08 | 주식회사 하이닉스반도체 | 셀 트랜지스터의 제조 방법 |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
KR100594295B1 (ko) * | 2004-09-24 | 2006-06-30 | 삼성전자주식회사 | 층 성장을 이용한 게이트 형성 방법 및 이에 따른 게이트구조 |
US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
US7402487B2 (en) * | 2004-10-18 | 2008-07-22 | Infineon Technologies Richmond, Lp | Process for fabricating a semiconductor device having deep trench structures |
FR2878535B1 (fr) * | 2004-11-29 | 2007-01-05 | Commissariat Energie Atomique | Procede de realisation d'un substrat demontable |
US7504306B2 (en) * | 2005-04-06 | 2009-03-17 | Fairchild Semiconductor Corporation | Method of forming trench gate field effect transistor with recessed mesas |
US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
TWI293198B (en) * | 2006-03-10 | 2008-02-01 | Promos Technologies Inc | Method of fabricating semiconductor device |
US7446374B2 (en) * | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
US20080003755A1 (en) * | 2006-06-30 | 2008-01-03 | Uday Shah | Sacrificial oxide layer which enables spacer over-etch in tri-gate architectures |
KR101630734B1 (ko) | 2007-09-21 | 2016-06-16 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자 |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
JP4635062B2 (ja) * | 2008-03-11 | 2011-02-16 | 株式会社東芝 | 半導体装置の製造方法 |
FR2936095B1 (fr) * | 2008-09-18 | 2011-04-01 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif microelectronique dote de zones semi-conductrices sur isolant a gradient horizontal de concentration en ge. |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
CN102605422B (zh) * | 2011-01-24 | 2015-07-29 | 清华大学 | 用于生长外延结构的掩模及其使用方法 |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US9605923B2 (en) | 2012-01-26 | 2017-03-28 | Mcp Ip, Llc | Archery bow limb bedding |
TW201525173A (zh) | 2013-12-09 | 2015-07-01 | Applied Materials Inc | 選擇性層沉積之方法 |
WO2015103358A1 (en) | 2014-01-05 | 2015-07-09 | Applied Materials, Inc. | Film deposition using spatial atomic layer deposition or pulsed chemical vapor deposition |
US10770305B2 (en) * | 2018-05-11 | 2020-09-08 | Tokyo Electron Limited | Method of atomic layer etching of oxide |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4482422A (en) * | 1982-02-26 | 1984-11-13 | Rca Corporation | Method for growing a low defect monocrystalline layer on a mask |
US4444617A (en) * | 1983-01-06 | 1984-04-24 | Rockwell International Corporation | Reactive ion etching of molybdenum silicide and N+ polysilicon |
US4473435A (en) * | 1983-03-23 | 1984-09-25 | Drytek | Plasma etchant mixture |
-
1983
- 1983-07-08 JP JP58125236A patent/JPS6016420A/ja active Pending
-
1984
- 1984-06-25 US US06/624,361 patent/US4579621A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4579621A (en) | 1986-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6016420A (ja) | 選択的エピタキシヤル成長方法 | |
US5926721A (en) | Isolation method for semiconductor device using selective epitaxial growth | |
JPH03145131A (ja) | 集積回路フィールドアイソレーションプロセス | |
JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
JPH04280451A (ja) | 半導体素子分離領域の製造方法 | |
JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
JPH0258248A (ja) | 半導体装置の製造方法 | |
JPH05211230A (ja) | 半導体装置の製造方法 | |
JPS5893252A (ja) | 半導体装置及びその製造方法 | |
JPH0234930A (ja) | 半導体装置の製造方法 | |
JP3166743B2 (ja) | 半導体装置の製造方法 | |
JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
KR0157888B1 (ko) | 반도체 장치의 소자분리방법 | |
KR20010003417A (ko) | 반도체 소자의 소자분리막 형성방법 | |
FR2549294A1 (fr) | Procede de fabrication d'un transistor a effet de champ metal-oxyde-semi-conducteur | |
JPS5893343A (ja) | 半導体集積回路の分離領域形成方法 | |
JPH0158659B2 (ja) | ||
JPS5933846A (ja) | 半導体装置の製造方法 | |
JPS6185839A (ja) | 半導体集積回路の製造方法 | |
JPH0715882B2 (ja) | 埋込み層を有する半導体基板の製作方法 | |
JPS62120017A (ja) | 半導体装置の製造方法 | |
JPS63170922A (ja) | 配線方法 | |
JPH0712055B2 (ja) | 半導体装置の製造方法 | |
JPS5918655A (ja) | 半導体装置の製造方法 | |
JPH01162351A (ja) | 半導体装置の製造方法 |