FR2549294A1 - Procede de fabrication d'un transistor a effet de champ metal-oxyde-semi-conducteur - Google Patents
Procede de fabrication d'un transistor a effet de champ metal-oxyde-semi-conducteur Download PDFInfo
- Publication number
- FR2549294A1 FR2549294A1 FR8409771A FR8409771A FR2549294A1 FR 2549294 A1 FR2549294 A1 FR 2549294A1 FR 8409771 A FR8409771 A FR 8409771A FR 8409771 A FR8409771 A FR 8409771A FR 2549294 A1 FR2549294 A1 FR 2549294A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- substrate
- field oxide
- oxide
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE DE FABRICATION D'UN CERTAIN NOMBRE DE MOSFET RELATIVEMENT PEU ESPACES SUR UN SUBSTRAT. SELON L'INVENTION, UN OXYDE DE CHAMP 54 AYANT UN CERTAIN NOMBRE D'OUVERTURES A PAROI VERTICALE 56 EST FORME SUR LA SURFACE 52 D'UN SUBSTRAT EN SILICIUM 50 ET UN MOSFET EST SELECTIVEMENT FORME DANS CHAQUE OUVERTURE 56. L'INVENTION S'APPLIQUE NOTAMMENT A LA FABRICATION DE TRANSISTORS.
Description
2549294,
La présente invention se rapporte à un procédé de fabrication de transistors à effet de champ métal-oxydesemiconducteur (MOSFET) sur un substrat Plus particulièrement,elle se rapporte à un procédé de fabrication d'un certain nombre de dispositifs MOSFET à canal du type N (NMOS), MOSFET à canal du type P (PMOS) ou MOSFET complémentaire (CMOS) en une configuration relativement
dense à la surface d'un substrat.
Lorsque l'on fabrique un certain nombre de dispositifs 10 MOSFET à la surface d'un substrat en silicium, les dispositifs individuels sont typiquement latéralement espacés les uns des autres par un oxyde de champ qui se compose de bioxide de silicium tiré thermiquement es lignes conductrices en métal ou en silicium polycrystallin recouvrent typiquement 15 l'oxyde de champ entre des dispositifs Pour réduire la capacité entre le substrat en silicium et les conducteurs qui recouvrent l'oxyde de champ, il est souhaitable d'avoir un oxyde de champ relativement épa W Cela peut permettre des tensions supérieures dans les conducteurs qui les 20 recouvrent et peut permettre une plus grande vitesse
de fonctionnement du dispositif.
Cependant, il y a des raisons contrebalaçant l'utilisation d'un oxyde relativement mince entre des dispositifs voisins Un problème bien identifié, connu dans l'industrie 25 des semiconducteurs comme la formation d'un "bec d'oiseau", se présente pendant la fabrication conventionnelle des
dispositifs MOSFET sur des substrats en silicium en masse.
Les becs d'oiseau sont caractérisés par une réduction de l'épaisseur de l'oxyde de champ à proximité des dispositifs. 30 Ils ne sont pas souhaitables parce que, entre autres,ils réduisent la densité de tassement des dispositifs et créent une surface silicium/oxyde de champ qui n'est pas plane D'autant plus épais est l'oxyde, d'autant plus prononcé sont les becs d'oiseau, d'autant plus faible 35 est la densité de tassement des dispositifs et d'autant
2549294,
moins plane est la surface siliciunoxyde de champ.
Un procédé de fabricaton d'un certain nombre de MOFSET relativement peut espacés sur un substrat consiste d'abord à former un oxyde de champ ayant un certain nombre d'ouvertures à paroi verticale, puis
à former sélectivement un MOSFET dans chaque ouverture.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention, et dans lesquels: lesfigures 1 à 7 montrent des vues en coupe transversale d'une partie d'une séquence conventionnelle de traitement utilisée pour la fabrication d'un dispositif CMOS; et les figures 8 à 11 sont des vues en coupe transversale illustrant la séquence de traitement de la
présente invention.
Les figures 1 à 7 représentent une partie d'une séquence typique de traitement pour un dispositif CMOS conventionnel Comme le montre la figure 1, un substrat en silicium monocristallin 10 du type N ayant une surface majeue 12 est initialement prévu Une couche 14 formant masque est disposée sur la surface majeure 12 et elle comprend une ouverture 16 qui expose une partie présélectionnée de la surface 12 Un modificateur de 30 conductivité du type P, comme du bore, est alors implanté dans le substrat, comme cela est indiqué en 18 sur la figure 1 Cette implantation 18 crée un puits du type P qui s'étend dans le substrat 10 à partir
de la surface 12, comme le montre la figure 2.
Des premier et second masques 22 et 23 à surface active sont alors produits à la surface 12 du substrat
2549294.
, comme le montre la figure 2 Le premier masque 22 à surface active est disposé dans les limites du puits du type P et le second masque 23 à surface active est disposé sur une partie de la surface 12 du type N. Comme on peut le voir, les deux masques 22 et 23 ont une largeur W et ils sont séparés par une distance D. Les dimensions typiques de W et de D sont d'environ 3 microns Chaque masque 22 et 23 comprend typique une couche tampon 24 en bioxyde de silicium d'une épaisseur de quelques dizaines de nanomètres, disposée sur la surface 12, et une couche de nitrure de silicium 26, d'une épaisseur de quelques centaines de nanomètres, disposée sur la couche tampon 24 La couche tampon 24 est utilisée principalement pour empêcher l'introduction de défauts dans le substrat 10 par la couche 26 de nitrure
de silicium.
Comme le montre la figure 3, un masque 28 en vernis photosensible est ensuite défini sur la surface 12 et le second masque à surface active 23, afin d'exposer 20 le premier masque 22 et le puits 20 du type P Une implantation de contrôle du seuil du champ desmodificateurs de conductivité du type P est alors formée, comme indiqué en 30 Comme on peut le voir sur la figure 4, l'implantation crée une région enrichie 32 du type P dans les zones 25 du puits du type P qui ne sont pas couvertes par le
premier masque 22.
Un second masque en vernis photosensible 34 est alors défini à la surface 12 afin de couvrir le puits 20 du type P et une implantation de contrôle de seuil du champ du type N 36 est formée dans les zones du substrat
du type N qui ne sont pas couvertes par le second masque 23.
Comme le montre la figure 5, cette implantation 36 crée une région enrichie 38 du type N dans les parties du substrat du type N qui ne sont pas couvertes par le second masque 35 23 Le second masque 34 en vernis photosensible est alors retiré.
2549294.
Comme on peut le voir sur la figure 6, le substrat est ensuite soumis à une étape d'oxydation thermique afin de créer un oxyde de champ 40 sur les parties du substrat 10 qui ne sont pas couvertes par les masques 22 et 23 Ce procédé est quelquefois appelé LOCOS (oxydation locale du silicium) dans la technique de traitement des semiconducteurs Comme cela est illustré, la nature de l'oxydation thermique réside dans le fait que des parties de la surface 12 du substrat en silicium 10 sont consommées 10 lors de la croissance de l'oxyde de champ 40 Environ la moitié de l'épaisseur de l'oxyde de champ 40 se présente en dessous du plan de la surface d'origine 12 et la moitié de l'épaisseur se présente au-dessus du plan de la surface
d'origine 12.
Dans la distance D entre les masques 22 et 23, l'épaisseur de l'oxyde de champ 40 est sensiblement uniforme comme cela est indiqué en T Une valeur typique de T est d'environ 0,5 à 1,5 microns Cependant, dans le procédé LOCOS, une partie de l'oxyde de champ 40 croit également en-dessous 20 des bords des masques 22 et 23 Ces parties de l'oxyde de champ 40 qui croissent par en-dessous sont couramment appelées "becs d'oiseau " et sont identifiées en 42 sur la figure 6 La distance sur laquelle chaque bec d'oiseau affouille le masque à surface active qui le recouvre est 25 marquée en B et typiquement cette distance est à peu près égale à l'épaisseur de l'oxyde de champ T. Un autre phénomène qui se produit pendant le procédé LOCOS est la diffusion supplémentaire des régions enrichies du type P et du type N 32 et 38 La distance de cette diffusion supplémentaire des régions enrichies à la surface du silicium en-dessous de chacun des masques 22 et 23 est marquée en F, et elle est à peu près égale à la moitié de
l'épaisseur T de l'oxyde de champ.
Comme le montre la figure 7, les masques 22 et 23 sont 35 ensuite retirés afin d'exposer la surface 122 de silicium du type P et la surface 123 de silicium du type N La surface non plane du substrat comprenant les surfaces en silicium 122 et 123 et l'oxyde de champ 40 entourant les surfaces
122 et 123 est identifiée en 44.
Un dispositif NMOS et un dispositif PMOS sont alors formés sur les surfaces de silicium 122 et 123 par un traitement conventionnel La largeur maximale du canal d'un dispositif PMOS ou NMOS fabriqué dans cette structure conventionnelle est égale à W moins 2 B moins 2 F Ainsi, en plus de la réduction de la largeur W dûe à la présence des becs d'oiseau, la diffusion supplémentaire des régions enrichies 32 et 38 réduit encore la largeur maximum
possible du canal.
A la suite de la fabrication des dispositifs NMOS et PMOS sur les surfaces de silicium 122 et 123, un contact 15 électrique doit être fait avec ces dispositifs Cependant, la structure illustrée sur la figure 7 restreint l'emplacement de ce contact électrique à un emplacement sensiblement
central dans chaque surface 122 et 123.
Selon la présente invention, la séquence conventionnelle 20 de traitement peut être considérablement rationalisée et la densité de tassement des dispositifs, la performance
et la fiabilité peuvent être considérablement améliorées.
Comme le montre la figure 8, un substrat en silicim monocristallin en masse 50 ayant une surface majeure sensiblement plane 52 est initialement prévu Un oxyde de champ 54 à ouvertures est formé sur la surface majeure 52 Chaque ouverture 56 a des parois qui sont sensiblement perpendiculaires à la surface majeure 52 et qui ensuite seront considérées comme étant verticales Une telle structure 30 peut facilement être fabriquée par un certain nombre de techniqu E conventionnellesde traitement Par exemple, une couche de bioxyde de silicium d'une épaisseur appropriée peut être formée à la surface 52 du substrat 50, et un masque en vernis photosensible peut alors être produit conventionnellement à la surface de la couche de bioxyde de silicium Le bioxyde de silicium peut être tiré thermiquement par dessus ou bien il peut être déposé par dépôt de vapeur chimique et son épaisseur peut être d'environ 2 à 4 microns Des parties de la couche de bioxyde de silicium qui sont exposées à travers le masque en vernis photosensible peuvent alors être retirées par une technique d'attaque anisotrope comme une attaque au
plasma ou par ions réactifs.
Dans la présente invention, la largeur de chaque ouverture 56 et la distance entre des ouvertures 56 sont contenues par des limites photolithographiques identiques à celles rencontrées lorsque l'on fabrique les masques à surface active 22 et 23 dans le procédé conventionnel. 15 La largeur de chaque ouverture 56 est désignée par W' et la distance entre des ouvertures 56 est désignée par D'. A la suite de la formation de l'oxyde de champ 54 à ouverture, une région monocristalline de semiconducteur 20 58 est formée dans chacune des ouvertures 56, comme le montre la figure 9 Ces régions monocristallines 58, qui sont en silicium dans le mode de réalisation préféré, sont tirées à partir de la surface du substrat 52 jusqu'à une hauteur sensiblement égale à celle de l'oxyde de champ 25 54 afin de former une surface silicium/oxyde de champ 59 sensiblement coplanaire Les régions 58 en silicium monocristallin peuvent être formées par le procédé de dépôt sélectif par épitaxie appelé technique ELO (dépassement
latéral par épitaxie).
A la base, le procédé de dépôt sélectif par épitaxie
comprend un cycle répété en deux stades de dépôt/attaque.
Au premier stade, le silicium est déposé d'un mélange de gaz qui contient un gaz source de silicium, un gaz porteur ét éventuellement un gaz d'attaque de silicium Au 35 second stade, une partie du silicium déposé pendant le premier stade est attaquée dans un mélange gazeux d'un gaz d'attaque de silicium et d'un gaz porteur Ce cycle de dépôt/attaque est alors répété un nombre approprié de fois jusqu'à ce que les régions de silicium monocristallin 58 croissent à une hauteur sensiblement égale à l'épaisseur de l'oxyde de champ 54. Le cycle de dépôt/attaque peut être accompli dans un réacteur conventionnel à la pression atmosphérique ou réduite, et l'on peut utiliser une grande variété de gaz source de silicium, de gaz d'attaque de silicium et de 10 gaz porteus En utilisant du dichlorosilane comme gaz formant source de silicium, H Cl comme gaz d'attaque (dans les deux stades) et de l'hydrogène comme gaz porteur, on peut résumer ci-après des exemples de paramètres de dépôt/attaque: DEBIT (litres/mn) H 2 H Cl Si H 2 C 2 Temps (Mn) 2 2 Stade de dépôt 24 0,15 0, 20 2 Stade d'attaque 24 0,30 1 Vitesse d'écoulement 24 cm/ TEMPERATURE DU REACTEUR: 1100 C (lecture au pyromètre) PRESSION: 1 bar Par ailleurs, les régions de silicium monocristallin 58 peuvent être dopées simultanément avec leur formation en admettant un gaz dopant approprié pendant le stade de dépôt Dans la structure donnée à titre d'exemple sur la figure 9, chacune des régions en silicium monocristallin 30 58 est en un matériau du type N bien qu'alternativement elle pourrait être en un matériau du type P Comme autre alternative, des régions en silicium monocristallin du type N et P 58 peuvent être séquentiellement tirés en masquant sélectivement une ou plusieurs des ouvertures 35 56 tout en tirant des régions monocristallines 58 d'un
type de conductivité puis en masquant les régions mono-
cristallines tirées 58 tout en tirant des régions nrnocristallines 58 de l'autre type de conductivité dans les'ouvertures non remplies. Dans le mode de réalisation préféré de fabrication d'un dispositif CMOS, un masque en vernis photosensible 60 est défini au-dessus d'une ou plusieurs régions 58 en silicium monocristallin du type N comme le montre la figure Les régions en silicium monocristallin 58 exposées sont alors dopées d'un modificateur de conductivité du type 10 P par exemple, par implantation d'ions, comme cela est illustré en 62 Le niveau de dopage doit être tel qu'un puits 64 du type P soit formé dans chacune des régions exposées en silicium monocristallin 58 Le masque 60 en vernis photosensible est alors retiré, comme le montre 15 la figure 11, et les régions monocristallines du type N et P 58 et 64 isolées par l'oxyde de champ sont soumises à un plus ample traitement de fabrication d'un dispositif MOSFET Pour fabriquer un dispositif CMOS, ce plus ample traitement comprend typiquement les étapes de: tirer l'oxyde 20 de porte; déposer, doper et définir les portes en silicium polycristallin; doper les régions de source et de drain; déposer une couche d'oxyde; former des ouvertures de contact
dans la couche d'oxyde; et déposer et définir la métallisation d'interconnexion On peut de plus se référer à COS/MOS 25 Integrated Circuits Manual, RCA Corporation, 1979.
Ainsi, le procédé selon l'invention offre un certain nombre d'avantages par rapport à la technique conventionnelle de fabrication de MOSFET Dans la présente invention, la dimension des ouvertures et l'espace entre les ouvertures 30 déterminent la dimension du MOSFET ainsi que l'espace entre
les MOSFET Comme le présent nouveau procédé ne produit pas de becs d'oiseau, la distance entre des dispositifs voisins peut être réduite d'au moins 2 B Une plus forte densité de tassement est ainsi possible sur une surface 35 donnée d'un susbtrat en silicium.
Comme le montrent les dessins, le procédé selon
l'invention nécessite également moins d'étapesde traiement.
Deux séquences photolithographiques sont requises, l'une pour produire les ouvertures 56 et une seconde pour produire le masque en vernis photosensible 60 Dans le procédé conventionnel, par contre, il faut quatre séquences photolithographiques, l'une pour produire la couche formant masque 14, une deuxième pour produire les masques 22 et 23 à surface active, une troisième pour produire le masque en vernis photosensible 28 et une quatrième pour produire
le second masque en vernis photosensible 34.
De même, une seule étape d'implantation est requise dans la présente invention en comparaison aux trois implantations requises dans la séquence conventionnelle. 15 Les deux implantations de contrôle du seuil 30 et 36 utilisées dans le procédé conventionnel sont éliminées par la présente invention L'absence de ces implantations de contrôle du seuil et par conséquent des régions enrichies
du type N et du type P 32 et 38 amène également une 20 amélioration de structure des dispositifs formés.
L'élimination de ces régions enrichies 32 et 38 empêche
ce qui est connu comme "l'effet de rétrécissement du canal".
On dispose maintenant, pour la largeur du canal, d'une plus grande partie des surfaces de silicium du type P et du 25 type N L'élimination de ces régions enrichies 32 et 38 d'en dessous de l'oxyde de champ entre les dispositifs
permet également une plus haute tension de fonctionnement des dispositifs.
En comparaison à la surface 44 non plane de silicium/ 30 oxyde de champ produite par la séquence conventionnelle de traitement, la surface sensiblement plane 59 silicium/ oxyde de champ produite par le procédé de la présente invention offre un fondement plus souhaitable à un traitement subséquent On peut par exemple s'attendre 35 à une amélioration du traitement photolithographique
subséquent grâce à cette surface plane.
Comme la formation de becs d'oiseau trop importants n'est pas une considération dans le nouveau procédé, l'oxyde de champ 54 entre des dispositifs peut être plus épais que dans des dispositifs conventionnels Comme on l'a 5 précédemment indiqué, un oxyde de champ plus épais 54 sert à améliorer plusieurs paramètres de fonctionnement du dispositif Il produira un plus faible couplage capacitif entre des lignes conductrices, qui recouvrent l'oxyde de champ, et le substrat 50 Comme cette capacité 10 est réduite, la vitesse de fonctionnement du dispositif peut être accrue et les tensions des lignes conductrices
peuvent être accrues.
La surface plane silicium/oxyde de champ 59 facilite également une interconnexion subséquente à chaque dispositif 15 par un contact en métal Un contact vers la structure de la présente invention peut être plus grand, en dimension, que la largeur W de la région en silicium monocristallin qu'il contacte, de façon à recouvrir l'oxyde de champ adjacent 54 A titre de comparaison, dans la structure traitée conventionnellement, un contact vers un dispositif à l'une des surfaces de silicium 122 ou 123 doit être
placé centralement sur les surfaces 122 et 123.
Par ailleurs, en modifiant le matériau du substrat utilisé dans la présente invention, l'incidence de 25 problèmesd'erreurs temporairesdans des dispositifs NMOS, PMOS ou CMOS et l'incidence du blocage dans des dispositifs CMOS peuvent être réduite Cela est accompli en prévoyant un substrat qui est relativement fortement
dopé de modificateurs de conductivité du type N et/ou 30 relativement fortement dopé de précipités d'oxygène.
Ce dopage réduit la fréquence du blocage et des erreurs temporaires parce qu'il produit une plus courte durée de vie des porteurs dans le substrat et ainsi empêche
l'écoulement des porteurs minoritaires entre des dispositifs 35 fabriqués dans les régionsen silicium monocristallin 58.
1 1 Comme la présente invention du blocage, les dispositifs CMOS peuvent être localisés graphiquement limitée l'un c 5 ainsi sensiblement la densil réduit sensiblement l'incidence NMOS et PMOS dans un dispositif
à une distance photolithole l'autre, ce qui augmente:é de tassement des dispositifs.
Claims (6)
1 Procédé de fabrication d'un certain nombre de MOSFET relativement peu espacés sur un substrat, du type consistant à former sur une surface dudit substrat,
un oxyde de champ ayant un certain nombre d'ouvertures 5 à paroi verticale, caractérisé en ce qu'un MOSFET est formé dans chaque ouverture.
2 Procédé selon la revendication 1 caractérisé en ce qu'il consiste à former une couche de bioxide de silicium à la surface du substrat; et à attaquer de façon anisotrope, des parties de la couche de bioxyde
de silicium afin de former l'oxyde de champ.
3 Procédé selon la revendication 1 caractérisé en ce qu'il consiste à tirer sélectivement par épitaxie
une région de semiconducteur monocristallin dans chaque 15 ouverture.
4 Procédé selon la revendication 3 caractérisé en ce que lesdites régions monocristallines sont en silicium et sont sensiblement coplanaires avec l'oxyde
de champ.
5 Procédé selon la revendication 1 caractérisé en ce qu'il consiste de plus à former un substrat relativement fortement dopé afin de réduire la durée de vie des porteurs de charge
6 Procédé selon l'une quelconque des revendications 25 1 ou 5 caractérisé en ce qu'il consiste de plus à former
un substrat qui contient des précipités d'oxygène.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50680483A | 1983-06-22 | 1983-06-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2549294A1 true FR2549294A1 (fr) | 1985-01-18 |
Family
ID=24016078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8409771A Withdrawn FR2549294A1 (fr) | 1983-06-22 | 1984-06-21 | Procede de fabrication d'un transistor a effet de champ metal-oxyde-semi-conducteur |
Country Status (5)
| Country | Link |
|---|---|
| DE (1) | DE3422495A1 (fr) |
| FR (1) | FR2549294A1 (fr) |
| GB (1) | GB2142185A (fr) |
| IT (1) | IT1174192B (fr) |
| SE (1) | SE8403302L (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942449A (en) * | 1988-03-28 | 1990-07-17 | General Electric Company | Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips |
| KR890017771A (ko) * | 1988-05-20 | 1989-12-18 | 강진구 | 반도체장치 제조방법 |
| US5158907A (en) * | 1990-08-02 | 1992-10-27 | At&T Bell Laboratories | Method for making semiconductor devices with low dislocation defects |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2059116C3 (de) * | 1970-12-01 | 1974-11-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung eines Halbleiterbauelementes |
| US3861968A (en) * | 1972-06-19 | 1975-01-21 | Ibm | Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition |
| US4536842A (en) * | 1982-03-31 | 1985-08-20 | Tokyo Shibaura Denki Kabushiki Kaisha | System for measuring interfloor traffic for group control of elevator cars |
-
1984
- 1984-06-12 GB GB08414923A patent/GB2142185A/en not_active Withdrawn
- 1984-06-13 IT IT8421384A patent/IT1174192B/it active
- 1984-06-16 DE DE19843422495 patent/DE3422495A1/de not_active Withdrawn
- 1984-06-20 SE SE8403302A patent/SE8403302L/ not_active Application Discontinuation
- 1984-06-21 FR FR8409771A patent/FR2549294A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| IT8421384A0 (it) | 1984-06-13 |
| GB2142185A (en) | 1985-01-09 |
| SE8403302D0 (sv) | 1984-06-20 |
| IT8421384A1 (it) | 1985-12-13 |
| SE8403302L (sv) | 1984-12-23 |
| GB8414923D0 (en) | 1984-07-18 |
| IT1174192B (it) | 1987-07-01 |
| DE3422495A1 (de) | 1985-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335250B1 (en) | Semiconductor device and method for the manufacture thereof | |
| US6455364B1 (en) | Semiconductor device and method for fabricating the same | |
| EP0203836B1 (fr) | Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat | |
| US7393700B2 (en) | Low temperature methods of etching semiconductor substrates | |
| FR2835969A1 (fr) | Dispositif a semiconducteur, procede de fabrication et tranche de semiconducteur | |
| JPS6016420A (ja) | 選択的エピタキシヤル成長方法 | |
| FR2586860A1 (fr) | Dispositif semi-conducteur mos a structure d'isolement perfectionnee et son procede de preparation. | |
| US20070196992A1 (en) | In-situ doped silicon germanium and silicon carbide source drain region for strained silicon CMOS transistors | |
| EP0005721A1 (fr) | Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal | |
| US6169306B1 (en) | Semiconductor devices comprised of one or more epitaxial layers | |
| JPS6050920A (ja) | 半導体装置の製造方法 | |
| US6417058B1 (en) | SiGe/poly for low resistance extrinsic base npn transistor | |
| FR2568058A1 (fr) | Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite | |
| FR2549294A1 (fr) | Procede de fabrication d'un transistor a effet de champ metal-oxyde-semi-conducteur | |
| TWI248642B (en) | Method and apparatus for fabricating semiconductor device | |
| FR2483685A1 (fr) | Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee | |
| FR3067516A1 (fr) | Realisation de regions semiconductrices dans une puce electronique | |
| EP0522938B1 (fr) | Procédé de fabrication d'un transistor à effet de champ vertical, et transistor obtenu par ce procédé | |
| US5913115A (en) | Method for producing a CMOS circuit | |
| US6566183B1 (en) | Method of making a transistor, in particular spacers of the transistor | |
| US6544824B1 (en) | Method to form a vertical transistor by first forming a gate/spacer stack, then using selective epitaxy to form source, drain and channel | |
| US20050151209A1 (en) | Semiconductor device including p-channel type transistor, and production method for manufacturing such semiconductor device | |
| WO2003009404A2 (fr) | Transistor et procede de fabrication d'un transistor sur un substrat sige/soi | |
| FR2767965A1 (fr) | Procede de fabrication d'un dispositif a circuit integre ayant differentes epaisseurs d'oxyde de grille | |
| US20090230438A1 (en) | Selective nitridation of trench isolation sidewall |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |