[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS596616A - One-shot multivibrator circuit - Google Patents

One-shot multivibrator circuit

Info

Publication number
JPS596616A
JPS596616A JP57115610A JP11561082A JPS596616A JP S596616 A JPS596616 A JP S596616A JP 57115610 A JP57115610 A JP 57115610A JP 11561082 A JP11561082 A JP 11561082A JP S596616 A JPS596616 A JP S596616A
Authority
JP
Japan
Prior art keywords
circuit
input
input terminal
terminal
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57115610A
Other languages
Japanese (ja)
Inventor
Hirohisa Anakura
宍倉 博久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP57115610A priority Critical patent/JPS596616A/en
Publication of JPS596616A publication Critical patent/JPS596616A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/033Monostable circuits

Abstract

PURPOSE:To omit an overvoltage absorbing diode and a limiting resistor by inserting a waveform differential circuit between an inverter and a resistor and between said resistor and a fixed potential. CONSTITUTION:A signal input terminal 1 is connected to the 1st input terminal of a two-input OR gate circuit 10 and the output terminal of the circuit 10 is inputted to the input terminal of an inverter circuit 14 and also to the 1st input terminal of a two-input NOR gate circuit through a resistor 11. A capacitor 12 is connected between the input terminal of the gate circuit 13 and earth potential. The output terminal of the inverter circuit 14 is connected to the 2nd input terminal of the NOR gate circuit 13. The output terminal of the gate circuit 13 is connected to a signal output terminal 6 and also to the 2nd input terminal of the OR gate circuit 10.

Description

【発明の詳細な説明】 (技術分野) 不発、明はIC化に適したワンショットマルチバイブレ
ーク回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a one-shot multi-byte break circuit suitable for IC implementation.

(背景技術) 従来のワンショットマルチバイブレータ回路を第1図に
示す。
(Background Art) A conventional one-shot multivibrator circuit is shown in FIG.

第1図において、1は信号入力端子であって2人力NO
Rゲート回路2の第1の入力端子に接続されており、2
の出力端子はコンデンサ3を介してインバータ回路50
入力端子に結ばれている。
In Fig. 1, 1 is a signal input terminal, and 2 manual input terminals are used.
It is connected to the first input terminal of the R gate circuit 2, and the 2
The output terminal of is connected to the inverter circuit 50 via the capacitor 3.
connected to the input terminal.

50入力端子と十電源電圧端子7との間には抵抗4が介
挿されている。5の出力端子は2人力N0ftゲート回
路2の第2の入力端子に接続されるとともに信号出力端
子6に接続されている。
A resistor 4 is inserted between the 50 input terminal and the 10 power supply voltage terminal 7. The output terminal 5 is connected to the second input terminal of the two-man power N0ft gate circuit 2 and is also connected to the signal output terminal 6.

このように構成された第1図の回路の動作を説明するた
めの動作タイミング図を第2図および第3図に示す。
Operation timing diagrams for explaining the operation of the circuit of FIG. 1 constructed in this manner are shown in FIGS. 2 and 3.

第2図は信号入力端子1に与えられる入カバルスのパル
ス幅が大きい場合の動作タイミングを示し、第3図は信
号入力端子1に与えられる入力バルスのパルス幅が小さ
い場合を示している。第1図において、1の信号状態を
a、2の出力端子の信号状態をb、50入力端子の信号
状態なC15の出力端子の信号状態つまりは6の信号状
態をdとする。aとして第2図に示すごとき信号波形を
与えれば、b、cおよびdは第2図にそれぞれ示すよう
になる。すなわち、Cはbが゛用″レベル(以下単にI
IHuと呼ぶ)から゛L″レベル(以下単にILI”と
呼ぶ)に反転した時点でL″になり、以下3と4の時定
数によって指数関数状に増大する。
FIG. 2 shows the operation timing when the pulse width of the input pulse applied to the signal input terminal 1 is large, and FIG. 3 shows the operation timing when the pulse width of the input pulse applied to the signal input terminal 1 is small. In FIG. 1, the signal state of 1 is a, the signal state of output terminal 2 is b, and the signal state of the output terminal of C15, which is the signal state of 50 input terminals, that is, the signal state of 6 is d. If the signal waveform shown in FIG. 2 is given as a, then b, c and d will be as shown in FIG. 2, respectively. In other words, in C, b is at the "use" level (hereinafter simply I
When the level is reversed from the "L" level (hereinafter simply referred to as "ILI"), it becomes L", and increases exponentially by the time constants 3 and 4 below.

今、3の容量値をC14の抵抗値をRとし、前述のごと
くbがパ11”′からIJ、1″に反転した時点を初期
、すなわちt=QとすればC゛の電位■。はで表わされ
る。但し、ここに■DDは十電源電圧、つまり・・H・
・電圧を示す。dはaが’H”になると同時に°“H′
になり、しかる後V。が5のスレッショルドレベルV、
hK−1:で上昇した時+lLI+に反転するごとく動
作する。よってdの°”II”区間パルス幅tyで与え
られ、aの’II”′区間パルス幅に依存しない。
Now, let the capacitance value of 3 be R and the resistance value of C14 be R, and if b is inverted from P11"' to IJ1" as described above, that is the initial stage, that is, t=Q, then the potential of C' is 2. It is represented by . However, here ■DD is 10 power supply voltage, that is...H...
・Indicates voltage. At the same time as a becomes 'H', d becomes 'H'
, and then V. is the threshold level V of 5,
It operates as if it were reversed to +lLI+ when it rose at hK-1:. Therefore, it is given by the pulse width ty of the 'II' section of d, and does not depend on the pulse width of the 'II' section of a.

次に、aの°’I−r’区間パルス幅が小さい場合にお
いても第3図に示すごと<twはaの゛ト■′”区間パ
ルス幅に関係なく、(1)式で決定されろ。
Next, even when the pulse width of the °'I-r' interval of a is small, <tw is determined by equation (1), regardless of the pulse width of the 'I-r' interval of a, as shown in Figure 3. .

以上説明したように、第1図の回路はワンショットマル
チバイブレータ回路として動作する。
As explained above, the circuit shown in FIG. 1 operates as a one-shot multivibrator circuit.

ところが第1図の回路においては、aのパルス幅か大き
い場合には第2図に示すごと(aが”H”からIL″′
に反転する時点でCか°°H″電圧っまり+電源電圧よ
り高い電位になって5の入力端子に与えられ、他方、a
のパルス幅が小さい場合には第3図に示すごとくdが°
°H″がら°L″に反転する時点でCがI−I”電圧つ
まり→−電源電圧より高い電位になって5の入力端子に
与えられてしまう。このように5の十電源電圧よりも高
い電圧が5の入力端子に与えられろと5は破壊されてし
まう。
However, in the circuit shown in Figure 1, if the pulse width of a is large, as shown in Figure 2 (a changes from "H" to IL'''
At the point in time when the voltage is reversed, the potential becomes higher than the voltage C or °°H'' + the power supply voltage and is applied to the input terminal 5, and on the other hand,
When the pulse width of is small, d becomes ° as shown in Figure 3.
At the time when °H" is reversed to °L", C becomes a potential higher than the I-I" voltage, that is, the →-power supply voltage, and is applied to the input terminal of 5. In this way, If a high voltage is applied to the input terminal of 5, 5 will be destroyed.

従って、実際には第4図に示すように4と並列に過電圧
吸収用のダイオード8を介挿し、また5を保護するため
の制限抵抗9を5の入力端子の前部に介挿するのである
。2や5を集積回路中に作り付けようとする場合におい
ては、第4図における8や9はその集積回路中に組み入
れることのできないものであり、従って外付げにならざ
るを得ない。
Therefore, in reality, as shown in Figure 4, a diode 8 for overvoltage absorption is inserted in parallel with 4, and a limiting resistor 9 for protecting 5 is inserted in front of the input terminal of 5. . If elements 2 and 5 are to be incorporated into an integrated circuit, elements 8 and 9 in FIG. 4 cannot be incorporated into the integrated circuit, and must therefore be externally attached.

このように、従来のワンショットマルチバイブレーク回
路においては、過電圧吸収用のダイオードと制限抵抗と
を必要とするという欠点があった。
As described above, the conventional one-shot multi-byte break circuit has the drawback of requiring a diode for overvoltage absorption and a limiting resistor.

(発明の課題) 本発明の目的はこれらの欠点を除去し、過電圧吸収用の
ダイオードや制限抵抗を必要としないワンショットマル
チバイブレーク回路を提供することにあり、その特徴は
、少な(とも2つの入力を有し第1の入力を入力端子に
接続し第2の入力を出力端子に接続するオア回路または
ノア回路による論理和回路と、該論理和回路の出力に直
接またはインバータを介して接続される抵抗及び該抵抗
と予め定められる電位との間に挿入されるコンデンサと
からなる微分回路と、該微分回路の出力を直接又は波形
整形回路を介して第1の入力とし前記論理和回路の出力
を直接又はインバータを介して第2の入力とし前記出力
端子に出力信号を与えるゲート回路とを有するごときワ
ンショットマルチバイブレータ回路にある。
(Problems to be solved by the invention) An object of the present invention is to eliminate these drawbacks and provide a one-shot multi-vibration circuit that does not require overvoltage absorption diodes or limiting resistors. an OR circuit including an OR circuit or a NOR circuit having an input and connecting a first input to an input terminal and a second input to an output terminal; a differentiating circuit comprising a resistor and a capacitor inserted between the resistor and a predetermined potential, and the output of the differentiating circuit is used as a first input directly or through a waveform shaping circuit, and the output of the OR circuit is The one-shot multivibrator circuit has a second input of the signal directly or via an inverter, and a gate circuit that provides an output signal to the output terminal.

(発明の構成および作用) 第5図は本発明の第1の実施例であって、信号入力端子
1は2人力ORゲート回路10の第1の入力端子に接続
され、10の出力端子はインバータ回 ′路14の入力
端子に接続されるとともに抵抗11を介して2人力NO
Rゲート回路13の第1の入力端子に接続されている。
(Structure and operation of the invention) FIG. 5 shows a first embodiment of the present invention, in which the signal input terminal 1 is connected to the first input terminal of a two-person OR gate circuit 10, and the output terminal 10 is connected to an inverter. It is connected to the input terminal of the circuit 14 and is connected to the input terminal of the circuit 14 through the resistor 11.
It is connected to the first input terminal of the R gate circuit 13.

13の入力端子と接地電位の間にはコンデンサ12が接
続されている。前記インバータ回路14の出力端子は1
3の第2の入力端子に接続されている。13の出力端子
は信号出力端子6に接続されるとともに10の第2の入
力端子に接続されている。
A capacitor 12 is connected between the input terminal 13 and the ground potential. The output terminal of the inverter circuit 14 is 1
3 is connected to the second input terminal of No. 3. The 13 output terminals are connected to the signal output terminal 6 and are also connected to the 10 second input terminals.

以上のように構成された第5図の動作を説明するための
動作タイミング図を第6図および第7図に示す。
Operation timing charts for explaining the operation of FIG. 5 configured as above are shown in FIGS. 6 and 7.

第6図は信号入力端子1に与えられる入カバルスノハル
ス幅が大きい場合の動作夕″“イミングを示しており、
他方、第7図は信号入力端子1に与えられる入力パルス
のパルス幅が小さい場合の動作タイミングを示している
FIG. 6 shows the timing of the operation when the input cable width applied to the signal input terminal 1 is large.
On the other hand, FIG. 7 shows the operation timing when the pulse width of the input pulse applied to the signal input terminal 1 is small.

第5図において、1の信号状態をa、10の出力端子の
信号状態を1)、13の第1の入力端子の信号状態なC
113の出力端子の信号状態、つまり6の信号状態なd
で表わすことにすれば、1に与えられる入力パルスのパ
ルス幅が大きい場合の各信号状態はそれぞれ第6図のよ
うに得られ、他方、1に与えられる入力パルスのパルス
幅が小さい場合の各信号状態はそれぞれ第7図のように
得られる。
In FIG. 5, the signal state of 1 is a, the signal state of the 10 output terminal is 1), and the signal state of the 13 first input terminal is C.
The signal state of the output terminal of 113, that is, the signal state of 6 d
If the pulse width of the input pulse applied to 1 is large, each signal state will be obtained as shown in Fig. 6, and on the other hand, each signal state will be obtained when the pulse width of the input pulse applied to 1 is small. The signal states are obtained as shown in FIG. 7, respectively.

か(して、dはaが′L″′からH″に反転してからC
の電位が上昇して13のスレッショルドレベル■いに到
達するまでの間II HIIとなる’H”パルスとなる
。dの゛′H″H″のパルス幅はaのパルス幅に関係な
((1)式で力えられるのである。
(Then, d becomes C after a is reversed from 'L'' to H''
It becomes an 'H' pulse that becomes II HII until the potential rises and reaches the threshold level of 13. The pulse width of 'H'H' of d is not related to the pulse width of a (( 1) can be determined by formula.

このように第5図は、ワンショットマルチバイブレーク
回路として動作するが第6図および第7の過電圧にはな
らない。つまり、13の入力端子には過電圧が加わらな
いのである。
In this way, the circuit shown in FIG. 5 operates as a one-shot multi-byte break circuit, but does not cause the overvoltage shown in FIGS. 6 and 7. In other words, no overvoltage is applied to the input terminal 13.

第5図においてCが過電圧にならないのは、12が接地
電位に直結されているためである。
The reason why C does not become overvoltage in FIG. 5 is because 12 is directly connected to the ground potential.

以上説明したように第1の実施例では十電源電圧よりも
大きい過大電圧を生じないから、過電圧吸収用のダイオ
ードや制限抵抗が不要である。
As explained above, in the first embodiment, an overvoltage greater than 10 power supply voltages does not occur, so there is no need for overvoltage absorbing diodes or limiting resistors.

第1の実施例では、コンデンサ1〕を接地電位に接続す
るフンショットマル・チバイブレーク回路を説明したが
、第8図に示すごと(コンデンサ11を十電源電圧端子
に接続する回路構成によっても同様の効果を生じる。第
5図における11〜14によって構成される回路部分と
、第8図における1、1 、12および15〜]7によ
って構成される回路部亦とは等価であり、10の出力が
Ll+から′H″に反転してから、′用”を保っている
間であって、かつ、11 、12のCR時定数によって
定まる時間の間だけ°H″となるような′用”′パルス
を発生するごと(動作する波形微分回路である。
In the first embodiment, a multi-chip break circuit was explained in which the capacitor 1 was connected to the ground potential, but the same could be said of the circuit configuration in which the capacitor 11 was connected to the power supply voltage terminal as shown in FIG. The circuit section formed by 11 to 14 in FIG. 5 is equivalent to the circuit section formed by 1, 1, 12, and 15 to 7 in FIG. After ``H'' changes from Ll+ to ``H'', the ``Y'' remains at ``H'' only for the time determined by the CR time constants 11 and 12. It is a waveform differentiator circuit that operates every time a pulse is generated.

第5図および第8図においては信号入力を受は取るゲー
ト回路として2人力ORゲート回路を使用したが、第5
図が第9図と等価であり、また第8図が第10図と等価
であることは自明である。つまり、信号入力を受は取る
ゲート回路は必ずしもORゲート回路でなくてもよくN
ORゲート回路を使うこともできる。なお、第5図、第
8図、第9図および第10図において、シリーズに接続
された抵抗と一端が十電源電圧端子もしくは接地電位端
子に接続されたコンデンサとは遅延回路を形成している
が、前記抵抗と前記コンデンサの接続点の電位はゆるや
かに変わるので、いったんシュミットトリガ回路のごと
き波形整形回路17で波形再生すると回路動作がより確
実になる。この実施例を第11図に示す。
In Figures 5 and 8, a two-man OR gate circuit was used as the gate circuit for receiving and receiving signal input, but the
It is obvious that the diagrams are equivalent to FIG. 9, and that FIG. 8 is equivalent to FIG. 10. In other words, the gate circuit that receives and receives signal input does not necessarily have to be an OR gate circuit.
An OR gate circuit can also be used. In addition, in Figures 5, 8, 9, and 10, the resistors connected in series and the capacitors whose one end is connected to the power supply voltage terminal or the ground potential terminal form a delay circuit. However, since the potential at the connection point between the resistor and the capacitor changes slowly, once the waveform is reproduced by the waveform shaping circuit 17 such as a Schmitt trigger circuit, the circuit operation becomes more reliable. This embodiment is shown in FIG.

(発明の効果) 本発明のワンショットマルチバイブレータ回路は、過電
圧吸収用のダイオードと制限抵抗とが不要であり、IC
化した場合には外付は部品が少なくてすむので、広汎な
応用に供することができる。
(Effects of the Invention) The one-shot multivibrator circuit of the present invention does not require an overvoltage absorbing diode or a limiting resistor, and an IC
In this case, fewer external parts are required, so it can be used in a wide range of applications.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のフンショットマルチ・くイブレータ回路
、第2図と第3図は第1図の回路の動作図、第4図は従
来の別のワンショットマルチバイブレータ回路、第5図
は本発明の1実施例の回路図、第6図と第7図は第5図
の回路の動作図、第8図と第9図と第10図と第11図
は本発明の別の実施例の回路図である。 1・・・信号入力端子、2・・・2人力NORゲート回
路、3・・・コンデンサ、   4・・・抵抗、5・・
・インバータ回路、6・・・信号出力端子、7・・・十
電源電圧端子、8・・・ダイオード、9・・・抵抗、 
   1()・・・2人力ORゲート回路、11・・・
抵抗、     12・・・コンデンサ、13・・・2
人力NORゲート回路、 14・・・インバータ回路。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士   山  本  恵  − 第1図 第2図 1       1 第3図 b    ゛ d ” “ 第4図 第6図 第7図 第8図 第9図
Figure 1 is a conventional one-shot multivibrator circuit, Figures 2 and 3 are operational diagrams of the circuit in Figure 1, Figure 4 is another conventional one-shot multivibrator circuit, and Figure 5 is the main circuit. 6 and 7 are operational diagrams of the circuit of FIG. 5, and FIGS. 8, 9, 10, and 11 are circuit diagrams of another embodiment of the invention. It is a circuit diagram. 1... Signal input terminal, 2... 2-person powered NOR gate circuit, 3... Capacitor, 4... Resistor, 5...
- Inverter circuit, 6... Signal output terminal, 7... Power supply voltage terminal, 8... Diode, 9... Resistor,
1()...Two-man OR gate circuit, 11...
Resistor, 12... Capacitor, 13...2
Human powered NOR gate circuit, 14...inverter circuit. Patent Applicant Oki Electric Industry Co., Ltd. Patent Attorney Megumi Yamamoto - Figure 1 Figure 2 1 1 Figure 3 b ゛d ” “ Figure 4 Figure 6 Figure 7 Figure 8 Figure 9

Claims (2)

【特許請求の範囲】[Claims] (1)少なくとも2つの入力を有し第1の入力を入力端
子に接続し第2の入力を出力端子に接続するオア回路ま
たはノア回路による論理和回路と、該論理和回路の出力
に直接またはインバータを介して接続される抵抗及び該
抵抗と予め定められる電位との間に挿入されるコンデン
サとからなる微分回路と、該微分回路の出力を直接又は
波形整形回路を介して第1の入力とし前記論理和回路の
出力を直接又はインバータを介して第2の入力とし前記
出力端子に出力信号を与えるゲート回路とを有すること
を特徴とするワンショットマルチバイブレータ回路。
(1) An OR circuit using an OR circuit or a NOR circuit that has at least two inputs and connects the first input to the input terminal and the second input to the output terminal, and the output of the OR circuit directly or A differentiating circuit consisting of a resistor connected via an inverter and a capacitor inserted between the resistor and a predetermined potential, and the output of the differentiating circuit being used as a first input either directly or through a waveform shaping circuit. A one-shot multivibrator circuit comprising: a gate circuit which uses the output of the OR circuit as a second input directly or via an inverter and provides an output signal to the output terminal.
(2)前記インバータが前記ゲート回路のいずれか一方
の入力にのみ挿入される特許請求の範囲第1項記載のワ
ンショットマルチバイブレータ回路。
(2) The one-shot multivibrator circuit according to claim 1, wherein the inverter is inserted into only one input of the gate circuit.
JP57115610A 1982-07-05 1982-07-05 One-shot multivibrator circuit Pending JPS596616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57115610A JPS596616A (en) 1982-07-05 1982-07-05 One-shot multivibrator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57115610A JPS596616A (en) 1982-07-05 1982-07-05 One-shot multivibrator circuit

Publications (1)

Publication Number Publication Date
JPS596616A true JPS596616A (en) 1984-01-13

Family

ID=14666902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57115610A Pending JPS596616A (en) 1982-07-05 1982-07-05 One-shot multivibrator circuit

Country Status (1)

Country Link
JP (1) JPS596616A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112420A (en) * 1984-07-26 1986-05-30 テキサス インスツルメンツ インコ−ポレイテツド Internal time-out circuit for complemntary metal oxide semiconductor dynamic random access memory
JPS61263307A (en) * 1985-05-17 1986-11-21 Matsushita Electric Ind Co Ltd One-shot multivibrator circuit
JPS63221709A (en) * 1987-03-10 1988-09-14 Nec Corp Differentiation pulse generating circuit
EP0940918A2 (en) * 1998-03-06 1999-09-08 Siemens Aktiengesellschaft Feedback pulse generators

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112420A (en) * 1984-07-26 1986-05-30 テキサス インスツルメンツ インコ−ポレイテツド Internal time-out circuit for complemntary metal oxide semiconductor dynamic random access memory
JPH0612869B2 (en) * 1984-07-26 1994-02-16 テキサス インスツルメンツ インコ−ポレイテツド Time delay circuit for CMOS dynamic RAM
JPS61263307A (en) * 1985-05-17 1986-11-21 Matsushita Electric Ind Co Ltd One-shot multivibrator circuit
JPS63221709A (en) * 1987-03-10 1988-09-14 Nec Corp Differentiation pulse generating circuit
EP0940918A2 (en) * 1998-03-06 1999-09-08 Siemens Aktiengesellschaft Feedback pulse generators
EP0940918A3 (en) * 1998-03-06 2003-07-30 Siemens Aktiengesellschaft Feedback pulse generators

Similar Documents

Publication Publication Date Title
JPS596616A (en) One-shot multivibrator circuit
GB878296A (en) Improvements in or relating to static multi-state circuits incorporating transistors
JPS54148464A (en) Pulse generating circuit
US2795696A (en) Flip-flop circuit
US2892102A (en) Frequency halver
CN114640099B (en) High-voltage input protection circuit and driving chip
JPS592421A (en) One-shot multivibrator circuit
JPS5921550Y2 (en) T-type flip-flop circuit
SU705652A1 (en) Square pulse generator
SU875592A1 (en) Square-wave generator
SU1109911A1 (en) Pulse repetition frequency divider
SU503348A1 (en) Single pulse generator
JPS5516540A (en) Pulse detection circuit
JPS60100820A (en) Monostable multivibrator
SU1190488A1 (en) Versions of single pulse generator
SU834835A1 (en) Square-wave generator
KR890002174Y1 (en) Puse delay circuit
SU871321A1 (en) Shaper of pulses by binary signal leading edges
SU905994A1 (en) Pulse shaper
SU746891A1 (en) Pulse shaper by positive and negative signal drops
KR880002864Y1 (en) Time-delay cicuit
JPS5884525A (en) Pulse generating circuit
SU879759A1 (en) Pulse shaper
SU424303A1 (en) RESERVED PULSE GENERATOR
SU911455A1 (en) Two-threshold device