[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS59115589A - 立体配線形成方法 - Google Patents

立体配線形成方法

Info

Publication number
JPS59115589A
JPS59115589A JP22554782A JP22554782A JPS59115589A JP S59115589 A JPS59115589 A JP S59115589A JP 22554782 A JP22554782 A JP 22554782A JP 22554782 A JP22554782 A JP 22554782A JP S59115589 A JPS59115589 A JP S59115589A
Authority
JP
Japan
Prior art keywords
conductor
film
forming
conductor film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22554782A
Other languages
English (en)
Inventor
清 佐藤
東夫 反町
工 鈴木
小山 正孝
力武 恭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22554782A priority Critical patent/JPS59115589A/ja
Publication of JPS59115589A publication Critical patent/JPS59115589A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はサーマルプリンタのサーマルヘッド等に用いら
れる立体配線形成方法の改良に関するものである。
従来技術と問題点 この種の立体配線形成方法として、従来広の各種の方法
が採用されている。
(a)  薄膜を用いたフォトリソグラフ法(b)  
厚膜印刷法 (C)  テープキャリアボンディング法(d)  チ
ップ搭載法 しかしながら、これらの従来の方法には次のような欠点
があった。
すなわち、(alの場合は上下導体間に介在する絶縁層
の信頼性が低くかつスルーホールでのコンタクト(通常
蒸着法)不良が発生し易く、(b)の場合は導体間隔を
狭くできず、(e) 、 (diの場合はボンディング
点数が多くかつ導体間隔を狭くできない。
そして、特に(b) 、 (cl 、 (d)の場合の
導体間隔を狭くできないことは、立体配線形成部が全領
域の半分以上金占めるサーマルヘッドに適用した場合、
小型化を進める上で大きな障害となっている。
発明の目的 本発明は上述の各種の欠点を解決するためのもので、ボ
ンディングを必要とせずしかも導体間隔を狭くして適用
対象物の小型化を可能にする信頼性の優れた立体配線形
成方法を提供することを目的としている。
発明の構成 本発明では、上述の目的を達成するため、下部導体上に
感光性ドライフィルムを積層して絶縁層を構成するとと
もに、該フィルムにそのパターニング性を利用して上下
導体接続用のスルーホールを形成した後、その上全面に
スルーホール内壁を含んで無電解メッキによυ第1の導
体膜を形成し、次にその上の上部導体パターンとなる部
分以外をレジストで憶って該レジスト形成部以外の部分
に部分電解メッキによシ第2の導体膜を形成し、最後に
前記第2の導体膜をマスクとして前記第1の導体膜をエ
ツチングして立体配線を形成している。
発明の実施例 以下、図面に関連して本発明の詳細な説明する。
立体配線の形成に際しては、筐ず第1図(a)に示すよ
うに、基板1の表面に下部導体2を形成する。
次に、第1図(b)に示すように、この上に感光性ドラ
イフィルム3を積層して該ドライフィルム3に上下導体
接続用のスルーホール4を形成する。
このスルーホール4の形成は、ドライフィルム3のバタ
ーニング性を利用してフォトエツチングにより容易に行
うことができる。第2図はこの工程完了状態の平面図で
ある。ドライフィルム3の膜厚は15〜30μ程度であ
る。
次に、第1図(e)に示すように、この上のスルーホー
ル4の内壁を含む全面に無電解メッキによシ第1の導体
膜5を形成する。この工程によシ下部導体2とスルーホ
ール4のコンタクトが確実に成立する。
次に、この上の上部導体パターンとなる部分以外をレジ
ストで覆い、該レジスト形成部以外の部分に部分電解メ
ッキにより第1図(d)に示すように第2の導体膜6t
−形成する。第3図はこの工程完了状態の平面図である
なお、第2の導体膜6は、第1の導体膜5をCuとした
ときはNi又はAuとし、導体膜51Niとしたときは
CU又はAllとする。
最後に、レジストを除去し導体膜6をマスクとして導体
膜5をエツチングすることにより導体膜6のパターンの
上部導体を形成して立体配線が完了する。
発明の効果 本発明は以上のように構成されているので、次に述べる
ような各種の優れた効果を奏することが可能である。
(1)上部導体は第1の導体膜上でノくターニングされ
たレジスト以外の部分に部分電解メッキにより形成され
た第2の導体膜をマスクとしてエツチングすることによ
り形成されるため、導体間隔を狭((200μピツチ以
下)することができ、下部導体も同様に導体間隔を狭く
することができるため、サーマルヘッド等の適用対象を
小型化することができる。
(2)スルーホールでの上部、下部導体のコンタクトを
確実にすることが可能である。
(3)  絶縁層を感光性ドライフィルムによシ形成し
ているため、従来感光性樹脂等を使用する場合のごみ混
入によるピンホール発生をなくすることができ、(2)
項と関連して信頼性を向上させることが可能である。
【図面の簡単な説明】
図面は本発明に係る立体配線形成方法の実施例金示すも
ので、第1図(a) 、 (bJ 、 ((!l 、 
(d)は作業順に示した工程図、第2図は第1図(bl
の工程完了状態を示す平面図、第3図は第1図(dlの
工程完了状態を示す平面図である。 図中、1は基板、2は下部導体、3は感光性ドライフィ
ルム、4はスルーホール、5は第1の導体膜、6は第2
の導体膜である。 特許出願人 富士通株式会社 代理人弁理士 玉 蟲 久五 部(外3名)第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 基板上に下部導体を形成した後、その上全面に感光性ド
    ライフィルムを積層し該感光性ドライフィルムにフォト
    エツチングによシ上下導体接続用スルーホールを形成し
    、次にその上のスルーホール内壁を含む全面に無電解メ
    ッキに上り第1の導体膜を形成した後、その上の上部導
    体パターンとなる部分以外をレジストで覆って該レジス
    ト形成部以外の部分に部分電解メッキにより第2の導体
    膜を形成し、最後に該第2の導体膜をマスクとして前記
    第1の導体膜をエツチングして上部導体を形成すること
    を特徴とする立体配線形成方法。
JP22554782A 1982-12-22 1982-12-22 立体配線形成方法 Pending JPS59115589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22554782A JPS59115589A (ja) 1982-12-22 1982-12-22 立体配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22554782A JPS59115589A (ja) 1982-12-22 1982-12-22 立体配線形成方法

Publications (1)

Publication Number Publication Date
JPS59115589A true JPS59115589A (ja) 1984-07-04

Family

ID=16830999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22554782A Pending JPS59115589A (ja) 1982-12-22 1982-12-22 立体配線形成方法

Country Status (1)

Country Link
JP (1) JPS59115589A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010697A (ja) * 1983-06-29 1985-01-19 三洋電機株式会社 多層配線基板の製造方法
JPS63153894A (ja) * 1986-12-18 1988-06-27 伊勢電子工業株式会社 多層プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010697A (ja) * 1983-06-29 1985-01-19 三洋電機株式会社 多層配線基板の製造方法
JPH0118594B2 (ja) * 1983-06-29 1989-04-06 Sanyo Electric Co
JPS63153894A (ja) * 1986-12-18 1988-06-27 伊勢電子工業株式会社 多層プリント配線板

Similar Documents

Publication Publication Date Title
US4401521A (en) Method for manufacturing a fine-patterned thick film conductor structure
JPH0536756A (ja) 半導体装置用テープキヤリア及びその製造方法
JP2664408B2 (ja) 混成集積回路の製造方法
JPS59115589A (ja) 立体配線形成方法
JP2000261152A (ja) プリント配線組立体
JP2884271B2 (ja) 両面tabの製造方法
JPS6227675B2 (ja)
JP3095857B2 (ja) 電子部品搭載用基板
JP2705154B2 (ja) プリント配線板の製造方法
JPS61284991A (ja) アルミニウム/銅複合箔張基板の回路形成法
JP2664409B2 (ja) 混成集積回路の製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPS5812308A (ja) 厚膜抵抗回路基板の製造方法
JPS62256496A (ja) 多層配線基板の製造方法
JP3648753B2 (ja) 配線基板の製造方法
JPS60242693A (ja) 印刷配線板とその製造方法
JPH01257397A (ja) 金属プリント基板
JP2001143423A (ja) フレクシャ
JPS6285496A (ja) 回路基板の製造方法
JPS5839093A (ja) 印刷配線板の製造法
JPH0144037B2 (ja)
JPH11150364A (ja) 両面プリント配線板の製造方法
JPH069292B2 (ja) 印刷配線板の製法
JP2000124345A (ja) 高密度配線板
JPH0810792B2 (ja) 多層配線基板の製造方法