JP3450163B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3450163B2 JP3450163B2 JP24888097A JP24888097A JP3450163B2 JP 3450163 B2 JP3450163 B2 JP 3450163B2 JP 24888097 A JP24888097 A JP 24888097A JP 24888097 A JP24888097 A JP 24888097A JP 3450163 B2 JP3450163 B2 JP 3450163B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heat treatment
- raising
- sec
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 114
- 239000000758 substrate Substances 0.000 claims description 25
- 230000000630 rising effect Effects 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 30
- 230000007547 defect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005457 Black-body radiation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にＢｉｐｏｌａｒトランジスタおよびＢｉ
ＣＭＯＳトランジスタに用いられる半導体装置の製造方
法に関する。
法に関し、特にＢｉｐｏｌａｒトランジスタおよびＢｉ
ＣＭＯＳトランジスタに用いられる半導体装置の製造方
法に関する。
【０００２】
【従来の技術】近年、コスト低減およびＴＡＴ（受注か
ら納品までの納期）を短縮するために、Ｂｉｐｏｌａ
ｒ、ＢｉＣＭＯＳトランジスターの埋め込みコレクタ層
を形成する方法として、従来エピタキシャル成長により
行っていたのを、高エネルギーイオン注入（数百ｋｅＶ
以上の加速電圧のイオン注入をいう。）により行うこと
が試みられている。
ら納品までの納期）を短縮するために、Ｂｉｐｏｌａ
ｒ、ＢｉＣＭＯＳトランジスターの埋め込みコレクタ層
を形成する方法として、従来エピタキシャル成長により
行っていたのを、高エネルギーイオン注入（数百ｋｅＶ
以上の加速電圧のイオン注入をいう。）により行うこと
が試みられている。
【０００３】デバイスをより高速で動作させるためにコ
レクタ抵抗を低くする必要があるので、高エネルギーイ
オン注入の際に、従来ウェル形成等で用いられてきた不
純物ドース（＜５×１０13ｃｍ-2）よりも高いドースが
要求されている。しかし、ドースを高くするとコレクタ
耐圧が低下するためにコレクタ抵抗と耐圧の兼ね合いか
ら１×１０14ｃｍ-2程度のドースを用いることが望まし
い。
レクタ抵抗を低くする必要があるので、高エネルギーイ
オン注入の際に、従来ウェル形成等で用いられてきた不
純物ドース（＜５×１０13ｃｍ-2）よりも高いドースが
要求されている。しかし、ドースを高くするとコレクタ
耐圧が低下するためにコレクタ抵抗と耐圧の兼ね合いか
ら１×１０14ｃｍ-2程度のドースを用いることが望まし
い。
【０００４】しかし、加速電圧１ＭｅＶ、注入ドースを
１×１０14ｃｍ-2近傍の条件でイオン注入を行い、その
後の熱処理を電気炉もしくは昇温速度１０℃／ｓｅｃ以
下の条件でＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌｉｎｇ）を行ってｐ +／ｎ接合を形成すると、
イオン注入の投影飛程付近から試料表面につき抜けた欠
陥の影響により接合リーク電流が非常に高い問題があっ
た。
１×１０14ｃｍ-2近傍の条件でイオン注入を行い、その
後の熱処理を電気炉もしくは昇温速度１０℃／ｓｅｃ以
下の条件でＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌｉｎｇ）を行ってｐ +／ｎ接合を形成すると、
イオン注入の投影飛程付近から試料表面につき抜けた欠
陥の影響により接合リーク電流が非常に高い問題があっ
た。
【０００５】この問題を解決するために、Ｍａｔ．Ｒｅ
ｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．３９６ ７
３９頁 （１９９６、Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａ
ｒｃｈ Ｓｏｃｉｅｔｙ）では、５０℃／ｓｅｃ以上の
昇温速度を用いた熱処理を行うことにより、接合リーク
電流を低減できることが開示されている。また、前記欠
陥は熱処理温度が８００℃以上になると急激に成長し始
まることから、８００℃以上の温度範囲において昇温速
度５０℃／ｓｅｃ以上の条件で昇温して熱処理を行えば
リーク電流を低減できること、また、室温から１００℃
／ｓｅｃ以上の昇温速度を用いて熱処理温度１０５０℃
の熱処理を行うよりも、室温から温度が６００℃に到達
するまでは１℃／ｓｅｃの昇温速度で、温度が６００℃
以上では１００℃／ｓｅｃの昇温速度で熱処理温度１０
５０℃の熱処理を行う方がリーク電流を低くかつウェハ
ー内の個々のチップにおける接合リーク電流のバラツキ
を約１／２にできることが開示されている。
ｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．３９６ ７
３９頁 （１９９６、Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａ
ｒｃｈ Ｓｏｃｉｅｔｙ）では、５０℃／ｓｅｃ以上の
昇温速度を用いた熱処理を行うことにより、接合リーク
電流を低減できることが開示されている。また、前記欠
陥は熱処理温度が８００℃以上になると急激に成長し始
まることから、８００℃以上の温度範囲において昇温速
度５０℃／ｓｅｃ以上の条件で昇温して熱処理を行えば
リーク電流を低減できること、また、室温から１００℃
／ｓｅｃ以上の昇温速度を用いて熱処理温度１０５０℃
の熱処理を行うよりも、室温から温度が６００℃に到達
するまでは１℃／ｓｅｃの昇温速度で、温度が６００℃
以上では１００℃／ｓｅｃの昇温速度で熱処理温度１０
５０℃の熱処理を行う方がリーク電流を低くかつウェハ
ー内の個々のチップにおける接合リーク電流のバラツキ
を約１／２にできることが開示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、１００
℃／ｓｅｃ程度の昇温速度では、イオン注入の投影飛程
から伸びた前記欠陥が、逆バイアスを印加することによ
って生じる空乏層の拡がる領域まで成長してしまうこと
がある。空乏層が欠陥の存在する深さに達した時点で接
合リーク電流が増大するために、前記従来技術ではウェ
ハー面内のリーク電流のバラツキが５０％程度になるこ
とがある。
℃／ｓｅｃ程度の昇温速度では、イオン注入の投影飛程
から伸びた前記欠陥が、逆バイアスを印加することによ
って生じる空乏層の拡がる領域まで成長してしまうこと
がある。空乏層が欠陥の存在する深さに達した時点で接
合リーク電流が増大するために、前記従来技術ではウェ
ハー面内のリーク電流のバラツキが５０％程度になるこ
とがある。
【０００７】即ち、前記従来技術の方法ではウェハー内
の接合リーク電流の平均値を低減させる点で非常に有効
であるが、バラツキを低減するためにさらに改良が望ま
れていた。
の接合リーク電流の平均値を低減させる点で非常に有効
であるが、バラツキを低減するためにさらに改良が望ま
れていた。
【０００８】本発明はこのような問題点に鑑みてなされ
たものであり、高エネルギーでイオン注入を行った場合
であっても、リーク電流が小さく、同時にリーク電流の
バラツキが小さい半導体の製造方法を提供することを目
的とする。
たものであり、高エネルギーでイオン注入を行った場合
であっても、リーク電流が小さく、同時にリーク電流の
バラツキが小さい半導体の製造方法を提供することを目
的とする。
【０００９】
【課題を解決するための手段】 本発明の第１の発明
は、半導体基板中に数百ｋｅＶ以上のエネルギーでイオ
ン注入を行う工程と、第１の熱処理を行う工程と、その
後、前記第１の熱処理を行った温度を昇温を開始する温
度とし、その昇温を開始する温度は６００℃以上８００
℃以下で、２００℃／ｓｅｃ以上の昇温速度で、１００
０℃以上１２００℃以下の温度まで昇温する工程と、を
有することを特徴とする半導体装置の製造方法である。
または、半導体基板中にイオン注入する工程と、その後
の昇温する工程とによって不純物埋め込み層を形成する
半導体装置の製造方法において、第１の熱処理を行う工
程と、前記昇温する工程が、前記第１の熱処理を行った
温度を昇温を開始する温度とし、その昇温を開始する温
度が６００℃以上８００℃以下で、２００℃／ｓｅｃ以
上の昇温速度で、１０００℃以上１２００℃以下の温度
まで昇温する工程であることを特徴とする半導体装置の
製造方法である。または、半導体基板中に数百ｋｅＶ以
上のエネルギーでイオン注入を行う工程と、その後、２
００℃／ｓｅｃ以上の昇温速度で、１０００℃以上１２
００℃以下の温度まで昇温する工程と、前記昇温する工
程後に、１０００℃以上１２００℃以下の温度で電気炉
を用いて熱処理を行う熱処理工程を有することを特徴と
する半導体装置の製造方法である。または、半導体基板
中にイオン注入する工程と、その後の昇温する工程とに
よって不純物埋め込み層を形成する半導体装置の製造方
法において、前記昇温する工程が、２００℃／ｓｅｃ以
上の昇温速度で、１０００℃以上１２００℃以下の温度
まで昇温する工程であり、前記昇温する工程後に、１０
００℃以上１２００℃以下の温度で電気炉を用いて熱処
理を行う熱処理工程を有することを特徴とする半導体装
置の製造方法である。または、前記２００℃／ｓｅｃ以
上の昇温速度で、１０００℃以上１２００℃以下の温度
まで昇温する工程で、昇温を開始する温度が６００℃以
上８００℃以下であることを特徴とする。
は、半導体基板中に数百ｋｅＶ以上のエネルギーでイオ
ン注入を行う工程と、第１の熱処理を行う工程と、その
後、前記第１の熱処理を行った温度を昇温を開始する温
度とし、その昇温を開始する温度は６００℃以上８００
℃以下で、２００℃／ｓｅｃ以上の昇温速度で、１００
０℃以上１２００℃以下の温度まで昇温する工程と、を
有することを特徴とする半導体装置の製造方法である。
または、半導体基板中にイオン注入する工程と、その後
の昇温する工程とによって不純物埋め込み層を形成する
半導体装置の製造方法において、第１の熱処理を行う工
程と、前記昇温する工程が、前記第１の熱処理を行った
温度を昇温を開始する温度とし、その昇温を開始する温
度が６００℃以上８００℃以下で、２００℃／ｓｅｃ以
上の昇温速度で、１０００℃以上１２００℃以下の温度
まで昇温する工程であることを特徴とする半導体装置の
製造方法である。または、半導体基板中に数百ｋｅＶ以
上のエネルギーでイオン注入を行う工程と、その後、２
００℃／ｓｅｃ以上の昇温速度で、１０００℃以上１２
００℃以下の温度まで昇温する工程と、前記昇温する工
程後に、１０００℃以上１２００℃以下の温度で電気炉
を用いて熱処理を行う熱処理工程を有することを特徴と
する半導体装置の製造方法である。または、半導体基板
中にイオン注入する工程と、その後の昇温する工程とに
よって不純物埋め込み層を形成する半導体装置の製造方
法において、前記昇温する工程が、２００℃／ｓｅｃ以
上の昇温速度で、１０００℃以上１２００℃以下の温度
まで昇温する工程であり、前記昇温する工程後に、１０
００℃以上１２００℃以下の温度で電気炉を用いて熱処
理を行う熱処理工程を有することを特徴とする半導体装
置の製造方法である。または、前記２００℃／ｓｅｃ以
上の昇温速度で、１０００℃以上１２００℃以下の温度
まで昇温する工程で、昇温を開始する温度が６００℃以
上８００℃以下であることを特徴とする。
【００１０】このとき、２００℃／ｓｅｃ以上の昇温速
度で昇温を開始する温度は、６００℃以上８００℃以下
が好ましい。
度で昇温を開始する温度は、６００℃以上８００℃以下
が好ましい。
【００１１】 本発明の第２の発明は、半導体基板中に
数百ｋｅＶ以上のエネルギーでイオン注入を行う工程
と、この半導体基板を、５０℃／ｓｅｃ以上の昇温速度
で、１０００℃以上１２００℃以下の温度まで昇温する
工程と、この昇温する工程の後、１０００℃以上１２０
０℃以下の温度で電気炉を用いて熱処理を行う工程と、
を有する半導体装置の製造方法である。または、半導体
基板中にイオン注入する工程と、その後の昇温工程とに
よって不純物埋め込み層を形成する半導体装置の製造方
法において、前記昇温工程が、イオン注入した半導体基
板を、５０℃／ｓｅｃ以上の昇温速度で、１０００℃以
上１２００℃以下の温度まで昇温する工程であり、さら
に、この昇温工程の後、１０００℃以上１２００℃以下
の温度で電気炉を用いて熱処理を行う工程を有する半導
体装置の製造方法である。
数百ｋｅＶ以上のエネルギーでイオン注入を行う工程
と、この半導体基板を、５０℃／ｓｅｃ以上の昇温速度
で、１０００℃以上１２００℃以下の温度まで昇温する
工程と、この昇温する工程の後、１０００℃以上１２０
０℃以下の温度で電気炉を用いて熱処理を行う工程と、
を有する半導体装置の製造方法である。または、半導体
基板中にイオン注入する工程と、その後の昇温工程とに
よって不純物埋め込み層を形成する半導体装置の製造方
法において、前記昇温工程が、イオン注入した半導体基
板を、５０℃／ｓｅｃ以上の昇温速度で、１０００℃以
上１２００℃以下の温度まで昇温する工程であり、さら
に、この昇温工程の後、１０００℃以上１２００℃以下
の温度で電気炉を用いて熱処理を行う工程を有する半導
体装置の製造方法である。
【００１２】第１の発明では、イオン注入によって生じ
た欠陥が成長しにくい条件で熱処理を行うので、空乏層
の拡がる領域にまで、熱処理工程中に欠陥（転移）が達
することがない。従って、リーク電流およびそのバラツ
キを従来よりも低減できるのである。また、熱処理温度
を１２００℃以下で行うことにより、それ以上の温度で
熱処理を行ったときに生じるようなウェハー面内にスリ
ップ（断層）が入ることがない。
た欠陥が成長しにくい条件で熱処理を行うので、空乏層
の拡がる領域にまで、熱処理工程中に欠陥（転移）が達
することがない。従って、リーク電流およびそのバラツ
キを従来よりも低減できるのである。また、熱処理温度
を１２００℃以下で行うことにより、それ以上の温度で
熱処理を行ったときに生じるようなウェハー面内にスリ
ップ（断層）が入ることがない。
【００１３】また、第２の発明は、第１の発明よりも遅
い昇温速度を含む５０℃／ｓｅｃ以上の昇温速度を用い
る。このとき、イオン注入によって生じた欠陥が成長し
て、空乏層の拡がる領域にまで欠陥（転移）が達するこ
とがあるが、さらに１０００℃以上１２００℃以下の温
度で熱処理を行うことにより欠陥（転移）を回復できる
ので、リーク電流およびそのバラツキを従来よりも低減
することができる。
い昇温速度を含む５０℃／ｓｅｃ以上の昇温速度を用い
る。このとき、イオン注入によって生じた欠陥が成長し
て、空乏層の拡がる領域にまで欠陥（転移）が達するこ
とがあるが、さらに１０００℃以上１２００℃以下の温
度で熱処理を行うことにより欠陥（転移）を回復できる
ので、リーク電流およびそのバラツキを従来よりも低減
することができる。
【００１４】
［実施形態１］第１の実施形態では、本出願の第１の発
明を具体的製造方法を示して説明する。
明を具体的製造方法を示して説明する。
【００１５】図１の（ａ）〜（ｄ）は第１の実施形態の
工程断面図であり、図２は第１の実施形態を用いた場合
の熱処理温度１１５０℃における昇温速度と接合リーク
電流バラツキの関係を示した図である。
工程断面図であり、図２は第１の実施形態を用いた場合
の熱処理温度１１５０℃における昇温速度と接合リーク
電流バラツキの関係を示した図である。
【００１６】図１（ａ）に示すように、まずｐ型シリコ
ン単結晶基板１上にフィールド酸化膜２を形成し、シリ
コン酸化膜３を７ｎｍ厚で形成した。次に、Ｐ（燐）イ
オンを加速電圧１ＭｅＶ、ドース１×１０14ｃｍ-2の条
件でイオン注入する。次にＲＴＡ法により、室温からの
昇温速度を１００℃／ｓｅｃ（比較例）、２００℃／ｓ
ｅｃ、３００℃／ｓｅｃおよび４００℃／ｓｅｃの各条
件で、熱処理温度１１５０℃まで昇温し、図１（ｂ）に
示すようなｎ型埋め込み層４を形成した。
ン単結晶基板１上にフィールド酸化膜２を形成し、シリ
コン酸化膜３を７ｎｍ厚で形成した。次に、Ｐ（燐）イ
オンを加速電圧１ＭｅＶ、ドース１×１０14ｃｍ-2の条
件でイオン注入する。次にＲＴＡ法により、室温からの
昇温速度を１００℃／ｓｅｃ（比較例）、２００℃／ｓ
ｅｃ、３００℃／ｓｅｃおよび４００℃／ｓｅｃの各条
件で、熱処理温度１１５０℃まで昇温し、図１（ｂ）に
示すようなｎ型埋め込み層４を形成した。
【００１７】この後、図１（ｃ）に示すようにＢＦ2を
加速電圧３０ｋｅＶ、ドース３×１０15ｃｍ-2の条件
で、Ｐ型層５を形成する位置に選択的にイオン注入し、
さらに、埋め込み層４とのコンタクトをとるために、ｎ
型埋め込み層コンタクト層６を形成する位置にＰ（燐）
を選択的に７０ｋｅＶ、５×１０15ｃｍ-2および２５０
ｋｅＶ、３×１０13ｃｍ-2の条件でイオン注入し、電気
炉を用いて温度９００℃の条件で数分間の熱処理を行う
ことによって、ｐ型層５およびｎ型埋め込み層コンタク
ト層６を形成した。
加速電圧３０ｋｅＶ、ドース３×１０15ｃｍ-2の条件
で、Ｐ型層５を形成する位置に選択的にイオン注入し、
さらに、埋め込み層４とのコンタクトをとるために、ｎ
型埋め込み層コンタクト層６を形成する位置にＰ（燐）
を選択的に７０ｋｅＶ、５×１０15ｃｍ-2および２５０
ｋｅＶ、３×１０13ｃｍ-2の条件でイオン注入し、電気
炉を用いて温度９００℃の条件で数分間の熱処理を行う
ことによって、ｐ型層５およびｎ型埋め込み層コンタク
ト層６を形成した。
【００１８】次に層間膜７を形成した後、層間膜７およ
びシリコン酸化膜３に開口を設け、ｐ型層５に接続する
アルミ電極８およびｎ型埋め込み層コンタクト層６に接
続するアルミ電極９を形成して図１（ｄ）に示す断面構
造を持つｐ／ｎダイオードをウェハー面内に５３箇所形
成した。
びシリコン酸化膜３に開口を設け、ｐ型層５に接続する
アルミ電極８およびｎ型埋め込み層コンタクト層６に接
続するアルミ電極９を形成して図１（ｄ）に示す断面構
造を持つｐ／ｎダイオードをウェハー面内に５３箇所形
成した。
【００１９】このように作製したｐ／ｎダイオードの基
板裏面側１０を接地し、アルミ電極８に−５Ｖの電圧を
印加し、アルミ電極９において接合リーク電流を測定す
ることによって得られた接合リーク電流のウェハー面内
のバラツキ（相対標準偏差：σ／ｘ）と、昇温速度の関
係を調べた。この結果を図２に示す。
板裏面側１０を接地し、アルミ電極８に−５Ｖの電圧を
印加し、アルミ電極９において接合リーク電流を測定す
ることによって得られた接合リーク電流のウェハー面内
のバラツキ（相対標準偏差：σ／ｘ）と、昇温速度の関
係を調べた。この結果を図２に示す。
【００２０】この結果より、接合リーク電流のバラツキ
は、ｎ型埋め込み層の形成時に熱処理温度１１５０℃に
おいて、昇温速度として２００℃／ｓｅｃ以上の条件を
用いることによって、１００℃／ｓｅｃの条件に比べて
１／１０以下に低減できることがわかった。
は、ｎ型埋め込み層の形成時に熱処理温度１１５０℃に
おいて、昇温速度として２００℃／ｓｅｃ以上の条件を
用いることによって、１００℃／ｓｅｃの条件に比べて
１／１０以下に低減できることがわかった。
【００２１】次に、ｎ型埋め込み層４を形成するときの
熱処理温度（到達温度）を７００、８００、９００、９
８５、１０１５、１１００および１１５０℃に変えてそ
の特性を調べた。
熱処理温度（到達温度）を７００、８００、９００、９
８５、１０１５、１１００および１１５０℃に変えてそ
の特性を調べた。
【００２２】図３に示すように、熱処理温度（到達温
度）が８００℃以下であるか、または１１００℃以上の
場合にリーク電流のバラツキが小さいことがわかる。一
方、図４から、熱処理温度が８００℃以下であるか、１
０００℃以上であればリーク電流が小さいことがわか
る。
度）が８００℃以下であるか、または１１００℃以上の
場合にリーク電流のバラツキが小さいことがわかる。一
方、図４から、熱処理温度が８００℃以下であるか、１
０００℃以上であればリーク電流が小さいことがわか
る。
【００２３】この２つの結果からみると、１０００℃以
上の温度であっても、１０００℃を少し越えた程度の１
０１５℃では、リーク電流は小さいが、バラツキが大き
いように見える。そこで、熱処理温度１０１５℃で製作
したダイオードのリーク特性を調べると、大部分は図５
中の曲線Ａに示すような特性であるが、曲線Ｂのような
特性を示す素子が若干数あるために、数値上バラツキが
大きくでることがわかった。
上の温度であっても、１０００℃を少し越えた程度の１
０１５℃では、リーク電流は小さいが、バラツキが大き
いように見える。そこで、熱処理温度１０１５℃で製作
したダイオードのリーク特性を調べると、大部分は図５
中の曲線Ａに示すような特性であるが、曲線Ｂのような
特性を示す素子が若干数あるために、数値上バラツキが
大きくでることがわかった。
【００２４】一方８００℃より高く１０００℃未満の熱
処理温度を用いた場合、図５中の曲線Ｃのようなリーク
特性を示す。即ち、見かけ上バラツキは小さくてもリー
ク電流が大きくて好ましくないことがわかる。
処理温度を用いた場合、図５中の曲線Ｃのようなリーク
特性を示す。即ち、見かけ上バラツキは小さくてもリー
ク電流が大きくて好ましくないことがわかる。
【００２５】さらに、８００℃以下の熱処理温度を用い
た場合には、リーク電流が小さく、かつバラツキも小さ
いので、一見好ましいように見えるが、その後の後工程
で８００℃以上の高温に晒されると、イオン注入によっ
て生じた欠陥（転移）が成長してリーク電流が増大する
ので、実際上は好ましくない。
た場合には、リーク電流が小さく、かつバラツキも小さ
いので、一見好ましいように見えるが、その後の後工程
で８００℃以上の高温に晒されると、イオン注入によっ
て生じた欠陥（転移）が成長してリーク電流が増大する
ので、実際上は好ましくない。
【００２６】［実施形態２］第１の実施形態で説明した
製造方法と同様にして図１（ｄ）に示す断面構造を持つ
ｐ／ｎダイオードをウェハー面内に５３箇所形成した
が、図１（ｂ）のｎ型埋め込み層４を形成したときのア
ニール方法を次のように変更した。
製造方法と同様にして図１（ｄ）に示す断面構造を持つ
ｐ／ｎダイオードをウェハー面内に５３箇所形成した
が、図１（ｂ）のｎ型埋め込み層４を形成したときのア
ニール方法を次のように変更した。
【００２７】即ち、予め５００℃に加熱してあるＲＴＡ
装置に試料を導入し、第１の処理温度までの第１の昇温
速度を１℃／ｓｅｃとして、第１の熱処理温度６００
℃、７００℃、８００℃、９００℃（比較例）および１
０００℃（比較例）の各温度まで昇温し、この第１の熱
処理温度で１分間熱処理を行った後、さらに第２の昇温
速度を２００、３００および４００℃／ｓｅｃの各条件
として、第２の熱処理温度１１５０℃まで昇温して、ｎ
型埋め込み層４を形成した。
装置に試料を導入し、第１の処理温度までの第１の昇温
速度を１℃／ｓｅｃとして、第１の熱処理温度６００
℃、７００℃、８００℃、９００℃（比較例）および１
０００℃（比較例）の各温度まで昇温し、この第１の熱
処理温度で１分間熱処理を行った後、さらに第２の昇温
速度を２００、３００および４００℃／ｓｅｃの各条件
として、第２の熱処理温度１１５０℃まで昇温して、ｎ
型埋め込み層４を形成した。
【００２８】図６は、第２の昇温速度を２００℃／ｓｅ
ｃとしたときに、第１の熱処理温度、即ち２００℃／ｓ
ｅｃ昇温を開始する温度と、接合リーク電流のウェハー
面内のバラツキ（相対標準偏差）との関係を示したもの
である。
ｃとしたときに、第１の熱処理温度、即ち２００℃／ｓ
ｅｃ昇温を開始する温度と、接合リーク電流のウェハー
面内のバラツキ（相対標準偏差）との関係を示したもの
である。
【００２９】この結果より、リーク電流のバラツキは８
００℃以下の温度において２００℃／ｓｅｃの昇温を開
始すればバラツキを低減できることがわかる。
００℃以下の温度において２００℃／ｓｅｃの昇温を開
始すればバラツキを低減できることがわかる。
【００３０】図７は、この実施形態により、予め５００
℃に加熱してあるＲＴＡ装置に試料を導入し、昇温速度
１℃／ｓｅｃで第１の熱処理温度６００℃に達するまで
加熱した後に、第２の昇温速度２００、３００および４
００℃／ｓｅｃで昇温し１１５０℃の第２の熱処理温度
で熱処理を行った場合（図７中の実施形態２の線）と、
実施形態１のように室温から２００〜４００℃／ｓｅｃ
の昇温速度で試料の加熱を開始し熱処理温度１１５０℃
の条件で熱処理を行った場合（図７中の実施形態１の曲
線）との、接合リーク電流のウェハー面内のバラツキ
（相対標準偏差）を比較したものである。
℃に加熱してあるＲＴＡ装置に試料を導入し、昇温速度
１℃／ｓｅｃで第１の熱処理温度６００℃に達するまで
加熱した後に、第２の昇温速度２００、３００および４
００℃／ｓｅｃで昇温し１１５０℃の第２の熱処理温度
で熱処理を行った場合（図７中の実施形態２の線）と、
実施形態１のように室温から２００〜４００℃／ｓｅｃ
の昇温速度で試料の加熱を開始し熱処理温度１１５０℃
の条件で熱処理を行った場合（図７中の実施形態１の曲
線）との、接合リーク電流のウェハー面内のバラツキ
（相対標準偏差）を比較したものである。
【００３１】この結果より、本実施形態の熱処理方式を
用いると、いずれの昇温速度を用いても接合リーク電流
のウェハー面内のバラツキは実施形態１の熱処理方式を
用いた場合に比べて約１／２に低減できることがわか
る。
用いると、いずれの昇温速度を用いても接合リーク電流
のウェハー面内のバラツキは実施形態１の熱処理方式を
用いた場合に比べて約１／２に低減できることがわか
る。
【００３２】以上の実施形態２の説明では、第１の昇温
速度として１℃／ｓｅｃを用いて説明したが、第１の昇
温速度は、特に重要ではなく、第１の熱処理温度として
６００℃以上８００℃以下の温度で熱処理することが重
要である。第１の熱処理を行う理由は、ここで基板全体
の温度を均一にすることにより、その後高速昇温する際
に基板温度のバラツキが大きくならないようにするため
である。また、６００℃以上にするのは、６００℃に達
しない温度では黒体輻射による基板温度の均一化の効果
が得られにくいからである。
速度として１℃／ｓｅｃを用いて説明したが、第１の昇
温速度は、特に重要ではなく、第１の熱処理温度として
６００℃以上８００℃以下の温度で熱処理することが重
要である。第１の熱処理を行う理由は、ここで基板全体
の温度を均一にすることにより、その後高速昇温する際
に基板温度のバラツキが大きくならないようにするため
である。また、６００℃以上にするのは、６００℃に達
しない温度では黒体輻射による基板温度の均一化の効果
が得られにくいからである。
【００３３】また、第１の熱処理温度での保持時間は、
基板温度が均一になるように適宜設定することができ
る。
基板温度が均一になるように適宜設定することができ
る。
【００３４】［実施形態３］第３の実施形態では、本出
願の第２の発明を具体的製造方法を示して説明する。
願の第２の発明を具体的製造方法を示して説明する。
【００３５】実施形態１の製造方法と同様にして図１
（ｄ）に示す断面構造を持つｐ／ｎダイオードをウェハ
ー面内に５３箇所形成したが、図１（ｂ）のｎ型埋め込
み層４を形成するときのアニール方法を次のように変更
した。
（ｄ）に示す断面構造を持つｐ／ｎダイオードをウェハ
ー面内に５３箇所形成したが、図１（ｂ）のｎ型埋め込
み層４を形成するときのアニール方法を次のように変更
した。
【００３６】即ち、まず第１の熱処理工程として、予め
５００℃に加熱してあるＲＴＡ装置に試料を導入し、昇
温速度１℃／ｓｅｃで熱処理温度６００℃まで昇温し、
１分間熱処理を行った後、さらに昇温速度５０および１
００℃／ｓｅｃの条件で、熱処理温度１０１５℃および
１１００℃まで昇温した後、この温度で３０秒間熱処理
を行った。
５００℃に加熱してあるＲＴＡ装置に試料を導入し、昇
温速度１℃／ｓｅｃで熱処理温度６００℃まで昇温し、
１分間熱処理を行った後、さらに昇温速度５０および１
００℃／ｓｅｃの条件で、熱処理温度１０１５℃および
１１００℃まで昇温した後、この温度で３０秒間熱処理
を行った。
【００３７】次に、第２の熱処理工程として、さらにこ
の試料を電気炉に導入し、入出炉温度８００℃、熱処理
温度１０１５〜１２００℃の範囲で、種々の熱処理時間
を設定して熱処理を行いｎ型埋め込み層４を形成した。
の試料を電気炉に導入し、入出炉温度８００℃、熱処理
温度１０１５〜１２００℃の範囲で、種々の熱処理時間
を設定して熱処理を行いｎ型埋め込み層４を形成した。
【００３８】図８は、接合リーク電流のウェハー面内の
バラツキ（相対標準差）が、２０％となる電気炉で行っ
た第２の熱処理（追加熱処理）の熱処理温度と熱処理時
間の関係を示したものである。例えば、ＲＴＡ処理条件
が熱処理温度１０１５℃、昇温速度１００℃／ｓｅｃで
ある場合は、図８中の黒丸のラインより上ではバラツキ
が２０％より小さいことを示している。従って、バラツ
キを２０％以下にするには、このライン上か、ラインよ
り上の領域の追加熱処理温度と追加熱処理時間を選ぶ必
要がある。
バラツキ（相対標準差）が、２０％となる電気炉で行っ
た第２の熱処理（追加熱処理）の熱処理温度と熱処理時
間の関係を示したものである。例えば、ＲＴＡ処理条件
が熱処理温度１０１５℃、昇温速度１００℃／ｓｅｃで
ある場合は、図８中の黒丸のラインより上ではバラツキ
が２０％より小さいことを示している。従って、バラツ
キを２０％以下にするには、このライン上か、ラインよ
り上の領域の追加熱処理温度と追加熱処理時間を選ぶ必
要がある。
【００３９】この結果より、リーク電流のバラツキは、
上記のように第２の熱処理を行うことにより、低減する
ことができることがわかる。また、この際の熱処理温度
を下げるとバラツキの回復時間が長くなり、温度を高く
するとバラツキ回復までの時間を短くすることができる
ことがわかる。また、昇温速度を５０℃／ｓｅｃまで下
げても、バラツキを回復できることがわかる。
上記のように第２の熱処理を行うことにより、低減する
ことができることがわかる。また、この際の熱処理温度
を下げるとバラツキの回復時間が長くなり、温度を高く
するとバラツキ回復までの時間を短くすることができる
ことがわかる。また、昇温速度を５０℃／ｓｅｃまで下
げても、バラツキを回復できることがわかる。
【００４０】また、第２の熱処理温度を１０００℃未満
としても、バラツキを低減することはできなかった。さ
らに、１２００を越えた温度で熱処理を行うと結晶にス
リップ等の結晶欠陥が入る問題がある。
としても、バラツキを低減することはできなかった。さ
らに、１２００を越えた温度で熱処理を行うと結晶にス
リップ等の結晶欠陥が入る問題がある。
【００４１】このように、第２の熱処理を行う場合は、
昇温速度を５０℃／ｓｅｃまで低下することができる
が、このような第２の熱処理を行う方法を、２００℃／
ｓｅｃ以上の高速昇温速度を用いた場合に適用しても、
バラツキ低減の効果があった。このとき、第２の熱処理
は、昇温に用いたＲＴＡ装置内で行うことが可能であ
り、例えば、１１５０℃まで昇温後、１０００〜１２０
０℃の温度範囲で熱処理を行えば同様の効果が得られ
た。
昇温速度を５０℃／ｓｅｃまで低下することができる
が、このような第２の熱処理を行う方法を、２００℃／
ｓｅｃ以上の高速昇温速度を用いた場合に適用しても、
バラツキ低減の効果があった。このとき、第２の熱処理
は、昇温に用いたＲＴＡ装置内で行うことが可能であ
り、例えば、１１５０℃まで昇温後、１０００〜１２０
０℃の温度範囲で熱処理を行えば同様の効果が得られ
た。
【００４２】このように第２の熱処理工程は、ＲＴＡ装
置を用いても電気炉を用いてもどちらでも同様の効果が
得られる。しかし、一般に、ＲＴＡ装置は、半導体基板
を１枚ずつ処理するのに対して、電気炉では、複数枚
（１００枚程度）の半導体基板を一括に熱処理すること
ができるので、トータルの熱処理時間を大幅に短縮でき
る。
置を用いても電気炉を用いてもどちらでも同様の効果が
得られる。しかし、一般に、ＲＴＡ装置は、半導体基板
を１枚ずつ処理するのに対して、電気炉では、複数枚
（１００枚程度）の半導体基板を一括に熱処理すること
ができるので、トータルの熱処理時間を大幅に短縮でき
る。
【００４３】即ち、この実施形態では、追加の熱処理を
別途行うことにより、処理能力の大きい電気炉等の加熱
炉を用いることができるので、製造時間を極めて短縮す
ることができる。
別途行うことにより、処理能力の大きい電気炉等の加熱
炉を用いることができるので、製造時間を極めて短縮す
ることができる。
【００４４】
【発明の効果】本発明の製造方法によれば、高エネルギ
ーでイオン注入を行った場合であっても、接合リーク電
流のバラツキの原因となる欠陥が空乏層の拡がる領域ま
で成長しないので、リーク電流が小さく、同時にリーク
電流のバラツキが小さい半導体を製造することができ
る。
ーでイオン注入を行った場合であっても、接合リーク電
流のバラツキの原因となる欠陥が空乏層の拡がる領域ま
で成長しないので、リーク電流が小さく、同時にリーク
電流のバラツキが小さい半導体を製造することができ
る。
【図１】本発明の製造方法の１例を示す工程断面図であ
る。
る。
【図２】第１の実施形態における昇温速度と接合リーク
電流バラツキの関係を示した図である。
電流バラツキの関係を示した図である。
【図３】熱処理温度とバラツキの関係を示した図であ
る。
る。
【図４】熱処理温度と接合リーク電流の関係を示した図
である。
である。
【図５】リーク特性を示した図である。
【図６】第２の実施形態において、第２の熱処理工程の
昇温開始温度と接合リーク電流バラツキの関係を示した
図である。
昇温開始温度と接合リーク電流バラツキの関係を示した
図である。
【図７】第１の実施形態と第２の実施形態の接合リーク
電流のバラツキを比較した図である。
電流のバラツキを比較した図である。
【図８】第３の実施形態において、接合リーク電流のバ
ラツキが２０％となる第２の（追加）熱処理温度と時間
を示した図である。
ラツキが２０％となる第２の（追加）熱処理温度と時間
を示した図である。
１ ｐ型シリコン単結晶基板
２ フィールド酸化膜
３ シリコン酸化膜
４ ｎ型埋め込み層
５ ｐ型層
６ ｎ型の埋め込み層コンタクト層
７ 層間膜
８ アルミ電極（電圧印加側）
９ アルミ電極（電流検出側）
１０ 基板裏面
フロントページの続き
(72)発明者 三好 康介
東京都港区芝五丁目７番１号 日本電気
株式会社内
(72)発明者 斎藤 修一
東京都港区芝五丁目７番１号 日本電気
株式会社内
(56)参考文献 特開 平９−148570（ＪＰ，Ａ)
特開 平10−55978（ＪＰ，Ａ)
Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ.
Ｐｒｏｃ．，Ｖｏｌ．396，ｐｐ．739−
743
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/265 602
Claims (7)
- 【請求項１】 半導体基板中に数百ｋｅＶ以上のエネル
ギーでイオン注入を行う工程と、第１の熱処理を行う工程と、 その後、前記第１の熱処理を行った温度を昇温を開始す
る温度とし、その昇温を開始する温度は６００℃以上８
００℃以下で、２００℃／ｓｅｃ以上の昇温速度で、１
０００℃以上１２００℃以下の温度まで昇温する工程
と、を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板中にイオン注入する工程と、
その後の昇温する工程とによって不純物埋め込み層を形
成する半導体装置の製造方法において、第１の熱処理を行う工程と、 前記昇温する工程が、前記第１の熱処理を行った温度を
昇温を開始する温度とし、その昇温を開始する温度が６
００℃以上８００℃以下で、２００℃／ｓｅｃ以上の昇
温速度で、１０００℃以上１２００℃以下の温度まで昇
温する工程であることを特徴とする半導体装置の製造方
法。 - 【請求項３】 半導体基板中に数百ｋｅＶ以上のエネル
ギーでイオン注入を行う工程と、 その後、２００℃／ｓｅｃ以上の昇温速度で、１０００
℃以上１２００℃以下の温度まで昇温する工程と、 前記昇温する工程後に、１０００℃以上１２００℃以下
の温度で電気炉を用いて熱処理を行う熱処理工程を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板中にイオン注入する工程と、
その後の昇温する工程とによって不純物埋め込み層を形
成する半導体装置の製造方法において、 前記昇温する工程が、２００℃／ｓｅｃ以上の昇温速度
で、１０００℃以上１２００℃以下の温度まで昇温する
工程であり、 前記昇温する工程後に、１０００℃以上１２００℃以下
の温度で電気炉を用いて熱処理を行う熱処理工程を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項５】 前記２００℃／ｓｅｃ以上の昇温速度
で、１０００℃以上１２００℃以下の温度まで昇温する
工程で、昇温を開始する温度が６００℃以上８００℃以
下であることを特徴とする請求項３または請求項４のい
ずれか１つに記載の半導体装置の製造方法。 - 【請求項６】 半導体基板中に数百ｋｅＶ以上のエネル
ギーでイオン注入を行う工程と、 この半導体基板を、５０℃／ｓｅｃ以上の昇温速度で、
１０００℃以上１２００℃以下の温度まで昇温する工程
と、 この昇温する工程の後、１０００℃以上１２００℃以下
の温度で電気炉を用いて熱処理を行う工程と、を有する
半導体装置の製造方法。 - 【請求項７】 半導体基板中にイオン注入する工程と、
その後の昇温工程とによって不純物埋め込み層を形成す
る半導体装置の製造方法において、 前記昇温工程が、イオン注入した半導体基板を、５０℃
／ｓｅｃ以上の昇温速度で、１０００℃以上１２００℃
以下の温度まで昇温する工程であり、 さらに、この昇温工程の後、１０００℃以上１２００℃
以下の温度で電気炉を用いて熱処理を行う工程を有する
半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24888097A JP3450163B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置の製造方法 |
| US09/144,938 US6444549B2 (en) | 1997-09-12 | 1998-09-01 | Thermal processing of semiconductor devices |
| KR1019980036316A KR19990029502A (ko) | 1997-09-12 | 1998-09-03 | 반도체장치의 제조방법 |
| CN98119320A CN1100342C (zh) | 1997-09-12 | 1998-09-11 | 半导体器件的制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24888097A JP3450163B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187260A JPH1187260A (ja) | 1999-03-30 |
| JP3450163B2 true JP3450163B2 (ja) | 2003-09-22 |
Family
ID=17184818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24888097A Expired - Fee Related JP3450163B2 (ja) | 1997-09-12 | 1997-09-12 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6444549B2 (ja) |
| JP (1) | JP3450163B2 (ja) |
| KR (1) | KR19990029502A (ja) |
| CN (1) | CN1100342C (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2845202B1 (fr) * | 2002-10-01 | 2004-11-05 | Soitec Silicon On Insulator | Procede de recuit rapide de tranches de materiau semiconducteur. |
| KR100481476B1 (ko) * | 2002-11-19 | 2005-04-07 | 주식회사 실트론 | 어닐 웨이퍼 및 그 제조 방법 |
| DE102007017788A1 (de) | 2007-04-16 | 2008-10-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement |
| DE102007063786B3 (de) | 2007-04-16 | 2022-09-15 | Infineon Technologies Ag | Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56100412A (en) * | 1979-12-17 | 1981-08-12 | Sony Corp | Manufacture of semiconductor device |
| JPS58501927A (ja) * | 1981-12-31 | 1983-11-10 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | シリコン・ウエハ中の酸素析出を減少させるための方法 |
| JPS59108315A (ja) * | 1982-12-14 | 1984-06-22 | Toshiba Corp | 半導体ウエハの拡散処理方法 |
| US4522657A (en) | 1983-10-20 | 1985-06-11 | Westinghouse Electric Corp. | Low temperature process for annealing shallow implanted N+/P junctions |
| US4732866A (en) * | 1984-03-12 | 1988-03-22 | Motorola Inc. | Method for producing low noise, high grade constant semiconductor junctions |
| US4753895A (en) * | 1987-02-24 | 1988-06-28 | Hughes Aircraft Company | Method of forming low leakage CMOS device on insulating substrate |
| US4743569A (en) * | 1987-04-20 | 1988-05-10 | Texas Instruments Incorporated | Two step rapid thermal anneal of implanted compound semiconductor |
| US4784964A (en) * | 1987-10-19 | 1988-11-15 | Motorola Inc. | EPI defect reduction using rapid thermal annealing |
| US4912053A (en) * | 1988-02-01 | 1990-03-27 | Harris Corporation | Ion implanted JFET with self-aligned source and drain |
| JPH0397224A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | 半導体装置の製造方法 |
| US5155336A (en) | 1990-01-19 | 1992-10-13 | Applied Materials, Inc. | Rapid thermal heating apparatus and method |
| US5242858A (en) * | 1990-09-07 | 1993-09-07 | Canon Kabushiki Kaisha | Process for preparing semiconductor device by use of a flattening agent and diffusion |
| JPH04249315A (ja) | 1991-02-05 | 1992-09-04 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP3211394B2 (ja) * | 1992-08-13 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
| US5312764A (en) * | 1993-05-28 | 1994-05-17 | Motorola, Inc. | Method of doping a semiconductor substrate |
| JP3293987B2 (ja) | 1993-06-21 | 2002-06-17 | 株式会社東芝 | 半導体装置の製造方法 |
| US5612253A (en) * | 1995-01-31 | 1997-03-18 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process |
| JP2755214B2 (ja) | 1995-06-12 | 1998-05-20 | ソニー株式会社 | 半導体薄膜の形成方法 |
| JPH09148570A (ja) | 1995-11-21 | 1997-06-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5940699A (en) * | 1996-02-26 | 1999-08-17 | Sony Corporation | Process of fabricating semiconductor device |
| KR100203131B1 (ko) * | 1996-06-24 | 1999-06-15 | 김영환 | 반도체 소자의 초저접합 형성방법 |
| JP2839018B2 (ja) * | 1996-07-31 | 1998-12-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100231607B1 (ko) * | 1996-12-31 | 1999-11-15 | 김영환 | 반도체 소자의 초저접합 형성방법 |
| US5950078A (en) * | 1997-09-19 | 1999-09-07 | Sharp Laboratories Of America, Inc. | Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates |
| US5834353A (en) * | 1997-10-20 | 1998-11-10 | Texas Instruments-Acer Incorporated | Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric |
-
1997
- 1997-09-12 JP JP24888097A patent/JP3450163B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-01 US US09/144,938 patent/US6444549B2/en not_active Expired - Fee Related
- 1998-09-03 KR KR1019980036316A patent/KR19990029502A/ko not_active Application Discontinuation
- 1998-09-11 CN CN98119320A patent/CN1100342C/zh not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．，Ｖｏｌ．３９６，ｐｐ．７３９−７４３ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020009841A1 (en) | 2002-01-24 |
| JPH1187260A (ja) | 1999-03-30 |
| CN1211815A (zh) | 1999-03-24 |
| CN1100342C (zh) | 2003-01-29 |
| US6444549B2 (en) | 2002-09-03 |
| KR19990029502A (ko) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
| US5334556A (en) | Method for improving gate oxide integrity using low temperature oxidation during source/drain anneal | |
| US4357622A (en) | Complementary transistor structure | |
| US5098852A (en) | Method of manufacturing a semiconductor device by mega-electron volt ion implantation | |
| US6372611B1 (en) | Semiconductor manufacturing method including gettering of metal impurities | |
| EP0405422A1 (en) | Irradiation and annealing of semiconductor devices for improved device characteristics | |
| JPH0473619B2 (ja) | ||
| US5712181A (en) | Method for the formation of polycide gate in semiconductor device | |
| US6001711A (en) | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer | |
| JPS6066814A (ja) | 半導体デバイスの製造方法 | |
| US4485552A (en) | Complementary transistor structure and method for manufacture | |
| JP3450163B2 (ja) | 半導体装置の製造方法 | |
| US4534806A (en) | Method for manufacturing vertical PNP transistor with shallow emitter | |
| US4135292A (en) | Integrated circuit contact and method for fabricating the same | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPS6325508B2 (ja) | ||
| JPH0334649B2 (ja) | ||
| JPH0658893B2 (ja) | 熱処理方法 | |
| Pearton et al. | Transient thermal processing of GaAs | |
| KR0140325B1 (ko) | 실리콘기판에의 얕은 접합층 저온 형성방법 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| JPH1098004A (ja) | 半導体装置およびその製造方法 | |
| US5312764A (en) | Method of doping a semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |