JPS5841570B2 - ジキキロクサイセイソウチ - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロスイッチやキーボードスイッチ等の指
令スイッチを用いて各操作（正常送り、早送り、巻戻し
等）を電気的に行なうように構成した磁気記録再生装置
に関するものである。

従来この種の磁気記録再生装置に於ては、早送り（以下
Ｆ、Ｆという）もしくは巻戻しく以下ＲＥＷという）操
作から正常（以下ＰＬＡＹという）送りもしくは停止（
以下５ＴＯＰという）操作に切り換える場合、供給もし
くは巻取り側のモータの回転中にブレーキをかけて停止
させた後、ＰＬＡＹもしくは５ＴＯＰ状態にする方法が
とられている。

しかしながら従来の方法ではモータの回転中にブレーキ
がかけられる為、ブレーキ機構に過度の負担がかかると
ともに、強制的に減速されるため、磁気テープに引張力
が加えられ、磁気テープが損傷したり、テープ伸び等が
生ずる恐れがあった。

これを防止するためにはＦ、ＦもしくはＲＥＷ操作から
ＰＬＡＹ送りもしくは５ＴＯＰ操作に切換える際にＦＦ
状態であれば一旦ＦＦ状態に、又ＲＥＷ状態であれば一
度ＦＦ状態に切換え、上記モータに逆方向の回転力を付
勢する電圧を印加して、モータを減速させ、リールの回
転が停止した後でＰＬＡＹもしくは５ＴＯＰ等の所望の
操作をしなければならず、この様な操作は使用者にとっ
て極めて困難でかつ面倒であり、操作を誤って磁気テー
プを損傷させる危険性を有するもノ窃□カ。

本発明は以上のように欠点を除去するものでありＦＦも
しくはＲＥＷ操作からＰＬＡＹもしくは５ＴＯＰ操作に
切り換える際にＦＦ状態であれば一旦ＦＦ状態に、又、
ＲＥＷ状態であれば一旦ＦＦ状態に切換える操作を自動
的に行なってモータの回転を減速させ磁気テープの走行
方向が変わると同時にＰＬＡＹもしくは５ＴＯＰ等の所
望の状態にすることができ、磁気テープの損傷を防止す
ると共にブレーキ機構を簡単なものにすることができる
磁気記録再生装置を提供しようとするものである。

以下、本発明の一実施例を図面に従って詳細に説明する
。

図は本発明に係る磁気記録再生装置の一実施例を示す電
気回路図であり、１，２，３は夫々ＲＥＷ。

ＦＦ、５ＴＯＰの各指令スイッチで夫々のスイッチ１，
２．３の一端はアースされて居り、スイッチ１，２，３
を押圧するとスイッチ１，２，３の出力側も接地され、
ローレベルの信号（以下り信号と称す）が表われるよう
に構成されている。

Ｆｌは上記スイッチ１が開となり、上記スイッチ１の出
力端にＬ信号が表われた時にセットされる第１記憶回路
、Ｆ２は上記スイッチ２が閉となり、上記スイッチ２の
出力端にＬ信号が表われた時にセットされる第２記憶回
路、Ｆ３は第１の記憶回路Ｆ１がセットされ、第１の記
憶回路Ｆ１におけるＱ出力端子ｄよりＬ信号が供給され
たときにセットされる第３の記憶回路、Ｆ４は第２の記
憶回路Ｆ２がセットされ、第２の記憶回路Ｆ２における
Ｑ出力端子ｄよりＬ信号が供給されたときにセットされ
る第４記憶回路でありこれらの各記憶回路Ｆ１〜Ｆ４は
ＮＡＮＤゲートに依るフリップフロップ回路によって構
成されている。

そしてこれら各記憶回路Ｆ、〜Ｆ４はそのセット入力端
子ａにＬ信号が供給されるとＱ出力端子Ｃにハイレベル
の信号（以下Ｈ信号と称す）が、またＱ出力端子ｄにＬ
信号が夫々出力され、リセット入力端子すにＬ信号が供
給されるとＱ出力端子ＣにはＬ信号が、Ｑ出力端子ｄに
はＨ信号が夫々出力されるように構成されている。

Ｄ１〜Ｄ４は上記記憶回路Ｆ１． Ｆ２を夫々リセット
する記憶リセット要素であるところのダイオードであり
、ＲＥＷ指令スイッチ１のオン作動に依ってスイッチの
２接点が閉となり、Ｌ信号が供給されたときにはダイオ
ードＤ１を介してＦ２が、又ＦＦ指令スイッチ２のオン
作動によってスイッチ２の接点が閉となり、Ｌ信号が供
給されたときにはダイオードＤ２を介してＦｌが、更に
５ＴＯＰ指令スイツチ３のオン作動によってスイッチの
２接点が閉となりＬ信号が供給されたときにはダイオー
ドＤ３． Ｄ、を介してＦ、 、 Ｆ２が夫々リセット
される様に接続されている。

Ｇ１はＮＡＮＤゲートによって構成された第１ゲート回
路で、このゲート回路Ｇ１は第１の記憶回路Ｆ、かりセ
ットされて第１の記憶回路Ｆ１のｄ出力端子からＨ信号
が供給され、かつ第３の記憶回路Ｆ３がセットされて第
３の記憶回路Ｆ３のＣ出力端子からＨ信号が供給された
ときのみ第２のゲート回路Ｇ２の一方の入力端にＬ信号
を供給するためのものであり、第２のゲート回路Ｇ２は
第１のゲート回路Ｇ１からＬ信号が供給されるか、又は
第２の記憶回路Ｆ２がセットされて第２の記憶回路Ｆ２
のｄ出力端子からＬ信号が他方の入力端に供給されたと
きに出力がＨとなりＦＦＪ駆動回路１０を駆動する信号
を出力するためのものである。

Ｇ３は第２の記憶回路Ｆ２がリセットされて第２の記憶
回路Ｆ２のｄ出力端子からトＩ信号が供給されかつ第４
の記憶回路Ｆ４がセットされて第４の記憶回路Ｆ４のＣ
出力端子からＨ信号が供給されたときのみ第４のゲート
回路Ｇ４の一方の入力にＬ信号を供給するためのもので
あり、第４のゲート回路Ｇ４は第３のゲート回路Ｇ３か
らＬ信号が供給されるか、又は第１の記憶回路Ｆ１がセ
ットされて第１の記憶回路Ｆ１のｄ出力端子からＬ信号
が他方の入力端に供給されたときに出力がＨとなりＲＥ
Ｗ駆動回路１１を駆動する信号を出力するためのもので
ある。

そして、これらのゲート回路０２〜Ｇ４も第１のゲ゛−
ト回路Ｇ１と同様いずれもＮＡＮＤゲ゛−トによって構
成されている。

４はスイッチ回路であり、テープの走行方向が変わった
こと、或いはテープの走行が止まったことを検出して第
３、第４の記憶回路Ｆ３．Ｆ、のリセット端子すにＬ信
号を供給するためのものである。

５〜９はプルアップ抵抗であり第１第２の記憶回路Ｆ１
．Ｆ２のａ、ｂ入力端子、あるいは第３、第４の記憶回
路Ｆ３．Ｆ、のｂ入力端子が接地されていない時に各入
力端子をハイレベルにバイアスするためのものである。

十ＢはＮＡＮＤゲートに電源を供給し、あるいは抵抗５
〜９に依るバイアスを与える為の電源供給源である。

次に上記構成の作動を図に示す回路図を参照して詳細に
説明する。

まずＲＥＷ状態の時に一旦ＦＦ状態に自動切換後５ＴＯ
Ｐ状態にする場合について説明する。

今、ＲＥＷ指令スイッチ１がオンの状態にあるとすると
第１記憶回路Ｆ１のセット入力端子ａにＬ信号が印加さ
れており第１記憶回路Ｆ１のｄ出力端子にはＬ信号が現
われている。

したがって第４のゲート回路Ｇ４の出力はＨ信号となり
、ＲＥＷ駆動回路１１が駆動されている。

そしてこの場合には第１の記憶回路Ｆ１におけるｄ出力
端子のＬ信号に依り、第３の記憶回路Ｆ３がセットされ
ており第３の記憶回路Ｆ３のＣ出力端子にはＨ信号が現
われている。

この状態において今５ＴＯＰ指令スイッチ３を押圧した
とするとダイオードＤ３に依り第１の記憶回路Ｆ１がリ
セットされ、第１の記憶回路Ｆ１のｄ出力端子からＨ信
号が現われこれが第１のゲート回路Ｇ、に供給される。

一方策３の記憶回路Ｆ３におけるＣ出力端子はＨ信号が
現われたままであるから第１のゲート回路Ｇ１からＬ信
号が第２のゲート回路Ｇ２に供給され、第２のゲート回
路Ｇ２の出力はＨとなりＦＦ駆動回路１０が駆動される
。

この時第４のゲート回路Ｇ４は両入力共Ｈ信号でありＲ
ＥＷ駆動回路１１は駆動されない。

上記の如＜ＲＥＷからＦＦ状態になり、テープスピード
が段々遅くなりテープ走行が逆方向になるか停止に近づ
くとスイッチ回路４からＬ信号が現われ、これが第３、
第４の記憶回路Ｆ３．Ｆ４のｂ入力端子に夫々供給され
第３、第４の記憶回路Ｆ３．Ｆ４はリセットされ元の状
態に戻り、５ＴＯＰ状態になる。

ＲＥＷからＦＦ指令スイッチ１を押した時は勿論そのま
まＦＦ状態になることは明らかである。

又、この時ＲＥＷ状態からＦＦ状態にテープ走行方向が
変わる際にスイッチ回路４よりリセット信号が第３、第
４の記憶回路Ｆ３．Ｆ４に供給され、第３、第４の記憶
回路Ｆ３． Ｆ４が一旦リセットされる。

次にＦＦ状態の時に一旦ＲＥＷ状態に自動切換後５ＴＯ
Ｐ状態にする場合について説明する。

今ＦＦ指令スイッチ２がオンしており、第２の記憶回路
Ｆ２のセット入力端子ａにＬ信号が印加されているとす
ると第２の記憶回路Ｆ２はセットされており、第２の記
憶回路Ｆ２のｄ出力端子にはＬ信号が現われている。

したがって第２のゲート回路Ｇ２の出力はＨ信号であり
、ＦＦ駆動回路１０が駆動されている。

そしてこの時には第２の記憶回路Ｆ２のｄ出力端子に現
われたＬ信号に依り、第４の記憶回路Ｆ４がセットされ
ており第４の記憶回路Ｆ４のＣ出力端子にはＨ信号が現
われている。

今、この状態で５ＴＯＰ指令スイツチ３を押圧するとダ
イオードＤ４を通して第２の記憶回路Ｆ２がリセットさ
れ、第２の記憶回路Ｆ２におけるｄ出力端子からＨ信号
が現われ、これが第３のゲート回路Ｇ３に供給される。

一方このときには第４の記憶回路Ｆ４におけるＣ出力端
子にＨ信号が現われているから第３のゲート回路Ｇ３か
らはＬ信号が現われ、これが第４のゲート回路Ｇ４に供
給される。

したがって第４のゲート回路Ｇ４の出力はＨ信号となり
、ＲＥＷ駆動回路１１が駆動される。

そしてこの時には第２のゲート回路Ｇ２の両入力端子共
Ｈ信号が現われておりＦＦ駆動回路１０は駆動されない
。

上記のようにしてＦＦ状態からＲＥＷ状態になり、テー
プスピードが徐々に遅くなり、テープ走行が逆方向にな
るか停止に近づくとスイッチ回路４からＬ信号が現われ
、これが第３、第４の記憶回路Ｆ３．Ｆ４のｂ入力端子
に夫々供給されるため、第３、第４の記憶回路Ｆ３．Ｆ
４がリセットされ、元の状態に戻り、５ＴＯＰ状態にな
る。

尚ＦＦ状態からＲＥＷ指令スイッチ２を押した時は勿論
そのままＲＥＷ状態になる。

ただしこの時もＲＥＷ状態からＦＦ状態にテープ走行方
向が変わる際にスイッチ回路４よりリセット信号が現わ
れ、これが第３、第４の記憶回路Ｆ３．Ｆ４に供給され
、第３、第４の記憶回路Ｆ３．Ｆ、が一旦リセットされ
る。

このように上記実施例に依れば第３、第４の記憶回路Ｆ
３．Ｆ４に対するセット信号が第１、第２の記憶回路Ｆ
１． Ｆ２がセットされている間供給されるのでＲＥＷ
状態、ＦＦ状態及びスタート時にスイッチ回路４がＬ信
号を供給する状態にあって第３、第４の記憶回路Ｆ３．
Ｆ４がリセットされたとしてもただちに正確にセットさ
れるという特長を持っている。

又、実施例ではＲＥＷ状態、ＦＦ状態から５ＴＯＰ状態
に切換ることを指令したときのみについて説明し、図も
その部分しか示していないが、ＰＬＡＹ指令スイッチと
、このＰＬＡＹ指令スイッチを押圧したことを記憶する
ＰＬＡＹ記憶回路を設け、ＰＬＡＹ指令スイッチを押圧
した時に第１、第２の記憶回路Ｆ１．Ｆ２をリセットす
る様なダイオードを設け、ＰＬＡＹ記憶回路がセットさ
れている時にはＰＬＡＹ状態になる様にゲート回路を設
ければＲＥＷ状態、ＦＦ状態からＰＬＡＹ指令スイッチ
を押圧したときに一旦ＦＦ状態、ＲＥＷ状態になって、
テープ走行方向が変わると同時にＰＬＡＹ状態になるよ
うに構成することも可能である。

以上、実施例より明らかなように本発明に依ればＲＥＷ
状態、ＦＦ状態からＰＬＡＹあるいは５ＴＯＰ指令スイ
ツチを押圧すると一旦ＦＦ状態あるいはＲＥＷ状態に切
換換える操作を自動的に且つ正確に行なうことができこ
れによってモータの回転を減速させて磁気テープの走行
方向が変わるとき或いはスピードが零に近ずいた時にＰ
ＬＡＹもしくは５ＴＯＰの所望の状態にすることができ
、従って磁気テープの損傷を極力防止することができる
ものである。

したがって、本発明によればブ１／・−キをモータの回
転力がほとんど零になった時に作用させるものにするこ
とができブレーキ機構を簡単なものにすることができる
等多くの優れ−た利点を有するものである。

【図面の簡単な説明】 図は本発明の磁気記録再生装置における一実施例の電気
回路図である。 Ｆ１〜Ｆ４・・・・・・記憶回路、０１〜Ｇ４・・・・
・・ゲート回路、Ｄ１〜Ｄ４・・・・・・ダイオード、
１〜３・・・・・・操作指令スイッチ、４・・・・・・
リセット回路、５〜９・・・・・・抵抗。

Claims (1)

【特許請求の範囲】
1. １ 巻戻し、早送りの各指令スイッチがオン作動された
   時に上記各指令スイッチに対応して夫々セットされる第
   １、第２の記憶回路と、上記第１、第２の記憶回路がセ
   ットされた時、夫々の出力に依って各記憶回路に対応し
   てセットされる第３、第４の記憶回路と、第１の記憶回
   路がリセットされ、且つ第３の記憶回路がセットされて
   いる状態を検出する第１のゲート回路と、第１のゲート
   回路が上記の状態を検出しているとき、あるいは第２の
   記憶回路がセットされた時に早送り駆動回路を駆動する
   信号を供給する第２のゲート回路と、第２の記憶回路が
   リセットされ、且つ第４の記憶回路がセットされている
   状態を検出する第３のゲート回路と、第３のゲート回路
   が上記の状態を検出しているときあるいは第１の記憶回
   路がセットされた時に巻戻し駆動回路を駆動する信号を
   供給する第４のゲートと、磁気テープの走行方向が変わ
   った時或いはテープスピードが遅くなった時これを検出
   して第３、第４の記憶回路をリセットするリセット手段
   とを具備してなる磁気記録再生装置。