JPS5820226B2 - 静止電力変換装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、誘導加熱調理器、超音波応用器機、静電集塵
器、電子レンジのマグネトロン等の負荷変動の非常に大
きな負荷を駆動するための静止電力変換器に用いられる
制御回路に関するものである。

従来、負荷が変動すると、半導体固体スイッチング素子
の導通間隔又は、非導通間隔を変えて、静止電力変換装
置が、その負荷に適したトリガー周期で動作するように
制御する方式があった。

しかしこの方式の欠点は、半導体スイッチング素子のタ
ーンオフタイムを直接制御対象としていないため、非常
に大きな負荷変動があると、転流失敗（ｃｏｒｒｍｕｔ
ａｔｉｏｕ ｆａｉｌｕｒｅ ）する恐れがあった。

本発明の主目的は、負荷変動の大きな負荷を駆動するた
めの高周波サイクロコンバータ或いは高周波インバータ
等の複数ケの双方向導通固体スイッチング素子ブロック
により構成された静止電力変換器に用いられる制御回路
において、一方の固体スイッチング素子ブロックの電流
が零点を切る点から他方の固体スイッチング素子ブロッ
クがターンオンするまでの時間を所定の値以上になるよ
うに制御して、負荷が大きく変動しても安定に動作する
静止電力変換器を提供しようとするものである。

更に、より詳細な目的は、上記静止電力変換器が、安定
に起動するような起動手段を提供しようとするものであ
る。

更に、他の目的は、出力電力を代表する回路パラメータ
を検知して、その値により上記時間を制御御する手段を
提供しようとするものである。

更に他の目的は、ユーザー調節手段により出力電力を調
節するため、上記時間を所定の値以上の任意の値に自由
に設定できる手段を提供しようとするものである。

更に他の目的は、高周波サイクロコンバータに関するも
ので、電源の極性に応じてトリガー順序を切替える手段
を提供しようとするものである。

以下本発明の実施例について説明する。

第１図は本発明を誘導加熱調理器に応用した場合の制御
の概念図で、１は商用電源、２は静止電力変換器、３は
加熱コイルで鍋４と電磁的に結合されている。

５は本発明による制御回路で、静止電力変換器２よりの
信号と、使用者が電力の調整をする入力信号により、静
止電力変換器２の動作状態が制御されるものである。

第２図は第１図に於ける加熱コイル３と鍋４との結合を
示す断面図で、加熱コイル３と鍋４との間に非磁性で非
金属材料より成るトッププレート６より構成されている
。

第３図は第１図のブロック図を実際の回路に具体化した
ものである。

静止電力変換器２は商用電源１を直接高周波電力に変換
する高周波サイクロコンバータを構成している。

図中の７．８，９゜１０はサイリスクで高速スイッチン
グ動作を行う。

１１は転流コンデンサで加熱コイル３とＬ−Ｃの振動回
路を形成し、前述のサイリスクの転流回路となっている
。

１２は無効電流を回生ずるコンデンサ、１３はサイリス
クの電流を検出する変流器、１４は加熱コイル３の電流
の零点を検出するための変流器（ＣＵＲＲＥＮＴ ＴＲ
ＡＮＳＦＯＲＭＥＲ）、１５は静止電力変換器２への入
力電流を検出するための変流器である。

そして制御回路５の内部は、１６のパワー制御回路と、
１７のゲートトリガ回路と、１８の保護回路より成って
いる。

上記パワー制御回路１６は入力電流検出変流器１５とサ
イリスク電流検出電流器１３の出力信号を夫々入力とし
、使用者の設定するパワーになるよう出力をゲートトリ
ガ回路１７へ与える。

このゲートトリガ回路１７はパワー制御回路１６の出力
と、負荷電流の零点を検出する零点検出変流器１４の出
力及び保護回路１８の出力信号を入力としサイリスタ７
．８，９，１０のターンオフタイムを所定のパワーにな
るよう設定したり、ゲートトリガ信号のオンオフを行う
ものである。

又保護回路１８はサイリスクの電流が異常に増加した場
合などにゲートトリガ信号を停止したりするものである
。

第４図は本発明に係わる第３図のゲートトリガ回路１７
を更に具体的に示したもので、１９は加熱コイル電流の
零点検出手段、２０は電圧制御タイマでＣ−Ｈタイマ、
又はデジタルのタイマなどが考えられる。

そして、タイマ時間を可変するため外部より信号を与え
ている。

このタイマ時間は第３図のサイリスタ７．８，９，１０
のターンオフタイムに相当しこのタイマ時間を変えるこ
とによりパワー制御が可能である。

２１は励振手段で電圧制御タイマ２０からの出力信号に
より、サイリスク？、８，９．１０の夫々にトリガパル
スを分配するデバイダ、そしてトリガパルスを増巾する
パルス増巾器とより構成されている。

第５図は本発明に係わる第４図のゲートトリガ回路のブ
ロック図を更に具体的に示したものである。

１４は前述の加熱コイル３の零点検出変流器、２２は加
熱コイル３の電流の大小の変化によっても電流の零点を
正確に検出するためのクリッパ回路で零点検出変流器１
４からの出力を加熱コイル３の電流の大小にかかわらず
一定の振巾の信号にしている。

２３は零点検出回路で、クリッパ回路２２の出力が零点
を交差する点で高速のスイッチング出力を得ている。

２４は電圧制御タイマで、零点検出回路２３の出力を、
パワー制御端子の電圧で決定される所定の時間、立上り
、立下りとも遅延させるものである。

２５は遅延回路で、電圧制御タイマ２４で遅延された出
力を一定の時間遅延するものである。

２６はトリガモード制御回路で商用電源１の電圧の方向
が逆転すると、サイリスタ７．８，９，１０へのトリガ
順序を切り換るごとく信号が反転するようになっている
。

２７はデバイダで、遅延回路２７の出力す、ｂ、 トリ
ガモード制御回路２６の出力Ｃ，Ｃにより、サイリスタ
７．８，９，１０のトリガパルスを分配している。

２８，２９，３０，３１はパルス増巾器でデバイダ２７
から発生した出力をサイリスクのトリガ可能なレベル迄
増巾するものである。

３２゜３３．３４，３５は絶縁されたパルス結合器で、
出力は夫々のサイリスクのゲ゛−ト、カソード間に接続
されている。

３６は電源の零クロス検出回路で、第３図の商用電源１
の電圧方向を検出して入力電圧の零点に同期した方形波
のパルスを発生している。

そして、この出力は、前述のトリガモード制御回路２６
、後述の単安定マルチバイブレーク３７、起動回路３９
へ入力されている。

３７は単安定マルチバイブレークで、電源零クロス検出
回路３６の出力の立上り、立下り双方で単安定動作をし
、商用電源１が起動可能な電圧に達する迄デバイダ２７
を禁止し、トリガパルスは発生しないようになっている
。

３８はタイミングリミッタ回路で、電圧制御タイマ２４
の動作時間すなわち転流回路で与えられるサイ１ノスタ
のターンオフタイムがサイリスク素子の持つターンオフ
タイムより短くならないよう電圧制御タイマ２４の動作
時間の最小値を設定するものである。

３９は起動回路で、電源零クロス検出回路３６、単安定
マルチバイブレーク３７の出力により、商用電源１の電
圧方向がどちらであるかによって、電圧制御タイマ２４
、遅延回路２５を強制的に初期状態ないしは動作状態に
セットし、起動パルスをとのサイリスタから与えるか決
定するものである。

第６図は本発明の第５図のブロック図を具体的な回路図
にしたものである。

図中の破線のブロックは第５図のブロックの番号に対応
している。

クリッパ回路２２は逆並列に接続されたスイッチングダ
イオード４０．４１により構成されている。

零点検出回路２３は基準電圧を零電位にしたコンパレー
タ４３で構成されている。

電圧制御タイマ２４はコンパレーク４８，５３と、その
入力側に設けられた時定数回路、抵抗４４．４６とコン
デンサ４７、及び抵抗４９．５１とコンデンサ５２によ
って零点検出回路２３の出力の立上りと立下により、基
準電圧のパワー制御端子の電圧で定まる時間遅延するよ
う構成されている。

遅延回路２５はコンパレータ５９と、抵抗５７，５８で
定まる基準電圧発生源、及び、抵抗５４，５５、コンデ
ンサ５６の時定数回路によりコンデンサ５６の充放電に
より、電圧制御タイマ２４の出力信号ａを、はんの少し
遅延している。

トリガモード制御回路２６は、電圧制御タイマ２４の出
力信号ａを、商用電源１の電圧方向がどちらであるかに
よって、反転したり、非反転のまま出力したりするもの
で、数ケのＮＡＮＷ−１−とＮＯＴ回路によって得てい
る。

この回路は、排他的論理和ＥＸＣＬ−ＵＳＩＶＥＯ’（
を構成している。

デバイダ２７は４つの３人力ＮＯＲゲートで構成されて
おり、ＮＯＲゲート６２は「耳、６３はｂ＋ｃ、６４は
百丁７．６５はｂ ＋ ｃ 、の条件になっている。

この夫夫の条件に合致したとき出力が発生するようにな
っている。

パルス増巾器２８，２９，３０，３１は夫々、同一回路
なので一回路しか提示していない。

パルス増巾器２８の構成は、ベース接地されたトランジ
スタ６８と、コレクタ接地されたダーリントン接続のト
ランジスタ７０．７１より出力を得ている。

パルス結合器３２，３３，３４．３５はリング型のフェ
ライトコアで構成されたパルストランスである。

パルス結合器３２，３３，３４゜３５は同一回路である
ので一回路しか提示していない。

電源零クロス検出回路３６は基準電圧を零電位にしたコ
ンパレータ９６により構成されている。

単安定マルチバイブレーク３７は、周知の単安定マルチ
バイブレーク回路にトリガ用トランジスタ１０１と、Ｎ
ＯＴ回路９７及び微分コンデンサ９８．９９により入力
波形の立上り、立下り時ニ単安定マルチバイブータを動
作させパルス出力を得るよう構成されている。

タイミングリミッタ回路３８は抵抗７５．７６で定まる
電圧をトランジスタ７４のエミッタホロワで出力してい
るので。

パワー制御端子の電圧が、抵抗７５．７６で定まる電圧
により下ろうとしても、トランジスタγ４のコレクタか
らエミッタへ電流が流れ込むので電圧は下らない構成と
なっている。

起動回路３９は、２ケのＡＮＤゲートとＮＯＴ回路、及
び２ケのトランジスタ等より構成されており、商用電源
１の電圧の方向がどちらであるかによってコンデンサ４
７．５２．５６を放電状態、又は充電状態にするか決定
するものである。

第７図は第３図に示す商用電源１のＬ２に正方向の電圧
が発生している時、今、この時を正サイクル（ＦＯＲＷ
ＡＲＡ ＣＹＣＬＥ）時と呼称する。

この正サイクル時の動作波形である。

図中のＴ１は電圧制御タイマ２４で定まる遅延時間、Ｔ
２は遅延回路２５で定まる一定の遅延時間である。

第８図は第３図に示す商用電源１のＬ２に買方。

向の電圧が発生している時、今、この時を逆サイクル（
ＲＥＶＥＲ８Ｅ ＣＹＣＬＥ）時と呼称する。

この逆サイクル時の動作波形である。

図中のＴ１ は前述と同じ、電圧制御タイマ２４で定ま
る遅延時間、Ｔ２は遅延回路２５で定まる一定の遅延時
間。

である。

第９図は第３図に示す商用電源１の正サイクリ時、逆サ
イクル時を含めた長い時間でみた場合の動作波形である
。

商用電源１の電圧が起動可能な電圧迄上昇するのを単安
定マルチバイブレーク３９で待期し、正サイクル時には
サイリスタＴへ、負サイクル時にはサイリスタ８へ起動
パルスを発生させている。

各サイリスクには起動パルスの後に連続してトリガパル
スが印加されているが、この波形図では省略しである。

以上の構成動作波形図を含め、本発明の動作を詳細に説
明する。

静止電力変換装置２として、第３図の高周波サイクロコ
ンバーク、本発明の制御回路として、第６図の具体回路
図、動作波形図として、第７図、第８図、第９図を用い
る。

先ず、第３図の高周波サイクロコンバークの基本的な動
作説明を行う。

商用電源１のＬ２端子が正方向電圧の正サイクル時、Ｌ
ｌ−Ｌ２２端子が起動可能電圧であれば、一番最初にサ
イリスタ７をトリガする。

そして、はんの少し遅れてサイリスク８をトリガする。

このサイリスク８のトリガ電流は多少巾の広いゲート電
流が必要である。

前述のサイリスタ７がトリガされると、転流コンデンサ
１１と加熱コイル３によりＬ−Ｃの振動電流が流れる。

この電流は正弦波で立ち上る。

そして、サイリスク７が導通している時に、サイリスタ
８はトリガされているので、振動電流のはねかえり電流
はサイリスタ８からコンデンサ１２を通って回生される
。

そして、このサイリスタ８が導通している時間は、サイ
リスタ７のアノード・カソードは逆バイアスとなるので
、転流回路で与えられるターンオフタイムとなる。

前述のサイリスタ８の導通時間がサイリスタ７の持つ素
子自体のターンオフタイムより長い時間、経過後、サイ
リスタ８が導通中でも、サイリスタ９をトリガする。

このとき、サイリスタ７はターンオフしているので、サ
イリスタ８へ流れていた電流は、サイリスタ９へ流れ、
更に、サイリスク８へ流れていた時は商用電源１より高
い電圧源でないと流れなかったのがサイリスタ９で短絡
された形になるので、サイリスタ７へ流れた時と同程度
の振動電流が流れる。

そして、サイリスタ８にはアノード、カソード間に商用
電源１の電圧が逆バイアス電圧として印加されるのでサ
イリスタ８はターンオフする。

サイリスタ１０は前述のサイリスタ９のトリガより少し
遅れて、サイリスタ９の導通中にトリガする。

サイリスタ１０のトリガ電流は前述のサイリスタ８の場
合と同じく多少巾の広いゲート電流が必要である。

サイリスタ９へ流れた振動電流のはねかえり電流はサイ
リスク１０へ流れる。

サイリスク１０へ電流が流れている期間は、サイリスタ
９のアノード、カソードはほんのわずかな電圧で逆バイ
アスとなるのでこれは転流回路で与えられるターンオフ
タイムとなる。

サイリスタ９は、素子自体の持っているターンオフタイ
ムより長い時間、サイリスク１０を導通させることによ
りターンオフできる。

そしてサイリスタ９のターンオフの後、サイリスタ７を
トリガする。

そうするとサイリスタ１０に流れていた電流は、サイリ
スタ１０のア、′−ド、カソードが逆バイアスされるた
めターンオフし電流は流れなくなり、サイリスタ７から
コンデンサ１１、加熱コイル３のＬ−Ｃの振動電流が流
れ始める。

以下、順次点弧していけば同じ動作が得られる。

以上が、正サイクル時の高周波サイクロコンバータの動
作説明である。

次に商用電源１のＬ２端子が負のとき、いわゆる逆サイ
クル時のときの動作を説明する。

Ｌ２゛端子が負極性であ゛るので、起動トリガパルスは
サイリスタ８へ与えなければならない。

Ｌ２端子が起動可能電圧であれば、サイリスタ８がトリ
ガする。

そして、はんの少し遅れてサイリスタ７をトリガする。

このサイリスク７のトリガ電流は多少巾の広いゲート電
流が必要である。

そして、前述の正サイクルと同じように、転流コンデン
サ１１と、加熱コイル３の振動電流のはねかえり電流は
、コンデンサ１２からサイリスタ７を通って回生される
。

そして、サイリスタ７が導通している時間はサイリスタ
８が逆バイアスとなるので、サイリスタ８はターンオフ
する。

そして、サイリスタ７の導通時間が、サイリスタ８の持
つ素子自体のターンオフ時間より長い時間、経過後サイ
リスタ７が導通中でも、サイリスク１０をトリガする。

そうすると、サイリスタ７に流れていた電流は、サイリ
スタ１０へ流れ始め、シサイリスタ８へ流れた時の同程
度の振動電流が流れる。

ここで、サイリスタ７は、アノード、カソードが逆電圧
になるので、サイリスタ１０の電流が流れている時にタ
ーンオフする。

サイリスタ９は、前述のサイリスタ１０のトリガより少
し遅れて、サイリスタ１０の導通中にトリガする。

サイリスタ９のトリガ電流は、多少巾の広いゲート電流
が必要である。

サイリスタ１０へ流れた、はねかえり電流はサイリスタ
９へ流れる。

そしてサイリスタ９の導通時間は、サイリスタ１０のタ
ーンオフ時間になるめで、この時間は前述のように、素
子自体のターンオフタイムより長い時間とる必要がある
。

そして、サイリスタ１０の持つ素子自体のターンオフタ
イムを経過後、サイリスタ８をトリガすれば、前述と同
じ動作が得られる。

以上が商用電源１の逆サイクル時の動作である。

以上の動作は第６図に正サイクル時、第７図に逆サイク
ル時の波形を示している。

続いて、本発明に係わるゲートトリガ回路の動作を、第
３図のサイクロコンバータ、第６図の具体構成図、第７
図、第８図、第９図の波形図を用いて説明する。

第３図の高周波サイクロコンバータは直接低周波交流を
高周波交流に変換するものであるから、商用電源１がど
ちらの極性であるかを判別し、起動可能電圧に達したと
き、サイリスタ７、又はサイリスタ８のいずれかに、起
動パルスを与えなくてはならない。

先ず、第３図のＬ２端子の電圧が正の正サイクル時の動
作を起動準備状態から、発振状態を含め説明する。

次に第３図Ｌ２端子の電圧が負の逆サイクル時の起動準
備状態から、発振状態を含め説明する。

正サイクル時、商用電源１が負から正の電圧に切換わる
と、第６図のコンパレータ９６は、信号が反転入力（Ｉ
ｎｖｅｒｔｉｎｇ Ｉｎｐｕｔ ）に接続されているの
で、コンパレータ９６の出力は、ＨからＬレベルに変化
する。

コンパレータ９６がＨからＬレベルに変化すると、ＮＯ
Ｔ回路９７の出力はしからＨになり、コンデンサ９９を
通じ、トランジスタ１０１を瞬時、ＯＮＬ、トランジス
タ１０６゜１０９で構成された単安定マルチバイブレー
クをトリガする。

そして、トランジスタ１０９のコレクタには、コンデン
サ１０５、抵抗１０３で決定される時定数の間Ｈレベル
になる。

この単安定マルチバイブレータ３７と、電源零クロス検
出回路３６の出力波形を第９図に示している。

単安定マルチバイブレーク３７のＨレベルの時間は第３
図の高周波サイクロコンバータが起動可能な電圧迄上昇
するのを待期するのであるから、数１００μＳもあれば
十分であろう。

単安定マルチバイブレーク３７の出力がＨレベルなると
、この出力に接続された３人力ＮＯＲゲ゛−トロ２，６
３，６４゜６５の共通接続端子は、単安定マルチバイブ
レーク３７がＨレベルのときは、総てのＮＯＲゲー／″
の出力はＬレベルとなり、どのサイリスクにもトリガは
印加されないようになっている。

この単安定マルチバイブレーク３７の出力と、電源零ク
ロス検出回路３６の出力は起動回路３９へ入力されてい
る。

今、商用電源１は正サイクル時であるから、電源零クロ
ス検出回路３６の出力はＬレベルで、ＡＮＤゲート８８
の出力がＬレベルになっている。

ＡＮＤゲ゛−ト８８の出力がＬレベルならトランジスタ
８７はＯＦＦである。

従って、コンデンサ６２の電荷は影響を受けない。

ダイオード８４も、アノード側がＬレベルなので、導通
しない。

他方ＮＯＴ回路８３の入力、すなわち電源零クロス検出
回路３６の出力はＬレベルであるから。

出力はＨレベルになっている。

ＡＮＤゲ゛−ト８２の他方の入力端子は単安定マルチバ
イブレーク３７の出力へ接続されており、単安定マルチ
バイブレーク３７の出力は、商用電源１の極性が反転し
てから一定の時間、Ｈレベルになるので、ＡＮＤＮＯゲ
ートの出力も、単安定マルチバイブレーク３７で決定さ
れる一定の時間、Ｈレベルになる。

従って、トランジスタ７９は、その時間だけＯＮになる
。

トランジスタ７９がＯＮすると、“コンデンサ４７の電
荷はダイオード４５．７７を通じて瞬時に放電し、コン
デンサ５６はダイオード７８を通じて瞬時に放電する。

この状態は正サイクル時に於ける起動の準備段階で、デ
バイダ２７のＮＯＲゲート６２，６３，６４，６５の禁
示を解除すればサイリスタ７ヘトリガが印加されるよう
になっている。

確認のため、コンデンサ４７、及び５６が放電状態のト
リガ位置がどのサイリスクにあるか動作をたどってみる
。

コンデンサ４７は強制的に放電されているので、それ以
前の回路の状態がＨレベルでも、Ｌレベルでも関与しな
い。

コンデンサ４７は反転入力へ接続されているので、コン
パレータ４８の出力はＨレベルである。

従ってコンデンサ５２は充電状態にある。

コンデンサ５２はコンパレータ５３の非反転入力に接続
されているので、コンデンサ５２が充電状態ならば、コ
ンパレータ５３の出力ａはＨレベルになる。

コンパレータ５３の出力ａがＨレベルになればコンデン
サ５６も充電状態になるはずであるが、トランジスタ７
９がＯＮｔ、ているので、コンデンサ５６には電荷が充
電しない。

従ってコンパレータ５９の出力すはＬレベルとなる。

トリガモード制御回路２６は電源零クロス検出回路３６
の出力と電圧制御タイマ２４の出力ａとの排他的論理和
をとっている。

正サイクル時は、コンパレータ９６の出力はＬレベルな
ので、ＮＡＮＤゲ゛−ト９２の出力はＨレベルになって
いる。

これはＮＡＮＤゲ′−トは入力のＬレベルが優先するか
らであり、他方の入力状態がＨでもＬレベルでも出力は
影響されないからである。

一方、コンパレータ９６の出力を入力とするＮＯＴ回路
９０の出力はＨレベルになる。

従って、電圧制御タイマ２４の出力ａはＮＡＮＤゲート
９１で反転されａとなり、もう一段のＮＡＮＤゲート９
３で反転されａとなる。

故に、トリガモード制御回路２６の出力Ｃはａと同じに
なる。

この出力ａは、前述のとおりＨレベルなので、石もＨレ
ベルとなり、その反転出力ＣはＬレベルとなる。

ＮＯＲゲートは総ての入力がＬレベルになったとき始め
て出力がＨレベルになるものである。

今、４つの３人力ＮＯＲゲート６２゜６３．６４，６５
のうち１つの入力は共通に接続されて、Ｈレベルになっ
ているので、総てのＮＯＲゲ゛−トは出力がＬレベルで
ある。

しかして、他の２つの入力にＬレベルが与えられている
と、前述の共通に接続されたゲート入力がＬレベルにな
ったとき、そのＮＯＲゲ゛−トの出力にＨレベルが発生
し、サイリスクにトリガが与えられるものである。

今、コンパレータ５９の出力すはＬレベルであることは
前述のとおりである。

他方の出力ＣがＬレベルになっている。

従ってＮＯＲゲート６２の２つの入力はＬレベルになっ
ており、他方の共通接続された端子をＬレベルにすれば
、ＮＯＲゲート６２の出力はＨレベルになり、トランジ
スタ６８のベース、エミッタを逆バイアスするので、ト
ランジスタ６８はＯＦＦとなる。

従ってトランジスタ７０は抵抗６９を通じてベース電流
が流れてＯＮし、このＯＮ電流でトランジスタ７１もＯ
Ｎし、パルストランス７３の一次巻線に励磁電流を流す
。

そして一次巻線に励磁電流が流れると、二次巻線に接続
されたサイリスタ７のゲート、カソードへ電流が流れ、
サイリスタ７は導通する。

このサイリスタ７゛へ起動のトリガ電流を与えるタイミ
ングチャートを第９図に示している。

このサイリスタ７へ起動トリガ電流が与えられるのは、
商用電源１のＬ２端子の電圧が正のとき、いわゆる正サ
イクル時のみである。

このサイリスタ７ヘトリガ電流が与えられると、サイリ
スタ７はＯＮし、コンデンサ１１と加熱コイル３の振動
回路に電流が流れる。

加熱コイル３に電流が流れると、変流器１４の出力巻線
に電圧が発生する。

そしてこの電圧はダイオード、４０．４１による電圧ク
リッパ回路に与えられ、ダイオードの順方向降下より大
きな値にならないようクリップされる。

今、サイリスタ７をトリガしたとき、電流がサイリスタ
７のアノード→カソード→コンデンサ１１→加熱コイル
３を通って流れるとき、変流器１４の出力巻線の巻き始
めの黒ドツト印をつけた方の端子に正の電圧が発生する
ように、変流器１４の挿入方向を決定しておけば、サイ
リスタ７が導通したとき、クリッパ回路２２の出力には
ダイオード４１の順方向降下電圧＋０．７■が発生する
。

この電圧は零点検出回路２３のコンパレータ４３の反転
入力へ入力されているので、コンパレータ４３の出力は
Ｌレベルになる。

コンパレータ４３の出力がＬレベルになると、コンデン
サ４７の電荷は、前述したように単安定マルチバイブレ
ーク３７の動作時間、トランジスタ７９がＯＮしている
ので、電荷は与えられておらず引続き、電荷は与えられ
ない。

従ってコンパレータ４８の反転入力はＬレベルであるの
で、この出力はＨレベルになる。

コンパレータ４８の出力がＨレベルになっても、コンデ
ンサ５２には、前述の起動準備状態のとき充電されてい
たので電圧は高いままである。

このとき、起動回路３９のトランジスタ８７はＯＦＦに
なっているので、コンデンサ５２の電圧には影響を与え
ない。

コンパレータ５３の出力ａは従ってＨレベルであり、故
に、電圧制御タイマ２４の出力ａはＨレベルである。

第７図に出力の波形を示している。

そして、ａ点がＨレベルになるとコンデンサ５６、抵抗
５４．５５による時定数回路により、コンパレータ５９
の非反転入力（Ｎｏｎｉｎ−ｖｅｒｔｉｎｇ １ｎｐｕ
ｔ）の電圧は指数関数的に増加する。

そして、抵抗５７．５８で定められる基準電圧にコンデ
ンサ５６の電圧が達する迄はコンパレータ５９の出力は
Ｌレベルで、従って遅延回路の出力すはＬレベルである
。

一方、電圧制御タイマ２４の出力ａはトリガモード制御
回路２６に入力されており、電源零クロス検出回路３６
の出力がＬレベルなので、ＮＡＮＤゲ゛−ト９２は禁止
され、ＮＡＮＤゲート９１から、ＮＡＮＤゲート９３を
介し出力石となる。

そして出力石はＮＯＴ回路９４を介し、出力Ｃとなる。

従って、商用電源１が正サイクル時はトリガモード制御
回路２６の出力Ｃはａの反転信号逼になる。

第７図に波形図を示している。

遅延回路の出力ｂ、モード制御回路２６の出力Ｃが共に
Ｌレベルであると、ＮＯＲゲ゛−トロ２の出力はＨレベ
ルで、サイリスタ７のトリガ電流は、引き続き与えられ
る。

ここで、前述の、コンデンサ５６の電圧が、抵抗５７．
５８で定まる電圧に達すると、コンパレータ５９の出力
はＨになる。

故に、遅延回路２５の出力すはＨになり石はＬになる。

この遅延回路２５の動作時間は第７図の最初のＴ２に相
当する。

遅延回路２５の出力すがＨ，ｂがＬレベルになると、Ｎ
ＯＲゲート６２は禁止され、サイリスク７のトリガ電流
は停止する。

しかし、出力もがＬレベルで、トリガモード制御回路２
６の出力ＣもＬレベルなので、ＮＯＲゲ゛−トロ３の出
力のみが、Ｈレベルになる。

そうすると、サイリスタ７には、転流コンデンサ１１と
加熱コイル３の振動電流が流れている途中に、サイリス
タ８がトリガされる。

サイリスタ８カトリガされていても、サイリスタ７には
電流が流れておりサイリスタ７は、そのま才電流が流れ
る。

そして、サイリスタ７の振動電流が、零を交差し、サイ
リスタ８へ電流が流れ始めると、変流器１４には、逆方
向の電圧が発生し、零点検出回路２３の出力は、反転し
、ＬレベルからＨレベルになる。

サイクロコンバータの発振中は起動回路３９のトランジ
スタ７９．８７はＯＦＦであり、コンデンサ４７．５２
及び５６には影響を与えないので、コンデンサ４７は抵
抗４４，４６を通じて充電される。

コンデンサ４７の電圧が、コンパレータ４８の基準電圧
である。

パワー制御端子の電圧に達すると、コンパレータ４８の
出力は、ＨからＬレベルにスイッチングする。

コンパレーク４８の出力がＬレベルになると、今まで充
電されていたコンデンサ５２の電荷は、ダイオード５０
を通じて、急激に放電し、コンパレータ５３の出力はＨ
からＬレベルなる。

このコンデンサ４Ｔの充電時定数による、Ｃ−Ｒの遅れ
時間は第７図の電圧制御タイマ２４の出力ａの最初のＴ
１に相当する。

このコンパレータ５３の出力、すなわち電圧制御タイマ
２４の出力ａがＬレベルになると、トリガモード制御回
路２６の出力Ｃは、前述したようにｄであるので、Ｈレ
ベルになる。

従って石はＬレベルになる。

一方、コンデンサ５６の充電電荷は前記のコンパレータ
５３の出力がＨからＬレベルになった時、抵抗５５を通
じて放電を開始する。

しかし、抵抗５７．５８で定まる基準電圧造、放電する
までは、コンパレーク５９の出力すはＨレベルのままで
ある。

故に遅延回路２５の出力すはＨレベルで、石はＬレベル
である。

遅延回路２５の出力■がＬレベルで、前述のモード制御
回路２６の出力ＴがＬレベルであると、デバイダ２７の
ＮＮＯＲゲート６４が選択され、ＮＯＲゲート６４の出
力はＨレベルになり、パルス増重器３０、パルストラン
ス３４を介して、サイリスタ９にトリガパルスが与えら
れる。

このとき、サイリスク８には電流が流れていたのである
が、サイリスタ９にトリガパルスが与えられて導通し、
サイリスタ８に流れていた電流はサイリスタ９に流れる
。

この時点迄、流れていたサイリスタ８の導通時間は第７
図の最初のＴ１に相当し、サイリスタ７のターンオフタ
イムとなる。

そして、前述の、コンデンサ５６は放電し、抵抗５７．
５８で定まる基準電圧より下ると、コンパレータ５９の
出力すはＨからＬレベルになる。

このとき、電圧制御タイマ２４の出力ａはＬで、トリガ
モード制御回路２６の出カフはＬレベルであるので、デ
バイダ２７のＮＯＲゲート６５が選択され、ＮＯＲゲー
ト６５の出力はＨレベルになり、サイリスタ１０にトリ
ガパルスが与えられる。

先程のコンデンサ５６の放電時間は、第７図の遅延回路
２５の２回目の遅延時間Ｔ２である。

サイリスタ１０はサイリスタ９の導通中に、ゲートトリ
ガが与えられるが、サイリスク９には引き続き電流が流
れ、この電流が零を交差し、サイリスタ１０に電流が流
れ始めると、変流器１４には再び正方向の電圧が発生シ
、コンパレータ４３の出力はＨからＬレベルにスイッチ
ングする。

そうすると、コンデンサ４７に充電されていた電荷はダ
イオード４５を通じ、急激に放電するため、コンパレー
タ４Ｂの出力は、ＬからＨレベルにスイッチングする。

コンパレータ４８の出力がＨレベルになると、放電され
ていたコンデンサ５２は、抵抗４９．５１を通じて充電
し、コンデンサ５２の電圧が、コンパレータ５３の基準
電圧である。

そしてパワー匍脚端子の電圧に達するとコンパレータ５
３の出力ａは。

ＬからＨレベルにスイッチングする。

このコンデンサ５２の充電による、Ｃ−Ｒの遅れ時間は
第７図の電圧制御タイマ２４の出力ａの、２番目のＴに
相当する。

そして、この出力ａがＨレベルになると、トリガモード
制御回路２６の出力ＣはＬレベルに変化する。

コンパレータ５３の出力ａが、Ｈレベルになっても、コ
ンデンサ５６は放電したままなので、再び抵抗５４．５
５を通じて、充電を開始する。

コンデンサ５６の電圧が、コンパレータ５９の基準電圧
に達する迄は、コンパレータ５９の出力すはＬレベルで
あるので、デバイダ２７のＮＯＲゲート６２が選択され
、再びサイリスタ７にトリガパルスが印加される。

そうするとサイリスク１０に流れていた電流は、サイリ
スク７が導通ずるため、流れなくなり、商用電源１から
供給された電流が流れる。

この時点迄、流れていたサイリスタ１０の導通時間は第
７図の２番目のＴ１に相当し、サイリスタ９のターンオ
フタイムとなる。

サイリスタ７が導通すると、以下、動作は同じ繰り返し
となる。

以上が、商用電源１のＬ２端子が正の正サイクル時の動
作である。

次いで、第３図、商用電源１のＬ２端子に負の電圧の発
生している逆サイクル時の動作を説明する。

逆サイクル時、商用電源１が正から負の電圧に切換わる
と、第６図のコンパレータ９６の出力はしからＨレベル
に変化する。

するとコンデンサ９８を通じ、トランジスタ１０１を瞬
時ＯＮし、トランジスタ１０６，１０９で構成された単
安定マルチバイブレークをトリガする。

そして、トランジスタ１０９のコレクタにはコンデンサ
１０５、抵抗１０３で決定される時定数の間Ｈレベルに
なる。

この単安定マルチバイブレーク３７と電源零クロス検出
回路３６の出力波形を第９図に示している。

単安定マルチバイブレーク３７の出力がＨレベルなると
、この出力に接続された、３人力のＮＯＲゲート６２，
６３，６４，６５の共通接続端子は、単安定マルチバイ
ブレーク３７がＨレベルのとき総てのＮＯＲゲートの出
力はＬレベルとなり、どのサイリスクにもトリガは印加
されないようになっている。

この単安定マルチバイブレーク３７の出力と、電源零ク
ロス検出回路３６の出力は起動回路３９へ入力されてい
る。

今、商用電源１は逆サイクル時であるから、電源零クロ
ス検出回路３６の出力はＨレベルで、ＡＮＤゲート８２
の出力はＬレベルになっている。

ＡＮＤゲート８２の出力がＬレベルならトランジスタ７
９はＯＦＦである。

従って、コンデンサ４７の電荷は影響を受けない。

ダイオード７８も、カソード側がＨレベルなので、導通
しない。

他方ＡＮＩ）ゲート８８の他方の入力端子は単安定マル
チバイブレーク３７の出力へ接続されており、単安定マ
ルチバイブレーク３７の出力は、商用電源１の極性が反
転してから一定の時間、Ｈレベルになるので、ＡＮＤＮ
Ｏゲートの出力も、単安定マルチバイブレーク３７で決
定される一定の時間、Ｈレベルになる。

従って、トランジスタ８７は、その時間だけＯＮになる
。

トランジスタ８７がＯＮすると、コンデンサ５２の電荷
は瞬時に放電し、コンアン＋５６はダイオード８４を通
じて瞬時に充電する。

この状態は逆サイクル時に於ける起動の準備段階で、デ
バイダ２７のＮＯＲゲート６２，６３，６４゜６５の禁
止を解除すればサイリスタ８ヘトリガが印加されるよう
になっている。

確認のため、コンデンサ５２が放電状態で、コンデンサ
５６が充電状態のトリガ位置がどのサイリスクにあるか
動作をたどってみる。

コンデンサ５２は強制的に放電されているので、それ以
前の回路の状態がＨレベルでも、Ｌレベルでも関与しな
い。

コンデンサ５２は非反転入力へ接続されているので、コ
ンパレータ５３の出力ａはＬレベルである。

コンパレータ５３の出力ａがＬレベルになればコンデン
サ５６も放電状態になるはずであるが、ＮＡＮＤゲート
８８の出力がＨレベルであるので、コンデンサ５６は放
電しない。

従ってコンパレータ５９の出力すはＨレベルどなる。

トリガモード制御回路２６は電源零クロス検出回路３６
の出力と、電圧Σ制御タイマ２４の出力ａとの排他的論
理和をとっている。

逆サイクル時はコンパレータ９６の出力はＨレベルなの
で、ＮＡＮＤゲート９１の出力はＨレベルになっている
。

一方、コンパレータ９６の出力を入力とするＮＯＴ回路
９０の出力はＬレベ、・ルになる。

従って、電圧制御タイマ２４の出力ａはＮＯＴ回路８９
で反転され習となり、ＮＡＮＤゲート９１で再び反転さ
れａとなり、もう一段のＮＡＮＷ−ト９３で反転されａ
となる。

故に、トリガモード制御回路２６の出カフは■と同じに
なる。

この出力層は、前述のとうりＨレベルなので、石もＨレ
ベルとなり、その反転出力ＣはＬレベルとなる。

今、４つの３人力ＮＯＲゲート６２，６３６４．６５の
うち１つの入力は共通に接続されて、Ｈレベルになって
いので、総てのＮＯＲゲートは出力がＬレベルである。

しかして、他の２つの入力にＬレベルが与えられている
と、前述の共通に接続されたゲート入力がＬレベルにな
ったとき、そのＮＯＲゲートの出力にＨレベルが発生し
、サイリスクにトリガが与えられるものである。

今、コンパレータ６９の出力πはＬレベルであることは
前述のとおりである。

他方の出力ＣがＬレベルになっている。

従ってＮＯＲゲート６３の２つの入力はＬレベルになっ
ており、他方の共通接続された端子をＬレベルにすれば
、ＮＯＲゲート６３の出力はＨレベルになり、サイリス
タ８は導通ずる。

このサイリスタ８へ起動のトリガ電流を与えるタイミン
グチャートを第９図に示している。

このサイリスタ８へ起動トリガ電流が与えられるのは、
商用電源１のＬ２端子の電圧が負のとき、いわゆる逆サ
イクル時のみである。

このサイリスタ８ヘトリガ電流が与えられると、サイリ
スタ８はＯＮＬ、、コンデンサ１１と加熱コイル３の振
動回路に電流が流れ、加熱コイル３に電流が流れると、
変流器１４の出力巻線に電圧が発生する。

そしてこの電圧はダイオード、４０．４１による電圧ク
リッパ回路に与えられ、ダイオードの順方向降下より大
きな値にならないようクリップされる。

今、サイリスタ８が導通したとき、クリッパ回路２２の
出力にはダイオード４０の順方向降下電圧−０，７Ｖが
発生する。

この電圧は零点検出回路２３のコンパレータ４３の反転
入力へ入力されているので、コンパレータ４３の出力は
Ｈレベルになる。

コンデンサ４７が、起動準備状態のとき、コンパレータ
４３の出力がＨかＬレベルが不定であるので、今、Ｈレ
ベルと仮定すると、コンデンサ４７は充電された状態に
なっている。

従って、コンパレータ４３がＨレベルになってもコンデ
ンサ４７の電荷は変化しない。

コンデンサ４７が充電状態にあると、コンパレータ４８
の出力はＬレベルで、コンパレータ５３の出力ａはＬレ
ベルである。

出力ａがＬレベルになると、起動準備状態のとき充電さ
れていたコンデンサ５６は放電を開始する。

コンデンサ５６の電圧が抵抗５７ 、５８で定まる基準
電圧造、低下する迄は、コンパレータ５９の出力すはＨ
レベルでｂはＬレベルである。

一方、コンパレータ５３の出力ａはＬレベルなので、ト
リガモード制御回路２６の出力ＣはＬレベルで、デバイ
ダ２７はＮＯＲゲート６３が選択され、サイリスタ８の
トリガ電流は、引き続き与えられる。

ここで、前述のコンデンサ５６の電圧が抵抗５７．５８
で定まる電圧に達すると、コンパレーク５９の出力はＬ
になる。

故に遅延回路２５の出力すはＬになり、石はＨになる。

この遅延回路２５の動作時間は第８図の最初のＴ２に相
当する。

遅延回路２５の出力すがＬｌ ｂがＨレベルになると、
ＮＯＲゲート６３は禁止され、サイリスタ８のトリガ電
流は停止する。

しかし、出力ｂがＬレベルで、トリガモード制御回路２
６の出力ＣもＬレベルなので、ＮＯＲゲート６２の出力
のみがＨレベルになる。

そうするとサイリスタ８には、転流コンデンサ１１と加
熱コイル３の振動電流が流れている途中にサイリスタ７
がトリガされる。

サイリスク８がトリガされていても、サイリスタ７には
電流が流れておりサイリスタ７はそのまま電流が流れる
。

そして、サイリスタ８の振動電流が、零を交差し、サイ
リスタ７へ電流が流れ始めると、変流器１４には逆方向
の電圧が発生し、零点検出回路２３の出力は反転し、Ｈ
レベルからＬレベルになる。

サイクロコンバータの発振中は起動回路３９のトランジ
スタ７９．８７はＯＦＦであり、コンデンサ４７．５２
及び５６には、影響を与えないので、コンデンサ４７は
ダイオード４５を通じて急速に放電され、コンパレータ
４８の出力はＨレベルになる。

コンパレータ４８の出力がＨレベルになると、コンデン
サ５２の電圧は抵抗４９．５１を通じて指数関数的に上
昇する。

そして、コンデンサ５２の電圧が、パワー制御端子の電
圧に達すると、コンパレータ５３の出力ａはＬからＨレ
ベルにスイッチングする。

このコンデンサ５２の充電の遅れ時間は第８図の電圧制
御タイマ２４の出力ａの最初のＴ工に相当する。

コンパレータ５３の出力ａがＨレベルになると、トリガ
モード制御回路２６の出力ＣはＨレベルになる。

一方、コンデンサ５６の電荷は、コンパレータ５３の出
力ａがＨレベルになった時点から充電し、基準電圧に達
する迄は、コンパレータ５９の出力すはＬレベルで、従
って、デバイダ２７のＮＯＲゲート６５が選択され、サ
イリスタ１０にトリガパルスが与えられて導通し、サイ
リスタ７に流れていた電流はサイリスタ１０へ流れる。

この時点迄流れていたサイリスタ７の導通時間は第８図
の最初のＴ１に相当しサイリスクのターンオフタイムと
なる。

そして、前述のコンデンサ５６は充電し、抵抗５７．５
８で定まる基準電圧より上昇すると、コンパレータ５９
の出力すはＨレベルになる。

このとき、電圧制御タイマ２４の出力ａはＨレベルで、
トリガモード匍］御回路２６の出力石はＬレベルである
ので、デバイダ２７のＮＯＲゲート６４が選択され、Ｎ
ＯＲゲート６４の出力はＨレベルになり、サイリスタ１
０にトリガパルスが与えられる。

上記コンデンサ５６の充電時間は、第８図の遅延回路２
５の２回目の遅延時間Ｔ２である。

サイリスタ９は、サイリスク１０の導通中に、ゲートト
リガが与えられるが、サイリスタ１０には引き続き電流
が流れ、この電流が零を交差してサイリスタ９に電流が
流れ始めると、変流器１４には再び、負方向の電圧が発
生し、コンパレータ４３の出力はＬからＨレベルにスイ
ッチングする。

そうすると、今迄、放電されていたコンデンサ４７の電
荷は抵抗４４゜４６を通じ充電し、パワー制御端子の電
圧に達すルト、コンパレータ４８の出力はＨからＬレベ
ルにスイッチングする。

この時間は第８図の２回目のＴ１に相当する。

コンパレータ４８の出力がＨレベル時にコンデンサ５２
はすでに充電されていたのであるが、コンパレータ５３
の出力ａはコンパレータ４８の出力がＨからＬレベルに
なると、コンデンサ５２は急激に放電し同時にＨからＬ
レベルになる。

コンパレータ５３の出力ａがＬレベルになると、トリガ
モード制御回路２６の出力ＣはＬレベルになる。

一方、コンデンサ５６の電荷は充電しているので、ａ点
がＬレベルになっても、抵抗５５で放電を開始し、コン
パレータ５９の基準電圧に達する迄はコンパレータ５９
の出力すはＨレベルで、デバイダ２７のＮＯＲゲート６
３が選択され、再びサイリスタ８はトリガされる。

サイリスタ８がトリガされると、以下同様の繰り返し動
作となり、サイクロコンバータは発振を持続する。

以上が逆サイクル時の動作説明である。ここで、タイミ
ングリミッタ回路３８について述べる。

パワー制御端子の電圧が、抵抗７５．７６で定まる一定
の電圧より下ろうとすると、トランジスタ７４が導通し
、パワー制御端子の方へ電流を流し込むので、パワー制
御端子に接続される電圧源のインピダンスで決定される
電流が流入し、電圧は下らないようになっている。

この電圧は、夫夫のサイリスクの素子自体のターンオフ
時間より長い時間になるよう最低電圧を設定しである。

以上が第６図の詳細な動作説明である。

次に第１０図は本発明に直接関係しないが、フィードバ
ックループを持つ一定パワー制御の一例を示す回路図で
、サイリスクの電流、及びサイクロコンバータへの入力
交流電流のうち大きなレベルを判定し、使用者が設定す
るパワーレベルになるように自動的に電圧制御タイマ２
４の動作時間を設定するものである。

第１０図に於いて、１３は前述のサイリスクの電流を検
知する変流器、１５は第３図のサイクロコンバータ２の
入力電流を検知する変流器、１１０，１１１は、変流器
の出力を直流にするための整流回路である。

１１２は、整流回路１１０，１１１のうちのレベルの大
きい方の信号を出力する、アナログ判別回路、１１３は
使用者が希望する所定のパワーレベルを決めるボリウム
である。

１１４は、ボリウム１１３の抵抗値の変化を、適当な電
圧レベルに変換する、パワーセツティング回路、１１５
は比較増巾器でアナログ判別回路１１２の出力と、パワ
ーセツティング回路１１４の出力の双方を比較し、アナ
ログ判別回路１１２の出力レベルが、パワーセツティン
グ回路１１４の出力レベルより高くなると、出力レベル
を高くし、逆にアナログ判別回路１１２の出力レベルが
パワーセツティング回路１１４の出力レベルより低くな
ると、出力レベルを下げるもので、使用者の設定パワー
レベルより大きなパワーが出ようとすると、比較増巾器
１１５の出力レベルを上昇させ、電圧制御タイマ２４の
動作時間を長くし、サイリスクの電流、及び入力電流を
小さくし、安定する点で制御しようとするものである。

第１１図は第１０図のブロック図を具体的な回路にした
もので、整流回路１１０，１１１は変流器１３．１５の
出力電圧を決定する変流器の負荷抵抗１１６、及び１２
８、交流を直流に変換するブリッジ整流回路、及び負荷
抵抗１２１，１３３より成っており、夫々の整流回路で
整流された脈流は、ダイオード１２２ 、１２３で構成
されたアナログ判別回路１１２に入力され、どちらか高
い方の電圧が出力として発生する。

一方、パワーセツティング回路１１４は抵抗１３４，１
３５による簡易な抵抗分割で、パワー設定ボリウム１１
３を可変することにより出力直流レベルが変化するもの
である。

比較増巾器１１５は演算増巾器１２５を中心に構成され
ており、非反転入力にコンデンサ１３６と抵抗１２４よ
り成る平滑回路を設けである。

前述のアナログ判別回路１１２の出力はコンデンサ１３
６で平滑され平担な直流になる。

そして他方の、パワーセツティング回路１１４の出、力
電圧と比較して演算増巾器１２５の２つの入力電圧がほ
ぼ等しくなるように電圧制御タイマ２４のコンパレータ
４８と５３の入力端子に接続されている。

ここで、抵抗１３４及び１３５は帰還抵抗１２７より可
成り低い値で演算増巾器１２５の出力電圧が変化しても
、パワー設定レベルが変動しないようになっている。

第１２図は本発明のゲートトリガ回路の起動トリガパル
スを与える他の手段を示したもので起動トリガパルスを
サイリスタ７．８同時に与えるものである。

各ブロックの番号は第５図の機能と同じで、同一番号を
附しである。

動作を説明すると、単安定マルチバイブレーク３７は第
５図、第６図で説明したように、商用電源１が零を交差
する毎に、単安定動作を行う。

そしてデバイダ２６を禁止するとともに、起動回路３９
に入力される。

起動回路３９の出力ｄ、ｅは同一の信号が発生するもの
で、単安定マルチバイブレーク３７の単安定動作が終了
したときに、微分パルスを発生するものである。

起動回路３９の出力ｄ、ｅに微分パルスが与えられると
、パルス増巾器２７．２９は両方、瞬時、動作しサイリ
スタ７．８にトリガパルスが同時に与えられ、商用電源
１のＬ２端子が正のときにはサイリスタ７が導通して起
動開始し、逆にＬ２端子が負のときにはサイリスタ８が
導通するものである。

前述のサイリスタ７にトリガパルスが与えられていると
きに、逆並列されたサイリスタ８にもトリガ電流が流れ
るのであるが、サイリスタ７が導通して電流が流れてい
ればサイリスタ８はサイリスタ７のオン電圧で逆バイア
スされ導通しないのである。

第１３図は第１２図の起動トリガを与える手段のブロッ
ク図を具体的に示したものである。

第１４図は第１３囲動作を示す波形図である。

第１３図の動作を第１４図の波形図を用いて簡単に説明
する。

単安定マルチバイブレーク３７の出力は第５図、第６凶
で述べたように、第１４図の上から二番目に示した波形
である。

そしてその信号をトランジスタ１３９で反転し、第１４
図の２番目の波形にする。

そしてトランジスタ１３９がＯＮからＯＦＦになると、
抵抗１３８、コンデンサ１４０抵抗１４１を通じ、パル
ス増巾器２７がドライブされ、同じく抵抗１４２を通じ
、パルス増巾器２９がドライブされる。

このコンデンサ１４０による微分パルスはサイリスタ７
、又は８がトリガ可能なパルス巾に選定してあり、その
動作波形は第１４図の下の２つの波形である。

この図ではサイリスタ７及び８は起動パルスしか示して
いないが、サイクロコンバータ２が持続して発振すれば
連続的にトリガパルスが発生するものである。

第１５図は本発明の加熱コイル３の電流の正確な零点を
検出するための手段を示す回路で、変流器１４とダイオ
ード４０，４１のクリッパ回路を結合することにより、
加熱コイル３の電流が変化しても正確に方形波に近い一
定レベルの出力が得られるものである。

第１５図において、波形図が示されているので、波形図
を用いて説明する。

加熱コイル３の電流は、サイクロコンバータ２が商用電
源１を直接、高周波交流にするものであるから、商用電
源１の電圧の大きさに比例して、増減する。

この電流の大きさは商用電源１の位相角の９０°と１８
０°近傍では数１０倍から数１００倍も大きさが変化す
る。

あまり変化しない加熱コイル電流の零点を検知するので
あれば、変流器だけでよいが、電流の大きさが変われば
出力レベルが変化して、正確な零点検知できない。

本発明の回路によればダイオードクリッパ４０．４１が
あるため、ダイオード４０．４１が導通する迄、いわゆ
るダイオードの順方向降下、約０．６Ｖに達する迄は変
流器１４の一次巻線数を１、二次巻線数。

をＮとすると、変流器１４は１：Ｎの変圧器として働く
、そしてダイオード４０又は４１が導通すると、変流器
１４は本来の変流器の作用をし、一次電流を１′／Ｎの
大きさにして、２次に流す。

ここでダイオード４０．４１が導通する電圧を０．６゜
■として、一次電流が、いくらの大きさ迄、零点を検出
できるか、概算してみる。

求める式はωＬ１１Ｎ＝０．６である。

Ｌ、は二次巻線開放時のインダクタンスで初透磁率が２
０００程度のリング型のフェライトコアで約１μＨであ
る。

ωはす・イクロコンバータの発振周波数で、サイリスク
の作動周波数から、約２０ ＫＨｚとし、二次巻線の巻
数Ｎを今、仮に３００ターンとすると、Ｔ−０，６゜ω
ＬＩＮ、 でＩ＝ｏ、６／２ πｘ２０ｘ １
０”ｘｉ ｘｌｏ−６Ｘ３００．で約０．０４８Ａと
なる。

実際上サイクロコンバータは大きな電流レベルを扱うも
のであるから全く問題なく電流の零点を検出できるであ
ろう。

もしそれでも不安定なら二次巻線数Ｎを大きくすれば容
易に安定出力が得られるのであろう。

第１６図は本発明第５図の電圧制御タイマ２４をディジ
タルのタイマで構成した例である。

図に於いて、１４３はタイマの最小時間ステップが決定
される水晶発振子、１４４は水晶発振子を入力とする発
振回路で、クロック発生器と呼称する。

１４５はプログラム可能なカウンタ回路で、加熱コイル
３の零クロス検知回路２３の出力の波形のエツジをらカ
ウントを開始するもので後述する第１７図に具体回路を
示しである。

１４６はデジタルコンパレークで、第１１図の比較増巾
器１１５に相当するもので、今、入力信号は図示されて
いないが、パワーセツティングされたレベルと、サイク
ロコンバータ２からの検知レベルをデジタル値で比較し
、差のレベルに応じた出力をデジタルで出力するもので
ある。

他の回路は第５図、第６図と同一の回路で、同一の番号
を附しである。

第１７図は第１６のブロック図の動作を示す波形図で、
クロック発生器１４４の出力と、加熱コイル３の零クロ
ス検知回路２３の出力、及びプログラマブルカウンタ１
４５の出力を示している。

第１７図を用いて、第１６図の動作を説明する。

クロック発生器１４４は水晶発振子１４３の固有振動数
のパルス波形を発生している。

この発振周波数は遅延時間のステップを決定するもので
あるから、例えば０．５μｓなら、２ＭＨｚの水晶発振
子を用いれば良い。

そして、この発振出力が零クロス検知回路２３の出力が
変化したときにプログラマブルカウンタ１４５はカウン
タを開始する。

第１７図ではクロック発生器１４４の２周期分遅延して
いる。

これはデジタルコンパレータ１４６の出力が２になった
場合を意味している。

そして、遅延された出力が第１７図の一番下の図に示す
ように発生するものである。

第１８図Ａは本発明のゲートトリガ回路をサイリスタ７
．８を一組、サイリスタ９，１０を他の一組として、交
互に同時トリガを与えるものの実施例である。

この図から分るようにパルスアンプは４ケから２ケに減
っている。

絶縁型のパルス結合器も同様に２ケ分になっている。

第１８図Ｂは絶縁型のパルス結合器１４９゜１５０のパ
ルストランスの具体図で、一次の励磁巻線に対し、夫々
のサイリスクに接続されるよう２つの２次巻線を持って
いる。

第１９図は第１８図の同時トリガを行うための高周波サ
イクロコンバータの電気結線図である。

図に於いて、１５２，１５３はインダクタで、夫夫のサ
イリスクの電流の変化車重／ｄｔを抑制する働きをする
。

第３図の高周波サイクロコンバータに於いては、各サイ
リスタに時間をずらしてトリガパルスを与えていたため
サイリスク素子のａｉ／ｃｔｔ耐量が高ければ不要であ
ったが、同時にトリガを与えるものではこのインダクタ
がサイリスクに直列に挿入されていなければ、サイクロ
コンバータは作動しない。

第２０図は同時トリガを与えるためのパルス増巾器の具
体的な電気結線図である。

このパルス増巾器１４７は正負の電源を用いており、ト
リガパルスが発生しない時間にはゲートカソード間に逆
バイアス電圧が印加される構成になっている。

この動作は後述する。

第２１図は同時トリガを行ったときの動作波形で、第１
８図の制御回路、第１９図のサイクロコンバータ回路、
第２０図のパルス増巾器を用い、正方向サイクルの動作
波形を示している。

次に動作を説明すると、第１９図のサイクロコンバータ
には起動パルスをサイリスタ７．８へ同時に印加する。

この起動トリガを与える手段についてはすでに述べてき
たので省略する。

サイリスタ７、＆にトリガパルスが与えられると、今、
商用電源１が正方向サイクルなので、サイリスタ７．８
双方がトリガされても、サイリスタ７しか導通しない。

そしてサイリスタ７の電流は転流コンデンサ１１と、加
熱コイル３の振動電流が流れ始める。

そしてこの振動電流が零を交差すると、サイリスタ８は
すでにトリガされていたので、サイリスタ８へ電流が流
れ始める。

そしてサイリスタ８の電流の通電時間がサイリスタ７の
素子自体のターンオフタイムより長い時間ＴＩを経過後
、サイリスク７８にゲート逆バイアスを印加すると同時
に、サイリスタ９，１０をトリガする。

サイリスタ９がトリガされると、サイリスタ８の電流は
インダクタ１５２により、ある時定数を持ってなだらか
に電流は減少し、サイリスタ９の電流はインダクタ１５
３によりなだらかに上昇する。

今、この時間を第２１図にＴ４で示しである。

このＴ４の時間にはサイリスタ８及びサイリスタ９は双
方に電流が流れている。

サイリスタ９，１０がトリガされたとき、その直前迄は
サイリスタ７．８にゲート電流が流れていたので、サイ
リスタ７は、Ｔ４時間のゲート逆バイアスによってゲー
ト電流による残留キャリアを瞬時に放出しサイリスタ７
はターンオフする。

前述のサイリスタ９の電流は、転流コンデンサ１１と加
熱コイル３の振動電流が流れ、この電流が零を交差する
とサイリスタ１０へ電流が流れ始める。

サイリスク１０の電流の通電時間が、サイリスタ９の素
子自体のターンオフ時間より長い時間Ｔ１を経過後、サ
イリスタ９，１０にゲート逆バイアスを印加すると同時
に、サイリ・スタフ、８をトリガする。

サイリスタ１０の電流は、インダクタ１５３によりなだ
らかに減少するので、サイリスタ９はＴ４時間のゲート
逆バイアスによって、ゲート電流による残留キャリアを
瞬時に放出し、サイリスタ９はターンオフする。

以下、サイリスタ７．８とサイリスタ９，１０を交互に
トリガすれば同じ動作が得られる。

以上が正方向サイクル時の動作である。

負方向サイクルの動作については、省略するが、トリガ
は正方向サイクルと同じようにサイリスタ７．８とサイ
リスタ９゜１０を交互にトリガすれは作動する。

この同時トリガ方式のトリガ方法は、例えは正方向サイ
クルについてはサイリスタ７のゲート電流が遮断すると
同時にサイリスタ９にゲート電流が印加されるため、サ
イリスタ７のターンオフタイムがとれないような感じを
受けるが、サイリスタγのアノード近傍のキャリアはサ
イリスタ８が導通している時間Ｔ１に、放出され、ゲー
ト電流が遮断したときにはゲート近傍の残留キャリアの
みで、これはインダクタ１５２による電流の減少時間Ｔ
４のうちにゲ−ト逆バイアスによりはき出されるためタ
ーンオフが可能である。

次に、ゲート逆バイアスを与える第２０図のパルス増巾
器について述べる。

構成はベース接地されたトランジスタ１５６及び１５８
とダーリントン接続されたトランジスタ１６２，１６３
により成っている。

トランジスタ１５６の入力はエミッタから与えられ、Ｔ
ＴＬレベル程度のものである。

今、トランジスタ１５６のエミッタ電圧がＨレベルにな
るとトランジスタ１５６はＯＦＦし、トランジスタ１５
８はエミッタ電圧が高くなるのでＯＮする。

トランジスタ１５８がＯＮするとトランジスタ１６２
、１６３はＯＮＬ、パルストランス１５１の一次巻線に
電流が流れ、二次巻線に接続されたサイリスクのゲート
、カソードにトリガ電流が印加される。

そしてトランジスタ１５８のエミッタ電圧がＬレベルに
なると、トランジスタ１５６はＯＮＬ、、トランジスタ
１５８のエミッタ電圧もＬレベルになり、トランジスタ
１５８のベース、エミッタは逆バイアス電圧が印加され
トランジスタ１５８はＯＦＦし、トランジスタ１５８の
コレクタ電圧は、負の電源電圧−ｙｃｃ迄低下する。

トランジスタ１５８のＯＦＦによりトランジスタ１６２
，１６３はＯＦＦし、パルストランス１５１に流れてい
た電流は零になる。

パルストランス１５１の電流が零に変化すると、パルス
トランス１５１の一次巻線には、−Ｌｄｉ／ｄｔで表わ
される電圧が逆方向に印加される。

この逆方向電圧の大きさは、電流変化率が大きい程大き
な電圧が発生するが、負の電源電圧−ＶＣＣで規定され
る電圧迄、逆電圧は発生する。

パルストランス１５１の二次巻線には巻数比に比例した
電圧がゲート逆バイアスとして印加される。

この状態を第２２図に示しである。

第１８図で補足説明をしておく、同時トリガ方式は商用
電源１がどちらの方向でも、サイリスク７．８及びサイ
リスタ９゜１０を一組として、交互にトリガを与えれば
良いのであるが、トリガモード制御回路３５は必要であ
る。

なぜなら商用電源１の方向が反転すると、交互にトリガ
する順序は同じであるが電圧制御タイマー４へ入力され
る信号のレベルが逆になるため、パルスアンプ１４７，
１４８へ達する迄の、どの位置かで信号レベルを反転し
なければならない。

このトリガモード制御回路３５は排他的論理和（Ｅｘｃ
ｌｕｓ ｉｖｅ ＯＲ）ゲートにより構成されている
。

第２２図は別の同時トリガ方式の構成を示すブロック図
である。

図に於いて１６５は単安定マルチバイブレーク、１６６
は論理ゲート、１６７は禁止ゲートで、他の部分は第１
８図と全く同じで零クロス検出回路２３の入力、パルス
アンプ１４７．１４８の出力に接続される回路は図示し
ていない。

第２３図は第２２図の同時トリガ方式の動作を示す波形
図である。

第２３図を第２２図を用いて詳述する。

この方式は、サイリスクの電流が零を交差して、単安定
マルチバイブレーク１６５で定まる一定時間の後進、ト
リガを与えるものである。

この点が第１８図の同時トリガ方式と異なるところであ
る。

動作を説明すると第２２図に於いて、零クロス検出回路
２３の出力は、電圧制御タイマ２４と単安定マルチバイ
ブレーク１６５へ入力されており、零クロス検出回路２
３の立上り、立下りの双方で単安定動作を行う。

この動作は第２３図に示している。

この動作時間はＴ３である。そして、この１３時間が終
了して次のゲートトリガが与えられる間は、論理ゲート
１６６により、禁止ゲート１６７に信号が与えられ、ト
リガは禁止される。

論理ゲート１６６は単安定マルチバイブレーク１６５と
零クロス検出回路２３のＡＮＤ又はＯＲ等のゲート回路
より成っている。

第２３図は正方向サイクル時の動作しか示していないが
、ここの１３時間はサイリスタ８又はサイリスタ１０の
ターンオン可能な最小時間設定すれば良く、サイリスタ
７又はサイリスタ９のターンオフ時間であるＴ１時間よ
り短い。

Ｔ１時間は１３時間と同じになる迄は、動作するが、１
３時間の方が長くなると、サイリスクは転流失販する。

この方式は同時トリガ方式で、１１時間と１３時間が近
接している場合は、第１８図の同時トリガと同じような
動作になるが、Ｔ１時間の方が十分長い場合は安定に作
動する。

第２４図は位相同期系（Ｐｈａｓｅ ＬｏｃｋｅｄＬｏ
ｏｐ ）を使ったゲートトリガ回路の実施例を示してい
る。

位相同期系は通信機などの受信回路の同調に用いられて
いるもので、内部に電圧制御発振器を持ち、この発振周
波数と入力周波数の位相差を位相検出器で検出し、ロー
パスフィルタで直流にして、電圧制御発振器の制御入力
とするもので、入力周波数の位相と、電圧制御発振器の
発振周波数の位相が同相になるように、自動的に追尾す
るものである。

第２４図に於いて１６８は位相同期系、１６９は位相検
出器、１７０はローパスフィルタ、１７１は電圧制御発
振器、１７２は電圧制御発振器１７１の周波数を１／４
にするカウンタ、１７３は２ビツトのリングカウンタで
ある。

；他の回路は第５図と同一で、同一番号を附しである。

動作を説明すると、零クロス検出回路２３までの出力は
すでに述べてきた動作と同じなので省略する。

零クロス検出回路２３に出力が発生すると、パワー制御
端子で設定される時間、プログラマブルカウンタ１４５
は零クロス検知回路の立上り、立下りとも同一時間遅延
する。

そしてこの出力信号は位相検出器１６９に入力され、電
圧制御発振器１７１の出力信号はカウンタ１７２で１／
４に分周された、カウンタ１７２の出力周波数と位相差
を検出器１６９は位相差が同一なら出力は発生せず、例
えばプログラフプルカウンタ１４５の位相がカウンタ１
７２の出力より進んでいれば正方向の電圧、遅れていれ
ば負方向の電圧が発生するようなものである。

そしてこの位相検出器１６９の出力の交流成分はローパ
スフィルタ１７０で除去され、直流成分のみとなる。

そして電圧制御発振器１７１の基準電圧となり発振周波
数を決定する。

この発振出力はカウンタ１７２で１／４に分周され位相
検知器１６９の入力となり。

プログラマブルカウンタ１４５の入力との位相差を検知
する。

すなわち、プログラマブルカウンタ１４５の出力信号に
追尾するように電圧制御タイマ１７１の発振周波数は決
定される。

電圧制御タイマ１７１の出力は２ｂｉ ｔのリングカウ
ンタ１７３に入力され、一方の出力ＱＡは直接デバイダ
２６へ入力され、他方の出力ＱＢはトリガモード制御回
路３５を通じてデバイダ２６へ入力されている。

デバイダ２６は、第５図の説明で述べたように４つのＡ
ＮＤ又はＯＲゲートで構成されＱＡ出力、ＱＢ出力を４
つの出力信号にデコードするようになっている。

トリガモード制御回路３５は同じく第５図の説明で述べ
たように商用電源１の極性がどちらの方向であるかによ
って、ＱＢ出力を反転するか、非反転のまま出力するか
を決定するものである。

第２４図ではデバイダ２６と、４ケのパルス増巾器を用
いて構成したが第１８図の実施例に示した同時トリガ方
式を用いても、動作は同じである。

この第２４図の位相同期系を用いた方式は負荷の変動に
よって、プログラマブルカウンタ１４５の出力周波数が
変化したときに、電圧制御発振器１７１が自動的に追尾
するので、極めて安定に動作する。

第２５図は第２４図の実施例のブロックの中の２ビツト
リングカウンタの構成図である。

１７４１７５はＪ／にフリップフロップで、接続は周知
である。

そしてクロック入力と出力ＱＡ、ＱＢの波形を右に示し
である。

ＱＡ出力と、ＱＢ出力は丁度位相が９０′￥れた波形と
なる。

第２６図は第２５図、第１６図に示したプログラマブル
カウンタ１４５の具体構成図を示している。

今、カウンタは４ビツトで、２系列構成され零クロス検
出回路２３の出力の立上りと、立下りを夫々の４ビツト
カウンタで遅延するようになっている。

零クロス検出回路２３の出力がＨからＬレベルになると
、１７６．１７７．１７８゜１７９の４つのＴ型フリッ
プフロップにクロック信号が与えられ、パワー制御端子
で設定される状態に各フリップフロップの状態が一致す
ると、エクスクル−ジブＯＲゲート１８１，１８２゜１
８３．１８４の出力は総てＬレベルになり、ＮＯＲゲ゛
−トｉｓｓの出力はＨレベルになり、ＣＬＯＣＫをＮＯ
Ｒゲート１８０で禁示する。

ＮＯＲゲ゛−４１８５の出力がＨレベルになるとＮＯＴ
ゲート１８６の出力はＬレベルになり、フリップフロッ
プ１９５，１９６，１９７，１９８は総てクリアされ、
ＮＯＲゲ゛−１−１９２の出力はＨレベルになる。

すなわち零クロス検出回路２３の出力の立上りで、パワ
ー制御端子の状態で定まる時間遅延して出力が発生する
。

零クロス検出回路２３の出力が立上り時にはフリップフ
ロップ１９５゜１９６．１９７，１９８により、パワー
制御端子の状態で定まる時間遅延する。

動作は立上りの時と同じなので省略する。

第２７図は、電流検出手段の他の方法を示す電気結線図
である。

この図に於いて、１９９゜２００．２０１はシャント抵
抗器である。

夫々のシャント抵抗器は第３図の変流器１３がシャント
抵抗器２００、変流器１５がシャント抵抗器１９９、変
流器１４がシャント抵抗器２０１に相当する。

そして、夫々のシャント抵抗器の接続点Ｇを共通端子と
して、夫々のシャント抵抗器の他方の端子を出力として
、信号が得られるものである。

第２８図は起動可能電圧を検知する他の手段で第５図、
第１２図の単安定マルチバイブレーク３７に相当するも
のである。

第５図、第１２図に於いては起動可能電圧を検知するの
に商用電源１が零を交差して一定時間待期したが、第２
８図では電圧で検知するもので、商用電源１を全波整流
回路２０２で全波整流し、脈流の電圧を出力し、この電
圧をボルテージコンパレータ２０３で波形整形する。

図中、Ｖｒｅｆはボルテージコンパレータ２０３の基準
電圧で、この電圧より入力電圧が高ければ、ボルテージ
コンパレータ２０３の出力はＬレベル、低ければＨレベ
ルとなる。

動作波形は第２８図に示しており、この基準電圧Ｖｒｅ
ｆはサイクロコンバータの起動開始電圧を決定するもの
で、起動可能電圧に設定しておけは、商用電源１の電圧
が変動しても確実な起動開始電圧検知が可能である。

第２９図は三相の高周波サイクロコンバータの電気結線
図である。

図に於いて、２０４，２０５２０６は夫々位相が１２０
°づつ異なる電源である。

２０７〜２１２はサイリスク、２１３，２１４゜２１５
は電力回生用コンデンサ、他の構成部品は第３図と同じ
である。

各サイリスクのトリガ順序は第３１図の説明で述べる。

第３０図は第２９図の三相高周波サイクロコンバータの
ゲートトリガ回路である。

図に於いて、２１６はトリガモード制御回路で、デバイ
ダ２６の入力信号を２１７，２１８，２１９のボルテー
ジコンパレータの３つの出力の状態により、トリガされ
るサイリスクと点弧順序を決定するもので、いわゆるデ
ータセレクタ回路と同等の機能を持つ。

２２０〜２２５はパルス増巾器で、第５図のパルス増巾
器と同一のものである。

他の構成部分は第５図と同じで同一番号を附しである。

第３１図は第２９図の三相高周波サイクロコンバータ及
び第３０図のゲートトリガ回路のボルテージコンパレー
タ２１７，２１８，２１９の出力波形を示したものであ
る。

第３１図を用い第２９図の三相高周波サイクロコンバー
タ第３０図のゲートトリガ回路を説明する。

ボルテージコンパレータ２１７，２１８，２１９は商用
電源２０４゜２０５．２０６のＲ８Ｔ各相の電圧極性検
出を行う。

ボルテージコンパレータ２１７はＲ，Ｔ相、ボルテージ
コンパレータ２１８はＳ、Ｒ相、ボルテージコンパレー
タ２１９はＴ、Ｓ相の電圧が相対的にどちらが高いか、
又は低いかを判定して、出力はＨ又はＬレベルの出力を
発生するもので、その波形は第３１図に示している。

そして夫々のボルテージコンパレータの状態から６つの
状態が得られる。

これをＳａ、Ｓｂ、Ｓｃ、Ｓｄ、Ｓｅ、５ｆ（Ｓは５ｔ
ａｔｕｓの意）としている。

加熱コイル３に変動の少ない高周波交流を印加するため
には各状態に於いて電源の利用効率が高くなるトリガ順
序を決定しなければならない。

このため状態ＳａではＲ−８相を用いサイリスク２０７
，２０８゜２０９．２１０を用い、他のサイリスク２１
１゜２１２にはトリガを与えない。

トリガ順序は２２０７→２０８→２０９→２１０の順序
で行う。

状態ｓｂではＲ−Ｔ相を用いサイリスク２０７゜２０８
．２１１．２１２を用いて、２０７→２０８→２１１→
２１２の順序でトリガパルスを与える。

状態ＳｃではＳ−Ｔ相を用い、サイリスク２０９，２１
０，２１１．２１２を用いて、２０９→２１０→２１１
→２１２の順序でトリガパルスを与える。

状態ＳｄではＳ−Ｒ相を用い、サイリスク２０７，２０
８，２０９，２１０を用いて、２０９→２１０→２０７
→２０８の順序でトリガパルスを与える。

状態ＳｅではＴ−Ｒ相を用い、サイリスク２０７．２０
８．２１１．２１２を用いて２１１→２１２→２０７→
２０８の順序でトリガパルスを与える。

状態ＳｆではＴ−８相を用い、サイリスク２０９，２１
０，２１１゜２１２を用いて、２１１→２１２→２０９
→２１０の順序でトリガパルスを与える。

トリガモード制御回路２１６はボルテージコンパレータ
２１７゜２１８．２１９の入力により、テ゛バイダ２６
の４つの出力を切り換える論理ゲートを構成している。

デバイダ２６の４つの出力は上から順番に遂次、出力パ
ルス発生しているのであるから、この信号を切り換える
だけの論理ゲートは簡易な構成で達成可能であり特に図
示していない。

第３２図はブリッジ形又はコンデンサ分割ハーフブリフ
ジ形高周波サイクロコンバータに本発明を応用した実施
例を示したものである。

第３２ａ図は２４１．２４２．２４３．２４４の逆導通
サイリスクを用いた例を示すもので、２４１と２４２，
２４３と２４４を各組として交互に点弧すれば動作する
。

第３２ａ図、第３２ｂ図は？、８，９．１０の逆阻止サ
イリスクを用いた例を示すもので、７と８．９．１０の
各組を交互に点弧すれば動作する。

そして第３２ｄ図は逆阻止サイリスク２５０゜＋２５１
．２５２．２５３．２５４．２５５．２５６゜２５７を
用いたブリッジ形高周波サイクロコンバータに応用した
実施例を示すもので、２５０゜２５１．２５６，２５７
の組と２５２，２５３゜２５４．２５５の組を交互に点
弧すれば動作する。

、第３２図ａ１第３２図ｅは、逆導通サイリスク２５８
．２５９．２６０．２６１．２６２．２６２’２６３．
２６４を用いたブリッジ形高周波サイクロコンバータに
応用した実施例を示すもので、２５８．２５９，２６３
，２６４の組と２６０゜２６１．２６２，２６２’の組
を交互に点弧すれば動作する。

第３２ｆ図は、複数の加熱コイル２６５，２６６２６７
．２６８を使用した例を示すもので、逆阻止サイリスタ
７と８，９と１０を交互に点弧すれば動作する。

この場合は図示していないが加熱コイルの両端の電圧を
一定になる如く制御し、向かつ各加熱コイルを上下移動
機構により鍋とコイル間の結合係数を可変することによ
り出力電力を制御する。

第３３図は本発明の静止電力変換器で超音波磁歪振動子
を駆動した例を示すもので、２６９は磁歪振動子を示し
ている。

動作は前述と同一である。第３４図は本発明の静止電力
変換器で超音波電歪振動子を駆動した例を示すもので、
２７０は高周波トランス、２７１が電歪振動子を示して
いる。

動作は前述と同じである。

第３５図は本発明の静止電力変換器でヤグネトロン２７
３を駆動する例を示したもので２７２は高周波トランス
２７２′は整流手段を示している。

第３６図は本発明の静止電力変換器で、電気集塵器の集
塵電極２７４に高圧直流を印加した実施例を示したもの
で２７２は高過渡トランス、２７２′は整流手段を示し
ている。

以上説明したように本発明は負荷変動の大きな負荷を１
駆動するための高周波サイクロコンバータあるいは高周
波インバータ等の複数ケの双方向導通固体スイッチング
素子ブロックにより構成された静止電力変換器に用いら
れる制御回路において、一方の固体スイッチング素子ブ
ロックの電流が零点を切る点から他方の固体スイッチン
グ素子ブロックがターンオンするまでの時間を所定の値
以上になるように制御して、負荷が大きく変動しても安
定に動作する静止電力変換装置を提供することができる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す誘導加熱調理器の電力
変換装置と制御回路の入出力を示す概念図、第２図は同
要部加熱コイルと被加熱物の鍋との結合を示す断面図、
第３図は第１図の電力変換装置の具体的な構成を示した
もので高周波サイクロコンバータを構成し、制御回路は
構成要素を入力センサーとの接続を含めた電気結線図、
第４図は本発明に係わるゲートトリガ回路の基本的な概
念を示すブロック図、第５図は本発明第４図のブロック
図を更に具体化したブロック図、第６図は本発明第５図
のブロック図を具体的に、実際の電気結線図にした図、
第７図は第３図のサイクロコンバータと、第５図、第６
図の制御回路の商用電源Ｌ２端子に正方向電圧の発生し
ている正サイクル時の動作を示す波形図、第８図は第７
図と同じく、第３図のサイクロコンバータと、第５図、
第６図の制御回路の商用電源Ｌ２端子に負方向電圧の発
生している、逆サイクル時の動作を示す波形図、第９図
は第７図、第８図の波形図を商用電源の包路線を含んで
みた、動作波形と、各サイリスクの起動トリガパルスを
示す波形図、第１０図はフィードバック制御を行うパワ
ー制御の一実施例を示すブロック図、第１１図は第１０
図のフィードバックパワー制御のブロック図の具体的な
回路図、第１２図は本発明に係わる第３図の高周波サイ
クロコンバータの起動トリガパルスを与える他の実施例
を示すブロック図、第１３図は第１２図の同時に起動ト
リガパルスを与える手段の具体的な実際の回路図、第１
４図は第１２図、第１３図の電気結線図の動作を示す波
形図、第１５図は本発明のゲートトリガ回路に実施され
ている負荷電流の零クロス検出手段について、その動作
原理を説明する電気結線図と波形図、第１６図は本発明
のゲートトリガ回路の電圧制御タイマの他の実施例を示
すブロック図、第１７図は第１６図のフ七グラマプルタ
イマーの動作を示す波形図、第１８図Ａは本発明に係わ
るゲートトリガ回路のトリガ方法の他の手段を示すブロ
ック図、第１８図Ｂはゲートトリガを与えるパルストラ
ンスの巻線の実施例を示す図、第１９図は第１８図の同
時トリガ手段に適した高周波サイクロコンバータの構成
を示し、サイリスクの電流上昇率ｄｉ／ｄｔを低減した
回路図、第２０図は第１８図のパルス増巾器の具体的な
実際の電気結線図、第２１図は第１８図の同時トリガの
ブロック図、第２０図の高周波サイクロコンバータ、第
２１図のパルス増巾器の各部の動作を示す波形図、第２
２図は第１８図の同時トリガの他の手段を示すブロック
図、第２３図は第２２図の同時トリガの動作を示す波形
図、第２４図は本発明に係わるゲートトリガ回路の他の
制御手段を示す実施例で、フェーズロックドループを用
いたもののブロック図、第２５図は第２４図の２ピツト
リングカウンタの電気結線図と、動作波形を示す図、第
２６図は第１６図、第２４図のプログラマブルカウンタ
の構成の一実施例を示す電気結線図、第２７図は、負荷
電流検出などの電流検出の他の手段を示す電気結線図、
第２８図は、起動可能電圧を検出する他の手段を示すブ
ロック図と、動作波形図、第２９図は本発明に係わるゲ
ートトリガを実施する他の高周波サイクロコンバータの
例で、三相高周波サイクロコンバータの結線図、第３０
図は第２９図の三相高周波サイクロコンバータを制御す
るゲートトリガ回路の構成を示すブロック図、第３１図
は第２９図の三相高周波サイクロコンバータ、第３０図
のゲートトリガ回路の動作を示す波形図、第３２図ａ〜
ｆは本発明に係わるゲートトリガ回路を実施することが
可能な高周波サイクロコンバータの構成を示す電気結線
図、第３３図は本発明に係わるゲートトリガ回路を実施
したスタティックパワーコンバータで、超音波磁歪振動
子を駆動した例を示す電気結線図、第３４図は本発明に
係わるゲートトリガ回路を実施したスタティックパワー
コンバータで、超音波電歪振動子を駆動した例を示す電
気結線図、第３５図は本発明に係わるゲートトリガ回路
を実施したスタティックパワーコンバータで、マグネト
ロンを駆動した例を示す電気結線図、第３６図は本発明
に係わるゲートトリガ回路を実施したスタティックパワ
ーコンバータで電気集塵器を駆動した例を示す電気結線
図である。 １・・・・・・商用電源、２・・・・・・静止電力変換
器、３・・・・・・加熱コイル、５・・・・・・制御回
路、１３・・・・・・変流器、１６・・・・・・パワー
制御回路、１７・・・・・・ゲートトリガ回路、１８・
・・・・・保護回路。

Claims (1)

1. 【特許請求の範囲】 １ 商用交流電源の各端子に直列接続された２ケのサイ
   リスクの逆並列接続より成る固体スイッチング素子ブロ
   ックの一端、該固体スイッチング素子ブロックの他端は
   共通接続し、この接続点に負荷コイル回路とコンデンサ
   の直列回路の一端を接続し、前記直列回路の他耐は前記
   商用交流電源の一端に接続して成る静止電力変換回路と
   、前記負荷コイルに結合された零点検知手段と、この零
   点検知手段の出力に接続された可変遅延手段、及びこの
   出力に接続された駆動手段、及び前記駆動手段に接続さ
   れた起動手段で構成された制御回路とより成り、前記負
   荷コイルの負荷条件の関数として連続的に作動周波数を
   変えるように前記固体スイッチング素子ブロックのうち
   、一方のサイリスクの電流が零点を切る点から、他方の
   サイリスクの電流が零になる迄の時間が所定の値以上と
   なるよう前記夫々の固体スイッチング素子ブロックにタ
   ーンオン信号を供給すると共に、前記一方のサイリスク
   の電流が零点を切る点から、他方のサイリスクの電流が
   零になる迄の時間は前記静止電力変換回路の入力検知手
   段により制御されることを特徴とする静止電力変換装置
   。 ２ 上記負荷コイル回路は磁性体で構成された鍋と、こ
   の鍋の下面に配設された平らな加熱コイルとより成り、
   前記加熱コイルは、前記静止電力変換回路のサイリスク
   を転流させるための転流インダクタを構成したことを特
   徴とする特許請求の範囲第１項記載の静止電力変換装置
   。 ３ 上記駆動手段は商用交流電源の零交差を検出する電
   源零クロス検出回路と、この出力に接続されたトリガモ
   ード制御回路、及びこのトリガモード制御回路の出力に
   接続されたデバイダ回路と、この各出力に接続されたパ
   ルス増幅器とパルス結合器とより成り、前記固体スイッ
   チング素子ブロックの電流が零点を切る点から規定時間
   後、他方の固体スイッチング素子ブロックをターンオン
   させる如く２組の固体スイッチング素子ブロック内の素
   子を順次点弧する構成とし、電源極性に応じて上記点弧
   順序を切換えることを特徴とする特許請求の範囲第１項
   記載の静止電力変換装置。 ４ 上記零点検知手段は、前記負荷コイル回路に結合さ
   れた零点検出器と、この出力に接続されたクリッパ回路
   と、このクリッパ回路の出力に接続された零点検出回路
   で構成され、前記負荷コイル回路に流れる電流の零点を
   検出することを特徴とする特許請求の範囲第１項記載の
   静止電力変換装置。 ５ 上記負荷コイル回路に結合された零点検出器は前記
   加熱コイルに挿入された変流器で構成されたことを特徴
   とする特許請求の範囲第４項記載の静止電力変換装置。 ６ 上記負荷コイル回路に結合された零点検出器は前記
   加熱コイルに直列接続された抵抗器で構成されたことを
   特徴とする特許請求の範囲第４項記載の静止電力変換装
   置。 ７ 上記可変遅延手段は、可変遅延回路とこの可変遅延
   回路に接続されたタイミングリミッタ回路及び前記静止
   電力変換回路の入力検知手段と、ユーザ調節手段の夫々
   の信号を比較増巾する比較増幅器の出力端子を、前記可
   変遅延回路に接続して成り、前記固体スイッチング素子
   ブロックのサイリスクのターンオフ時間を確保すべく特
   定の最小限界値を有するとともに、ユーザ調節手段によ
   り出力調節するため上記ユーザ調節手段により超可聴領
   域以上で連続的に可変自在にしたことを特徴とする特許
   請求の範囲第１項記載の静止電力変換装置。 ８ 上記可変遅延回路はコンデンサ、抵抗の時定数回路
   及びレベル検知器より成る電圧制御タイマで構成され、
   前記零点検出回路の出力信号を遅延することを特徴とす
   る特許請求の範囲第７項記載の静止電力変換装置。 ９ 上記可変遅延回路は位相検出器、ローパスフィルタ
   、電圧制御発振器を含む位相同期系により構成され、前
   記零点検出回路の出力信号を遅延することを特徴とする
   特許請求の範囲第７項記載の静止電力変換装置。 １０ 上記可変遅延回路は複数個のフリップフロップ
   で構成されたプログラマブルカウンタで構成され、前記
   零点検出回路の出力信号を遅延することを特徴とする特
   許請求の範囲第７項記載の静止電力変換装置。 １１ 上記パルス結合器は前記固体スイッチング素子
   ブロックのサイリスクのゲート、カソード端子に接続さ
   れたパルストランスで構成され、前記サイリスクへのト
   リガー電流の供給が遮断されている間、前記サイリスク
   のゲート端子へ負のトリガー電流を供給することを特徴
   とする特許請求の範囲第３項記載の静止電力変換装置。 １２上記起動手段は、前記商用電源の零点から一定時間
   遅延する単安定マルチバイブレークと、この出力に接続
   された起動回路、及びこの起動回路の出力は、可変遅延
   手段に接続して成り、前記商用電源の電圧が起動可能な
   電圧に達した後、前記固体スイッチング素子ブロックの
   電源極性に対し順方向の素子のみに起動パルスを与える
   ことを特徴とする特許請求の範囲第１項記載の静止電力
   変換装置。 １３ 上記起動手段は、前記商用電源の零点から一定時
   間遅延する単安定マルチバイブレークと、この出力に接
   続された駆動手段のうち、前記固体スイッチング素子ブ
   ロックの１組の夫々のパルス増幅器に接続して成り、前
   記商用電源の電圧が起動可能な電圧に達した後、前記固
   体スイッチング素子ブロックの２ケのサイリスタに同時
   に起動パルスを与えることを特徴とする特許請求の範囲
   第１項記載の静止電力変換装置。 １４上記駆動手段は商用交流電源の零交差を検出する電
   源零クロス検出回路とこの出力に接続されたトリガモー
   ド制御回路、及びこの出力に接続されたパルス増幅器と
   、パルス結合器とより成り、前記商用交流電源の各端子
   に接続された各々の固体スイッチング素子ブロックのう
   ち、逆並列接続されたサイリスクのトリガーを同時に行
   い、各々の固体スイッチング素子ブロックを順次点弧す
   ることを特徴とする特許請求の範囲第１項記載の静止電
   力変換装置。 １５上記駆動手段は、零点検知手段の出力に接続された
   単安定マルチバイブレークと論理ゲート、この論理ゲー
   トの出力は禁止ゲートに接続され、この禁示ゲートはト
   リガモード制御回路の出力を入力信号とし出力端子はパ
   ルス増幅器に接続して成り、前記商用交流電源の各端子
   に接続された各各の固体スイッチング素子ブロックのう
   ち逆並列接続されたサイリスクのトリガーを同時に行い
   、各々の固体スイッチング素子ブロックを順次点弧する
   ものに於いて、前記固体スイッチング素子ブロックのト
   リガー切換時に、前記単安定マルチバイブレークで定ま
   る一定時間、トリガーを禁止することを特徴とする特許
   請求の範囲第１４項記載の静止電力変換装置。