JPS5810884A - 埋め込みヘテロ構造半導体レ−ザの製造方法 - Google Patents
埋め込みヘテロ構造半導体レ−ザの製造方法Info
- Publication number
- JPS5810884A JPS5810884A JP10968881A JP10968881A JPS5810884A JP S5810884 A JPS5810884 A JP S5810884A JP 10968881 A JP10968881 A JP 10968881A JP 10968881 A JP10968881 A JP 10968881A JP S5810884 A JPS5810884 A JP S5810884A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- inp
- laminated
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は埋め込みへテロ構造半導体レーザ特にＩｎＰ
ｔ−基板とするＩｎＧａＡｓＰ［１め込みへテロ構造半
導体レーザの製造方法に関する。
ｔ−基板とするＩｎＧａＡｓＰ［１め込みへテロ構造半
導体レーザの製造方法に関する。
埋め込みへテロ構造半導体レーザ（以下ＢＨ−ＬＤと略
す。）は低い発振しきい値電流、安定化された発振横モ
ード、高温動作可能などの優れ九特性を有するため光フ
アイバ通信用光源として注目を集めている０例えば平地
等ｐ１９７９年１２月発行の電子材料誌第１８巻第１２
号の５８ページから６１ページで報告しているように＠
１図に示す形状のＩ ｎＧａＡｓ Ｐ ＢＨ−Ｌ Ｄ
ｆ製作シテイル。
す。）は低い発振しきい値電流、安定化された発振横モ
ード、高温動作可能などの優れ九特性を有するため光フ
アイバ通信用光源として注目を集めている０例えば平地
等ｐ１９７９年１２月発行の電子材料誌第１８巻第１２
号の５８ページから６１ページで報告しているように＠
１図に示す形状のＩ ｎＧａＡｓ Ｐ ＢＨ−Ｌ Ｄ
ｆ製作シテイル。
ところでＡｊＧａ人３系のレーザに比べてＩｎＧａＡｓ
Ｐ系のレーザでは一般に発振しきい値電流の温度依存性
が大きく、わずかな温度上昇に対して発振しきい値電流
が大きく上昇してしまうという欠点がある。特にＩｎＧ
ａム５ＰＢＨ−ＬＤでは活性層周辺のＩｎＰＯｐ−ｎ接
合を介して流れるもれ電流が増加するために５第１図に
おいてｐ形ＩｎＰ［ｉｔブロック層１０６が無い場合に
は発振しきい値電流は温度の上昇とともにさらに大きく
上昇する。したがってもれ電ａｔ防止するために第１図
において電流とじこめ層１０７とｎ形りラッド層１０２
との間に、活性層側面につながるｐ形ＩｎＰ層ｉｏｓ
ｅ設け、メサ側面部ｔ ｐｎｐｎ構造とすることが必要
である。
Ｐ系のレーザでは一般に発振しきい値電流の温度依存性
が大きく、わずかな温度上昇に対して発振しきい値電流
が大きく上昇してしまうという欠点がある。特にＩｎＧ
ａム５ＰＢＨ−ＬＤでは活性層周辺のＩｎＰＯｐ−ｎ接
合を介して流れるもれ電流が増加するために５第１図に
おいてｐ形ＩｎＰ［ｉｔブロック層１０６が無い場合に
は発振しきい値電流は温度の上昇とともにさらに大きく
上昇する。したがってもれ電ａｔ防止するために第１図
において電流とじこめ層１０７とｎ形りラッド層１０２
との間に、活性層側面につながるｐ形ＩｎＰ層ｉｏｓ
ｅ設け、メサ側面部ｔ ｐｎｐｎ構造とすることが必要
である。
ところで第１図に示すＢＨＬＤ の製造過程において
、ｐ形ＩｎＰ電流ブｏ、り層１０６’ＱＩｎＧａＡｓＰ
活性層１０３の側面につなげて形成するためには。
、ｐ形ＩｎＰ電流ブｏ、り層１０６’ＱＩｎＧａＡｓＰ
活性層１０３の側面につなげて形成するためには。
逆メサ形状に工、チングする場合のエツチング深さ、お
よびｐ形ＩｎＰ電流ブロック層１０６の成長膜厚を精度
良く制御する必要があるが、′現在用いられている液相
エピタキシャル成長法、およびＢｒメタノール系エツチ
ング液などを用いたメサエッチングの手法では必ずしも
十分な制御性があるとは言えず、電流ブロック層１０６
の位置は活性層側面の所望の位置に再現性よく形成され
にくい、したがって第１図に示すＩｎＧａＡｓＰ ＢＨ
−ＬＤの製作歩留９が悪いという結果を招いている。さ
らにこの例においては２回目のエピタキシャル成長時に
メサ側面１１２が高温度雰囲気中に長時間さらされるた
め、いわゆる熱ダメージ等により。
よびｐ形ＩｎＰ電流ブロック層１０６の成長膜厚を精度
良く制御する必要があるが、′現在用いられている液相
エピタキシャル成長法、およびＢｒメタノール系エツチ
ング液などを用いたメサエッチングの手法では必ずしも
十分な制御性があるとは言えず、電流ブロック層１０６
の位置は活性層側面の所望の位置に再現性よく形成され
にくい、したがって第１図に示すＩｎＧａＡｓＰ ＢＨ
−ＬＤの製作歩留９が悪いという結果を招いている。さ
らにこの例においては２回目のエピタキシャル成長時に
メサ側面１１２が高温度雰囲気中に長時間さらされるた
め、いわゆる熱ダメージ等により。
活性層１０３の幅が小さくなると発振しきい値電流密度
が上昇してしまうという欠点がｔｔ）シ、信頼性も十分
とは言えない０例えば５０℃、５ｍＷの定出力寿命試験
においては通常の平らな活性層をもつＩｎＧａＡｓＰ
ＬＤと比べて約１け友劣化率が大きい。
が上昇してしまうという欠点がｔｔ）シ、信頼性も十分
とは言えない０例えば５０℃、５ｍＷの定出力寿命試験
においては通常の平らな活性層をもつＩｎＧａＡｓＰ
ＬＤと比べて約１け友劣化率が大きい。
本発明の目的は上記の欠点を除くべく、もれ電流が少な
く、シたがって温度特性のすぐれた、信頼性の高いＩｎ
ＧａＡｓＰ ＢＨＬＤ′ｇｒ再現性よく製造する方法を
提供することにある。
く、シたがって温度特性のすぐれた、信頼性の高いＩｎ
ＧａＡｓＰ ＢＨＬＤ′ｇｒ再現性よく製造する方法を
提供することにある。
本発明によれば１置方位が（１００）、Ｔｏるいは（１
００） 近傍であるｎ形ＩｎＰ基板に少くともＩ ｎ
１−ｘ Ｇ ａ ｘ Ａ ｓ １ ＋＋ ｙ Ｐ ｙ
（０＜ ｘ ＜ １ ｅ Ｏ＜Ｙ ＜１ ）活性層管
含む半導体層を積層させた多層膜構造ウェファの表面に
＜０１１＞方向に沿ったストライプ状の拡散保鏝マスク
を形成゛した後、ｐ形不純物を前記Ｉ ｎ １−ｘ Ｇ
ａ ｘ Ａ ｍ １ ＋＋ ｙ Ｐ ｙ 活性層よ
りも深く選択拡散する工程と１選択拡散されたｐ形不純
物領域の一部１＋は全部を前記Ｉ ｎ １− Ｘ Ｇ
ａ ＸＡ ｌ １−ＹＰ、活性層表面まで選択化学エツ
チングして＜０１１＞方向に平行なメサストライプを形
成する工程と、前記メサストライプ以外の部分の前記Ｉ
ｎ１−１Ｇ ａ ｘＡ ｓ １−アＰｙ活性層をメルト
バックさせた後前記メサストライプの上面のみを除いて
ｎ形Ｉ ｎ １−ｘ／Ｇａｘ’ Ａ＠１ 、／ Ｐ、／
（Ｏ＜Ｘ’＜Ｘ、）’＜ ３”＜１ ）電流プロ、り
層を積層させ、さらにｐ形Ｉｎ、、、、、ｘ＊Ｇａ ｘ
ｇ Ａｓ １−ｙ＃ Ｐ、＃埋め込み層を全面にわたっ
て連続して積層させるエピタキシャル成長工程とを含む
ことを特徴とする埋め込みへテロ構造半導体レーザの製
造方法が得られる。
００） 近傍であるｎ形ＩｎＰ基板に少くともＩ ｎ
１−ｘ Ｇ ａ ｘ Ａ ｓ １ ＋＋ ｙ Ｐ ｙ
（０＜ ｘ ＜ １ ｅ Ｏ＜Ｙ ＜１ ）活性層管
含む半導体層を積層させた多層膜構造ウェファの表面に
＜０１１＞方向に沿ったストライプ状の拡散保鏝マスク
を形成゛した後、ｐ形不純物を前記Ｉ ｎ １−ｘ Ｇ
ａ ｘ Ａ ｍ １ ＋＋ ｙ Ｐ ｙ 活性層よ
りも深く選択拡散する工程と１選択拡散されたｐ形不純
物領域の一部１＋は全部を前記Ｉ ｎ １− Ｘ Ｇ
ａ ＸＡ ｌ １−ＹＰ、活性層表面まで選択化学エツ
チングして＜０１１＞方向に平行なメサストライプを形
成する工程と、前記メサストライプ以外の部分の前記Ｉ
ｎ１−１Ｇ ａ ｘＡ ｓ １−アＰｙ活性層をメルト
バックさせた後前記メサストライプの上面のみを除いて
ｎ形Ｉ ｎ １−ｘ／Ｇａｘ’ Ａ＠１ 、／ Ｐ、／
（Ｏ＜Ｘ’＜Ｘ、）’＜ ３”＜１ ）電流プロ、り
層を積層させ、さらにｐ形Ｉｎ、、、、、ｘ＊Ｇａ ｘ
ｇ Ａｓ １−ｙ＃ Ｐ、＃埋め込み層を全面にわたっ
て連続して積層させるエピタキシャル成長工程とを含む
ことを特徴とする埋め込みへテロ構造半導体レーザの製
造方法が得られる。
実施例を説明する前にメルトバック法によって埋め込み
活性層を形成する方法について簡単に説明する９通常の
ＤＨ−ＬＤウェファを作製する際にもエピタキシャル成
長前に導入されるＩｎＰ基板表面の熱ダメージ層などを
除去して良好なエピタキシャル成長層を成長させるため
にＩｎメルトまたはＩｎＰ未飽和溶液を用いてエピタキ
シャル成長開始直前に基板表面をメルトバックする方法
がとられている。これは接触させる溶液が未飽和である
とき表面のＩｎＰが溶液中に溶けだすことを利用して表
面ダメージ層を基板表面からと９除き。
活性層を形成する方法について簡単に説明する９通常の
ＤＨ−ＬＤウェファを作製する際にもエピタキシャル成
長前に導入されるＩｎＰ基板表面の熱ダメージ層などを
除去して良好なエピタキシャル成長層を成長させるため
にＩｎメルトまたはＩｎＰ未飽和溶液を用いてエピタキ
シャル成長開始直前に基板表面をメルトバックする方法
がとられている。これは接触させる溶液が未飽和である
とき表面のＩｎＰが溶液中に溶けだすことを利用して表
面ダメージ層を基板表面からと９除き。
いわゆる熱ダメーレのないきれいな表面を出しているの
である。ところでこのようなメルトバックの効果はＩｎ
ＰよシもＩｎＧａＡｓＰのほうが大きく。
である。ところでこのようなメルトバックの効果はＩｎ
ＰよシもＩｎＧａＡｓＰのほうが大きく。
より長波長の組成のＩｎＧａＡｓＰ層はどメルトバック
されやすいという性質がある。そこで第２図（ａ）に示
すようにＩｎＧａＡｓＰ 活性層２０２の上に一部分
だけＩｎＰメサストライプを残しておくと。
されやすいという性質がある。そこで第２図（ａ）に示
すようにＩｎＧａＡｓＰ 活性層２０２の上に一部分
だけＩｎＰメサストライプを残しておくと。
ＩｎＰ未飽和溶液でメルトバックの条件を選んでやるこ
とにより、第２図（ｂ）のようにＩｎＰメサスドライブ
２０３以外の部分のＩｎＧａＡｓＰ 活性層２０２ｔ
−メルトバックさせて、いわゆる表面の熱ダメージ層を
とり除くことができる。このようなことは例えに過飽和
度△Ｔ＝−１０℃、（未飽和）に選んだＩｎＰ未飽和溶
液を用いて６２０℃で３０秒間メルトバックすることに
よって第２図（ｂ）に示したようにＩｎＧａＡｓＰ活性
層２０２ｉＩｎＰメサストライプ２０３部分のみに残す
ことが可能となる。なおこの際ＩｎＰメサストライプ２
０３屯わずかにメルトバックされるためＩｎＰメサスト
ライプ２０３の角が少し丸まる傾向にある。第１図の例
の場合のように活性層１０２側面を高温度雰囲気中にさ
らすことがないため、埋め込み活性層が熱ダメージを受
けに＜＜、シたがって活性層幅が小さく表りでも発振し
きい値電流密度が大きく上昇することなく高い信頼性の
埋め込みへテロ構造半導体レーザを再現性よ、く製作す
ることが可能となる。
とにより、第２図（ｂ）のようにＩｎＰメサスドライブ
２０３以外の部分のＩｎＧａＡｓＰ 活性層２０２ｔ
−メルトバックさせて、いわゆる表面の熱ダメージ層を
とり除くことができる。このようなことは例えに過飽和
度△Ｔ＝−１０℃、（未飽和）に選んだＩｎＰ未飽和溶
液を用いて６２０℃で３０秒間メルトバックすることに
よって第２図（ｂ）に示したようにＩｎＧａＡｓＰ活性
層２０２ｉＩｎＰメサストライプ２０３部分のみに残す
ことが可能となる。なおこの際ＩｎＰメサストライプ２
０３屯わずかにメルトバックされるためＩｎＰメサスト
ライプ２０３の角が少し丸まる傾向にある。第１図の例
の場合のように活性層１０２側面を高温度雰囲気中にさ
らすことがないため、埋め込み活性層が熱ダメージを受
けに＜＜、シたがって活性層幅が小さく表りでも発振し
きい値電流密度が大きく上昇することなく高い信頼性の
埋め込みへテロ構造半導体レーザを再現性よ、く製作す
ることが可能となる。
ＩＩ３図は本発明の実施例の製造方法を示すための断面
図ｔあられす、ｔず第３図（１）においてｎ−ＩｎＰ基
板３０１上ニｎ−ＩｎＰバッファ層３０２（Ｔｅ ドー
プ、厚さ５μｍ）、ノンドープＩ ｎ ｓ、ｙｅ Ｇａ
、、。
図ｔあられす、ｔず第３図（１）においてｎ−ＩｎＰ基
板３０１上ニｎ−ＩｎＰバッファ層３０２（Ｔｅ ドー
プ、厚さ５μｍ）、ノンドープＩ ｎ ｓ、ｙｅ Ｇａ
、、。
Ａｓｏ、５ｓｐｅ、ａｓ活性層３０３（波長１．３μｍ
組成、厚す０．１５ μｍ ） 、 ｐ−ＩｎＰクラッ
ド層３０４（Ｚｎ ドープ、厚さ０．６μｍ）ｌ順次
積層させた通常の１ｎＧａＡｓＰ−ＩｎＰ ＤＨウェフ
ァにｐ形不純物の選択拡散保護マスクとしてＳｉｎ、Ｃ
ＶＤ膜を約０．３μｍ稚積する。通常のフォトリングラ
フィの手法によ九＜０１１＞方向にそって幅４μｍのフ
ォトレジスト・ストライプ全形成してこれをマスクとし
てフッ酸を用いてエツチングし１選択拡散保護マスク３
０５を残す１次にｐ形不純物としてＺｎ ｆ深さ約１つ
２μｍまで拡散してｐ形不純物拡散層 ３０６を形成す
る。このとき図に示すように選択拡散保護マスク３０５
の下部には幅２〜３μｍの拡散されない層が残ることに
なる１次に第３図（２）において選択拡散保護マスク３
０５ｔ−こんどはエツチングマスクとして用い、ＩｎＰ
の選択エツチング液である塩酸：純水＝４：１の混合工
、チンダ液を用いてｐ−ＩｎＰクラッド層３０４のみエ
ツチングする。その後選択拡散保護マスク３０５を塩９
去って高さ１μｍのｐ−ＩｎＰメサ３０７？形成する。
組成、厚す０．１５ μｍ ） 、 ｐ−ＩｎＰクラッ
ド層３０４（Ｚｎ ドープ、厚さ０．６μｍ）ｌ順次
積層させた通常の１ｎＧａＡｓＰ−ＩｎＰ ＤＨウェフ
ァにｐ形不純物の選択拡散保護マスクとしてＳｉｎ、Ｃ
ＶＤ膜を約０．３μｍ稚積する。通常のフォトリングラ
フィの手法によ九＜０１１＞方向にそって幅４μｍのフ
ォトレジスト・ストライプ全形成してこれをマスクとし
てフッ酸を用いてエツチングし１選択拡散保護マスク３
０５を残す１次にｐ形不純物としてＺｎ ｆ深さ約１つ
２μｍまで拡散してｐ形不純物拡散層 ３０６を形成す
る。このとき図に示すように選択拡散保護マスク３０５
の下部には幅２〜３μｍの拡散されない層が残ることに
なる１次に第３図（２）において選択拡散保護マスク３
０５ｔ−こんどはエツチングマスクとして用い、ＩｎＰ
の選択エツチング液である塩酸：純水＝４：１の混合工
、チンダ液を用いてｐ−ＩｎＰクラッド層３０４のみエ
ツチングする。その後選択拡散保護マスク３０５を塩９
去って高さ１μｍのｐ−ＩｎＰメサ３０７？形成する。
この段階で図に示すようにメサ部分以外ではｎ−ＩｎＰ
バッファ層３０２中に層形０２中拡散層３０６＃１形成
されている。第３図（３）において埋め込み成長を行な
う、溶液の過飽和度をΔ’ｌ’＝−１０℃にとったＩｎ
Ｐ未飽和溶液を用いてメサストライプ以外の部分（’
ＩＪ、７＠ ”＠Ｊ＠Ａ”＠４８ ｐｓ、ｓｓ活性層３
０３ｔメルトバックしてＢＨ−ＬＤの埋め込まれた：［
ｆｌ＊、ｔｅｏａｅ、ｉｏλｍ＠ｊ＆ＰＬＨ活性層３０
ｇ ？形成した後ｎ−ＩｎＰ電流ブロック層３０９ （
’Ｉ’ｅドープ。
バッファ層３０２中に層形０２中拡散層３０６＃１形成
されている。第３図（３）において埋め込み成長を行な
う、溶液の過飽和度をΔ’ｌ’＝−１０℃にとったＩｎ
Ｐ未飽和溶液を用いてメサストライプ以外の部分（’
ＩＪ、７＠ ”＠Ｊ＠Ａ”＠４８ ｐｓ、ｓｓ活性層３
０３ｔメルトバックしてＢＨ−ＬＤの埋め込まれた：［
ｆｌ＊、ｔｅｏａｅ、ｉｏλｍ＠ｊ＆ＰＬＨ活性層３０
ｇ ？形成した後ｎ−ＩｎＰ電流ブロック層３０９ （
’Ｉ’ｅドープ。
平担部厚さ０．４μｍ）′ｔ−メサストライプの上面以
外に成長させる。これは筆者らが特願昭５５−１２３２
６１において詳しく述べているように狭いメサストライ
プ上面のみを除いてＩｎＰＭｉｔ積層させるものであり
、ＢＨ−ＬＤ のもれ電流の防止に特に都合がよい、そ
の後ｐ−１ｎＰ埋め込み層３１０（Ｚｆｌドープ、平担
部厚さ１．５μｍ）を全面に連続して積層り、ｎ−Ｉｎ
ＧａＡｓＰキャップ層３１１ （Ｔｅドープ厚さ０．５
μｍ）を積層させて成長を終える。埋め込み成長に際し
電流ブロック層となるｐ−ＩｎＰ不純物拡散層３０６と
ｎ−ＩｎＰ電流ブロック層３０９のｐ −ｎ接合はＩｎ
６４０Ｇ為＠、８０ｋ” ＠、ｎ Ｐ＠、ｕ活性層３０
８の真横に形成されており、 ＩｎＧａＡｓＰ ＢＨ−
ＬＤのもれ電流の防止に特に有効である。最後に第３図
（４）に示すように得られた多層膜ウェファを通常の方
法により８μｍの幅でｐ−ＩｎＰ埋め込み層３１Ｇに達
する深さで選択Ｚｎ拡散層３１２を形成した後ｐ側にＡ
ｕＺｎオーミック電極３１３゜ｎ側にＡｕ−Ｇｅ−Ｎｉ
オーミック電極３１４ ｔ−形成しく１１０） 面が
ファブリ・ペロー共振器面となるようニヘき開してＩｎ
ＧａＡｓＰ ＢＨ−ＬＤ を作製する。
外に成長させる。これは筆者らが特願昭５５−１２３２
６１において詳しく述べているように狭いメサストライ
プ上面のみを除いてＩｎＰＭｉｔ積層させるものであり
、ＢＨ−ＬＤ のもれ電流の防止に特に都合がよい、そ
の後ｐ−１ｎＰ埋め込み層３１０（Ｚｆｌドープ、平担
部厚さ１．５μｍ）を全面に連続して積層り、ｎ−Ｉｎ
ＧａＡｓＰキャップ層３１１ （Ｔｅドープ厚さ０．５
μｍ）を積層させて成長を終える。埋め込み成長に際し
電流ブロック層となるｐ−ＩｎＰ不純物拡散層３０６と
ｎ−ＩｎＰ電流ブロック層３０９のｐ −ｎ接合はＩｎ
６４０Ｇ為＠、８０ｋ” ＠、ｎ Ｐ＠、ｕ活性層３０
８の真横に形成されており、 ＩｎＧａＡｓＰ ＢＨ−
ＬＤのもれ電流の防止に特に有効である。最後に第３図
（４）に示すように得られた多層膜ウェファを通常の方
法により８μｍの幅でｐ−ＩｎＰ埋め込み層３１Ｇに達
する深さで選択Ｚｎ拡散層３１２を形成した後ｐ側にＡ
ｕＺｎオーミック電極３１３゜ｎ側にＡｕ−Ｇｅ−Ｎｉ
オーミック電極３１４ ｔ−形成しく１１０） 面が
ファブリ・ペロー共振器面となるようニヘき開してＩｎ
ＧａＡｓＰ ＢＨ−ＬＤ を作製する。
第４図はこのようにして製作した本発明の実施例の斜視
図である５図中４０２は例えば１．３μｍ波長組成のＩ
ｎ ６．７ （１（）ａ ６ 、＠・ＡＳ・、ｓｓＰ
・、ｓｓ活性層。
図である５図中４０２は例えば１．３μｍ波長組成のＩ
ｎ ６．７ （１（）ａ ６ 、＠・ＡＳ・、ｓｓＰ
・、ｓｓ活性層。
４０３はｐ−ＩｎＰクラッド層であり、ｎ−Ｉｎｐｔ＜
ッファ層４０９にｐ−ＩｎＰ不純物拡散層４０４−あら
かじめ設けられている。４０５はｎ−ＩｎＰ 電流ブロ
ック層でアリ、図かられかるようにメサ上部を除いた部
分に成長している。４０６，４０７はそれぞれｐ−Ｉｎ
ＰＪｌめ込み層、 ｎ−ＧａＩｎＡｓＰ キャップで１
りｎ、選択Ｚｎ拡散層４０８ｔメサ上部のみｐ−ＩｎＰ
埋め込み層４０６に達する７ように形成することにより
、電流はＩｎ・、７・Ｇａ・、ＨＡＳ・、・ＳＰ・、ａ
ｍ活性層４０２部分のみに有効に流れることになる。電
流ブロック層となるｐ形不純物拡散層４０４とｎ−Ｉｎ
Ｐ＝電流ブロック層４０５のｐ −ｎ接合は活性層４０
２の真横に形成されており、これはＩｎＧａＡｓＰ Ｂ
Ｈ−ＬＤ のもれ電流の防止に特に有効である。ま九
メルトバック法を用いることにより２回目のエピタキシ
ャル成長時におこる熱ダメージの影響も少なく、高い信
頼性が期待できル、仁のＩｎＧａＡｓＰ ＢＨ−ＬＤ
Ｋ９儒を正１口側を負とするバイアス電圧を加えると
活性層４０２０部分はｐｎ接合の順バイアスであるため
この領域で発光再結合が生じるが、その他の領域は大部
分がｐｎｐｎ接合となるため負性抵抗特性を示し、ター
ンオン電圧以下では電流がほとんど流れない。
ッファ層４０９にｐ−ＩｎＰ不純物拡散層４０４−あら
かじめ設けられている。４０５はｎ−ＩｎＰ 電流ブロ
ック層でアリ、図かられかるようにメサ上部を除いた部
分に成長している。４０６，４０７はそれぞれｐ−Ｉｎ
ＰＪｌめ込み層、 ｎ−ＧａＩｎＡｓＰ キャップで１
りｎ、選択Ｚｎ拡散層４０８ｔメサ上部のみｐ−ＩｎＰ
埋め込み層４０６に達する７ように形成することにより
、電流はＩｎ・、７・Ｇａ・、ＨＡＳ・、・ＳＰ・、ａ
ｍ活性層４０２部分のみに有効に流れることになる。電
流ブロック層となるｐ形不純物拡散層４０４とｎ−Ｉｎ
Ｐ＝電流ブロック層４０５のｐ −ｎ接合は活性層４０
２の真横に形成されており、これはＩｎＧａＡｓＰ Ｂ
Ｈ−ＬＤ のもれ電流の防止に特に有効である。ま九
メルトバック法を用いることにより２回目のエピタキシ
ャル成長時におこる熱ダメージの影響も少なく、高い信
頼性が期待できル、仁のＩｎＧａＡｓＰ ＢＨ−ＬＤ
Ｋ９儒を正１口側を負とするバイアス電圧を加えると
活性層４０２０部分はｐｎ接合の順バイアスであるため
この領域で発光再結合が生じるが、その他の領域は大部
分がｐｎｐｎ接合となるため負性抵抗特性を示し、ター
ンオン電圧以下では電流がほとんど流れない。
したがって電流は活性層４０２に集中して流れるため２
０ｍＡ 程度の低い発振しきい値電流が得られた９本発
明の製造方法においては活性層４０２よりも深く形成す
るｐ形不純物の選択拡散、および選択拡散保護マスクを
用いてＩｎＧａＡｓＰ活性層表面までを選択エツチング
して活性層をメルトバックしたのちメサ上部以外に電流
プロ、り層が自動的に確実に形成されるためＢＨ−ＬＤ
におけるもれ電流が低減され、さらに２回目のエピタキ
シャル成長時に導入される熱ダメージ層を除去すること
ができ、したがって発振しきい値電流の温度特性のすぐ
れた。かつ信頼性の高いＢＨ−ＬＤが再現性曳く得られ
た。
０ｍＡ 程度の低い発振しきい値電流が得られた９本発
明の製造方法においては活性層４０２よりも深く形成す
るｐ形不純物の選択拡散、および選択拡散保護マスクを
用いてＩｎＧａＡｓＰ活性層表面までを選択エツチング
して活性層をメルトバックしたのちメサ上部以外に電流
プロ、り層が自動的に確実に形成されるためＢＨ−ＬＤ
におけるもれ電流が低減され、さらに２回目のエピタキ
シャル成長時に導入される熱ダメージ層を除去すること
ができ、したがって発振しきい値電流の温度特性のすぐ
れた。かつ信頼性の高いＢＨ−ＬＤが再現性曳く得られ
た。
本発明の実施例では活性層として１．３μｍの組、成の
Ｉｆｌｏ、ｔｓＧａｅ、ｓｓＡｌｅ、ａｓｈｓ、ｓｓ
ｋ用いているが。
Ｉｆｌｏ、ｔｓＧａｅ、ｓｓＡｌｅ、ａｓｈｓ、ｓｓ
ｋ用いているが。
これに限定されることな（ＩｎＰ基板に格子整合ＬりＩ
ｎ１−ｘ ＧａｘＡｓｌ−ｙ ｐｙ混晶（０＜ｘ＜１゜
ｏくｙく１）の発光波長範囲として１．１μｍから１．
７μｍの間のどの波長の結晶であってもかまわない、ま
要電流ブロック層としてｎ−ＩｎＰ層（ｘ’＝０．
ｙ’＝１）ｔ−用いたが、この層は活性層に電流金集中
させるという機能をもてばよいので活性層よりもエネル
ギーギャップの大きなｎ形Ｉｎｘ−Ｘ’Ｇａ Ｘ／ Ａ
ｓ １ ＋＋ ｙ Ｐ ｙＩ層、すなわち活性層Ｉｎ１
−ｘＧａｘＡｓ Ｐに対してＯくｘｊ＜ｘ、ｙ＜、
ｙ’くｉｔ−満−７７ たすようなｎ形Ｉ ｎ １ ＋＋Ｘ／ Ｇａ ｘ’ Ａ
Ｉ １−ｙ’ Ｐ ｙ１層、あるいは半絶縁性のＩ
ｎ １−ｘｌ Ｇａ ｚ’ Ａｓ ｌ−ｙ’ Ｐ ｙ’
層でありてもさしつかえない、ｐ形ＩｎＰｊＪｌめ込み
層は活性層のエネルギーギャップとは無関係にｐ形１１
ｍｍ−ｘｊ ＧａｘｙＡｓｌ−ｙ＊ Ｐ、＃ （０〉
ｘ“＜１゜０＜ｙ”く１）層を用いてもさしつかえない
。
ｎ１−ｘ ＧａｘＡｓｌ−ｙ ｐｙ混晶（０＜ｘ＜１゜
ｏくｙく１）の発光波長範囲として１．１μｍから１．
７μｍの間のどの波長の結晶であってもかまわない、ま
要電流ブロック層としてｎ−ＩｎＰ層（ｘ’＝０．
ｙ’＝１）ｔ−用いたが、この層は活性層に電流金集中
させるという機能をもてばよいので活性層よりもエネル
ギーギャップの大きなｎ形Ｉｎｘ−Ｘ’Ｇａ Ｘ／ Ａ
ｓ １ ＋＋ ｙ Ｐ ｙＩ層、すなわち活性層Ｉｎ１
−ｘＧａｘＡｓ Ｐに対してＯくｘｊ＜ｘ、ｙ＜、
ｙ’くｉｔ−満−７７ たすようなｎ形Ｉ ｎ １ ＋＋Ｘ／ Ｇａ ｘ’ Ａ
Ｉ １−ｙ’ Ｐ ｙ１層、あるいは半絶縁性のＩ
ｎ １−ｘｌ Ｇａ ｚ’ Ａｓ ｌ−ｙ’ Ｐ ｙ’
層でありてもさしつかえない、ｐ形ＩｎＰｊＪｌめ込み
層は活性層のエネルギーギャップとは無関係にｐ形１１
ｍｍ−ｘｊ ＧａｘｙＡｓｌ−ｙ＊ Ｐ、＃ （０〉
ｘ“＜１゜０＜ｙ”く１）層を用いてもさしつかえない
。
本発明はｆｎＧａＡｓＰ ＢＨ−ＬＤ のもれ電流上
防止するための電流ブロック層が再現性よく得られる製
造方法であり、ＩｎＧａＡｓＰ ＢＨ−ＬＤ Ｏ製作
歩留りが大幅に向上でき丸さらに２度目のエピタキシャ
ル成長時に導入される活性層の熱ダメージの影響が小さ
くできるため、信頼性の高いＩｎＧａＡｓＰＢＨ−ＬＤ
が再現性よく得られるという特徴を有する。
防止するための電流ブロック層が再現性よく得られる製
造方法であり、ＩｎＧａＡｓＰ ＢＨ−ＬＤ Ｏ製作
歩留りが大幅に向上でき丸さらに２度目のエピタキシャ
ル成長時に導入される活性層の熱ダメージの影響が小さ
くできるため、信頼性の高いＩｎＧａＡｓＰＢＨ−ＬＤ
が再現性よく得られるという特徴を有する。
第１図は従来例のＩｎＧａＡｓＰ ＢＨ−ＬＤの斜視図
、第２図はメルトバック法により埋め込み活性層ストラ
イプを形成する場合の形状を示す図、第３図は本発明に
よる製造方法管示すための断面図、第４図は本発明の実
施例の斜視図である。 図中１０１はＨ−ＩｎＰ基板、１０２はｎ−ＩｎＰバ、
ファ層％ １０３はＩｎＧａＡｓＰ活性層、１０４はｐ
−ＩｎＰクラッド層、１０５はｐ−ＧａＩｎＡｓＰ 電
極層、１０６はｐ−ＩｎＰ電流ブロック層、１０７はｎ
−ＩｎＰ電流ブロック層、１０８はｎ−ＩｎＧａＡｓＰ
１゜１０９は８ｉ０．膜、１１０はｐ形オーミック電極
。 １１１はｎ形オーミック電極、２０１はＩｎＰ基板。 ２０２はＩｎＧａＡｓＰ層、２０３はＩｎＰメサストラ
イプ、２０４はメルトバック後ＩｎＰメサストライプ下
部のみに残されｆｃＩｎＧａＡｓＰ層、３０３はＩｎ０
．７゜Ｇａ ００ｓＯＡｓ ｏ、ｓｓ ｒｅ、ａｓ活性
層、３０５は選択拡散保護マスク、３０６はｐ形不純物
拡散層。 ３０７はｐ−ＩｎＰ メサストライプ、３０８はＩｎ（
１，７゜Ｇａ０ｊＩムＳ ＠、４５ Ｐ Ｏ，ｌｉ活性
層、３１Ｏはｐ−ＩｎＰ 埋め込み層、３１１はｎ−
Ｇａ Ｉ ｎＡｓ Ｐキａｒｙプ層。 ３１２はＺｎ拡散層、３１３はＡｕ Ｚｎｎオーツり電
極、３１４はＡｕＧｅ−Ｎｉ オーミｙ ９ＷＡＩＬ
４０２はＩ”０ｊＯＧ”０．ＩＯＡ”０ｊｉＰ１．ＩＭ
活性層、４ｏ４はｐ形不純物拡散層２４ｏ５はｎ−Ｉｎ
Ｐ電流プロ、り層で第１図 ／１０ ２σ子
、第２図はメルトバック法により埋め込み活性層ストラ
イプを形成する場合の形状を示す図、第３図は本発明に
よる製造方法管示すための断面図、第４図は本発明の実
施例の斜視図である。 図中１０１はＨ−ＩｎＰ基板、１０２はｎ−ＩｎＰバ、
ファ層％ １０３はＩｎＧａＡｓＰ活性層、１０４はｐ
−ＩｎＰクラッド層、１０５はｐ−ＧａＩｎＡｓＰ 電
極層、１０６はｐ−ＩｎＰ電流ブロック層、１０７はｎ
−ＩｎＰ電流ブロック層、１０８はｎ−ＩｎＧａＡｓＰ
１゜１０９は８ｉ０．膜、１１０はｐ形オーミック電極
。 １１１はｎ形オーミック電極、２０１はＩｎＰ基板。 ２０２はＩｎＧａＡｓＰ層、２０３はＩｎＰメサストラ
イプ、２０４はメルトバック後ＩｎＰメサストライプ下
部のみに残されｆｃＩｎＧａＡｓＰ層、３０３はＩｎ０
．７゜Ｇａ ００ｓＯＡｓ ｏ、ｓｓ ｒｅ、ａｓ活性
層、３０５は選択拡散保護マスク、３０６はｐ形不純物
拡散層。 ３０７はｐ−ＩｎＰ メサストライプ、３０８はＩｎ（
１，７゜Ｇａ０ｊＩムＳ ＠、４５ Ｐ Ｏ，ｌｉ活性
層、３１Ｏはｐ−ＩｎＰ 埋め込み層、３１１はｎ−
Ｇａ Ｉ ｎＡｓ Ｐキａｒｙプ層。 ３１２はＺｎ拡散層、３１３はＡｕ Ｚｎｎオーツり電
極、３１４はＡｕＧｅ−Ｎｉ オーミｙ ９ＷＡＩＬ
４０２はＩ”０ｊＯＧ”０．ＩＯＡ”０ｊｉＰ１．ＩＭ
活性層、４ｏ４はｐ形不純物拡散層２４ｏ５はｎ−Ｉｎ
Ｐ電流プロ、り層で第１図 ／１０ ２σ子
Claims (1)
- 【特許請求の範囲】 面方位が（１００Ｌ Ｔｏるいは（１００）近傍である
ａｌｌの導電形のＩｎＰ基板に少くともＩｎニーＸＧａ
ｘ Ａｓ１−ｙＰｙ （０＜ｘ＜１．０＜ｙ＜１ ）活
性層を含む半導体層を積層させた多層膜構造ウエファノ
表面Ｋ＜０１１＞ 方向に沿ったストライプ状の拡散保
護マスクを形成した後、第２の導電形不純物を前記Ｉ’
ｍ−ｘ ＧａｘＡｓ□−アＰ、活性層よりも深く選択拡
散する工程と１選択拡散され九ｐ形不純物領域の一部ま
たは全部を前記Ｉ ｎ １−８ＧａｘＡ、１−アＰｙ活
性層表面まで選択エツチングして＜０１１＞方向に平行
なメサストライプを形成する工程と、前記メサストライ
プ以外の部分の前記Ｉｎ１−１ＧａｘＡＳ Ｐ
活性層をメルト１−Ｆ Ｔ バククさせた後前記メサストライプの上面のみｔ除イテ
前記に１の導電形のＩｎ ｌ、／ Ｇａｘｔ Ａｓ １
−ｙｔＰ ｙ／（０＜ｘ’ ＜ ｘ ｔ Ｙ ＜ Ｙ’
＜１ ）電流ブロック層を積層させ、さらに前記第２
の導電形の”−１−ｘ’Ｇａｘ＃Ａ”ｉ −ｙ” Ｐｙ
’ １１１め込み層を全面にわたって連続して積層させ
るエピタキシャル成長工程とを含むことを特徴とする埋
め込みへテロ構造半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10968881A JPS5810884A (ja) | 1981-07-14 | 1981-07-14 | 埋め込みヘテロ構造半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10968881A JPS5810884A (ja) | 1981-07-14 | 1981-07-14 | 埋め込みヘテロ構造半導体レ−ザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810884A true JPS5810884A (ja) | 1983-01-21 |
| JPS6248919B2 JPS6248919B2 (ja) | 1987-10-16 |
Family
ID=14516664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10968881A Granted JPS5810884A (ja) | 1981-07-14 | 1981-07-14 | 埋め込みヘテロ構造半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810884A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948753A (en) * | 1984-03-27 | 1990-08-14 | Matsushita Electric Industrial Co., Ltd. | Method of producing stripe-structure semiconductor laser |
| US5028563A (en) * | 1989-02-24 | 1991-07-02 | Laser Photonics, Inc. | Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays |
| US5119388A (en) * | 1989-02-24 | 1992-06-02 | Laser Photonics, Inc. | Low tuning rate PbTe/PbEuSeTe buried quantum well tunable diode lasers and arrays |
| JPH0557922U (ja) * | 1991-12-26 | 1993-07-30 | 日本ビクター株式会社 | 電力増幅器の駆動回路 |
| EP0610777A1 (en) * | 1993-02-12 | 1994-08-17 | ALCATEL ITALIA S.p.A. | Semiconductor laser with low threshold current and related manufacturing process |
-
1981
- 1981-07-14 JP JP10968881A patent/JPS5810884A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948753A (en) * | 1984-03-27 | 1990-08-14 | Matsushita Electric Industrial Co., Ltd. | Method of producing stripe-structure semiconductor laser |
| US5028563A (en) * | 1989-02-24 | 1991-07-02 | Laser Photonics, Inc. | Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays |
| US5119388A (en) * | 1989-02-24 | 1992-06-02 | Laser Photonics, Inc. | Low tuning rate PbTe/PbEuSeTe buried quantum well tunable diode lasers and arrays |
| JPH0557922U (ja) * | 1991-12-26 | 1993-07-30 | 日本ビクター株式会社 | 電力増幅器の駆動回路 |
| EP0610777A1 (en) * | 1993-02-12 | 1994-08-17 | ALCATEL ITALIA S.p.A. | Semiconductor laser with low threshold current and related manufacturing process |
| US5504769A (en) * | 1993-02-12 | 1996-04-02 | Alcatel Italia S.P.A. | Semiconductor laser having low current threshold |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6248919B2 (ja) | 1987-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766994B2 (ja) | 半導体レーザ素子 | |
| US5825797A (en) | Semiconductor laser device | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| JPS5810884A (ja) | 埋め込みヘテロ構造半導体レ−ザの製造方法 | |
| US4313125A (en) | Light emitting semiconductor devices | |
| JP2653562B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3763459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2680804B2 (ja) | 半導体レーザ | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP2624881B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2738040B2 (ja) | 半導体発光装置 | |
| JP3229085B2 (ja) | 半導体レーザ装置，及びその製造方法 | |
| JPS5896790A (ja) | 埋め込みへテロ構造半導体レ−ザの製造方法 | |
| JPS6342874B2 (ja) | ||
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPS6248918B2 (ja) | ||
| JP2525618B2 (ja) | 半導体レ−ザ | |
| JPS6152999B2 (ja) | ||
| CN115207775A (zh) | 一种基于沟道波导衬底的半导体激光器及其制备方法 | |
| KR100265802B1 (ko) | 고출력 반도체 레이저 소자 및 그 제조방법 | |
| JPS622720B2 (ja) | ||
| JPS622718B2 (ja) | ||
| JPS6076184A (ja) | 半導体レ−ザ | |
| JPH0126546B2 (ja) | ||
| JPS5864086A (ja) | 埋め込みヘテロ構造半導体レ−ザ |