JPH11514450A - オフスクリーン領域を有するフレームバッファのリフレッシュを制御する回路および方法 - Google Patents

Abstract

(57)【要約】 フレームバッファに格納されたデータをリフレッシュするための方法が提供される。フレームバッファの第１の領域内に格納されたデータは、そのようなデータを表示生成用に取り出す際に、自動的にリフレッシュされる。フレームバッファの第２の領域内に格納されたデータは、以下の小工程に従ってリフレッシュされる。すなわち、次に来る表示ラインの生成においてフレームバッファの第２の領域内の選択されたデータが必要であるかどうかを決定する。続いて、次に来る表示ラインの生成のためにフレームバッファの第２の領域からのそのようなデータが必要であるとき、第２の領域からの選択されたデータを読み出す。次に来る表示ラインの生成のために第２の領域からのデータが必要でなく、かつ第２の領域のリフレッシュ時刻に達したとき、第２の領域の少なくとも一部に対してリフレッシュを開始する。

Description

【発明の詳細な説明】 オフスクリーン領域を有するフレームバッファのリフレッシュを制御する 回路および方法 発明の技術分野 本発明は、一般にディスプレイサブシステムおよびディスプレイコントローラ に関し、特に、フレームバッファリフレッシュを制御するための回路および方法 に関する。 発明の背景 ビデオ／グラフィックス表示能力を有する典型的な処理システムは、中央処理 ユニット（CPU）、CPUバスを介してCPUに結合されたディスプレイコントローラ 、同じくCPUバスに結合されたシステムメモリ、ローカルバスを介してディスプ レイコントローラに結合されたフレームバッファ、周辺回路（例えばクロックド ライバおよび信号変換器）、ディスプレイドライバ回路、およびディスプレイユ ニットを有している。 CPUは一般に、システム全体の制御を行い、ユーザコマンドおよびシステムメ モリから取り出した(retrieved)プログラム命令に応じて、ディスプレイユニッ ト上に表示されるグラフィックスイメージの内容を制御する。ディスプレイコン トローラは例えばビデオグラフィックスアレイ（VGA）コントローラであっても よく、一般にCPUとディスプレイドライバ回路とをインターフェースし、データ 更新およびディスプレイリフレッシュ動作中においてフレームバッファとのグラ フィックスおよび／またはビデオデータ(video data)の交換を制御し、フレーム バッファメモリ動作を制御し、また、色拡張(color expansion)などの追加的な 処理を当該グラフィックスまたはビデオデータに対して行う。ディスプレイドラ イバ回路は、ディスプレイコントローラから受け取ったデジタルデータを、ディ スプレイユニットがグラフィックス／ビデオ表示イメージを生成するために必要 とするアナログレベルに変換する。 フレームバッファは典型的には、オンスクリーンメモリ領域、オフスクリーン 領域、ならびにカーソルおよび様々なアイコンを規定するデータを保持する領域 を有する。オンスクリーン領域は、ディスプレイフレーム全体中の各画素の色／ 階調を規定する、表示データのワードを格納する。ディスプレイリフレッシュ中 において、ディスプレイスクリーン上の対応する画素がラスタスキャン中にリフ レッシュされる際に、ワード単位でこの「画素データ」がディスプレイコントロ ーラによってオンスクリーンメモリ領域から取り出される。オフスクリーンメモ リは、ディスプレイコントローラ動作に必要とされるその他のタイプのデータを 格納する。例えば、オフスクリーンメモリは、BIOS動作のためのスクラッチパッ ドとして機能し得る。カーソル領域は、典型的にはカーソル形状およびサイズを 規定する画素データを格納する。カーソルは典型的には、ユーザによって決定さ れた通りに、オンスクリーンメモリデータから生成されたイメージの一部に重ね られる。カーソルが全く表示されないこともしばしばある。アイコンも同様であ り、周期的に引き出されてオンスクリーンメモリからの画素データによって規定 されるイメージの「上に」表示される。 ほとんどのフレームバッファはダイナミックランダムアクセスメモリ装置（DR AM）から構成されている。当該分野において周知のように、DRAM装置のメモリセ ル内のデータは、周期的にリフレッシュされないと劣化したり完全に失われたり する。従来のDRAMにおいては、セルのリフレッシュは読み出し動作またはリフレ ッシュ動作中に起こる（リフレッシュ動作は本質的には、装置からのデータの出 力をともなわない読み出し動作である）。読み出しまたはリフレッシュは行単位 で行われ、ある行のワードラインをアクティブにすることによるビットライン上 の電圧変化を感知する。従来のセンスアンプは、論理「１」を格納しているセル の劣化した正電圧に結合していることによるビットライン上の電圧のわずかな変 化を測定するために十分な感度を有する。センスアンプは次に、対応するビット ライン上の電圧揺動(voltage swing)に応じて、完全な論理「１」または完全な 論理「ゼロ」にラッチする。このラッチングにより、ビットラインおよび対応す るセルの補助容量(storage capacitor)が元来の値に引き戻される結果、データ がリフレッシュされる。 現在のディスプレイシステムにおいて、ディスプレイコントローラ内の、フレ ームバッファDRAMのリフレッシュを制御するリフレッシュロジックは、典型的に は以下のように動作する。現在の表示ラインのためのデータがオンスクリーンメ モリから取り出される間、リフレッシュロジックはアイドル状態になる。現在の ラインの終わりに達したとき、リフレッシュロジックは、先を見て次のラインが アイコンまたはカーソルデータを含むかどうかを決定する。カーソルまたはアイ コンデータが見つかれば、リフレッシュロジックはアイコン／カーソルデータの 読み出しを開始する。リフレッシュロジックは次にアイドル状態に戻り、次の表 示ラインのための画素データがオンスクリーンメモリからラスタ(raster)される 。次に、アイコン／カーソルデータが、ディスプレイコントローラの終末処理(b ackend)においてこのデータに適宜重ねられる。次に来る(upcoming)ライン上に カーソルまたはアイコンデータが表示されない場合は、DRAMのためのリフレッシ ュサイクルが開始される。リフレッシュサイクルにおいて、DRAM内の一群の行（ 典型的には、オンスクリーン領域を含む任意のメモリ領域からの３行から５行） がリフレッシュされる。リフレッシュロジックは、新しいリフレッシュサイクル が必要になる度、DRAM全体（全領域）を、グループ単位で順次サイクルしていく 。 現在利用可能なリフレッシュスキームの欠点は、オンスクリーンメモリ内の表 示データが２回リフレッシュされる（ディスプレイスクリーンのリフレッシュの ための読み出し中に１回と、オンスクリーンメモリを通じてのDRAMリフレッシュ シーケンスサイクル中に１回）ことである。各リフレッシュサイクルはDRAMへの 他のアクセス（CPUによるグラフィックスデータ更新のためのアクセスすること やブロックデータ移動のためのアクセス）を妨げるため、オンスクリーンメモリ 内のデータの２重のリフレッシュは、メモリバンド幅(memory bandwidth)に大き く影響している。 従って、ディスプレイ制御サブシステム中において、フレームバッファのより 効率的なリフレッシュを可能にする回路、システムおよび方法が必要である。特 に、そのような回路、システムおよび方法は、フレームバッファの各異なるデー タ領域内の表示データをリフレッシュするために必要な時間を、最小にしなけれ ばならない。 発明の要旨 本発明の原理により、ディスプレイ制御サブシステムにおけるメモリサイクル が最適化される。特に、DRAMフレームバッファをリフレッシュするために必要な サイクルの数を最小にすることにより、そのフレームバッファに追加的なアクセ スを行ってデータ更新およびブロック移動などの他の重要な動作を行うことがで きる。一般に、本発明によれば、フレームバッファのオンスクリーンメモリ領域 は、ディスプレイスクリーンのリフレッシュのためにそこからデータを取り出す ことによってのみリフレッシュされる。真のリフレッシュサイクルはずっと小さ いアイコン領域、カーソル領域およびオフスクリーンデータ格納領域にのみ必要 であり、そしてリフレッシュ時刻に達した時にのみ行われる。 本発明の第１の実施態様において、フレームバッファに格納されたデータをリ フレッシュするための方法が提供される。フレームバッファの第１の領域内に格 納されたデータは、そのようなデータを表示生成用に取り出す際に、自動的にリ フレッシュされる。フレームバッファの第２の領域内に格納されたデータは、以 下のようにリフレッシュされる。すなわち、次に来る表示ラインの生成において フレームバッファの第２の領域内のデータが必要であるかどうかを決定する。続 いて、次に来る表示ラインの生成のために第２の領域からのデータが必要である とき、第２の領域からの選択されたデータを読み出す。表示ラインの生成のため に第２の領域からのデータが必要でなく、かつ第２の領域のリフレッシュ時刻に 達したとき、第２の領域の少なくとも一部に対してリフレッシュを開始する。 本発明の原理の第２の実施態様において、フレームバッファリフレッシュのた めの別の方法が提供される。フレームバッファのオンスクリーン領域は、複数の 表示ラインの生成のためにそこから画素データを取り出すことによってリフレッ シュされる。第１の表示ラインに対応する画素データのオンスクリーン領域から の取り出しと、第２の表示ラインに対応する画素データのオンスクリーン領域か らの取り出しとの間の期間に、フレームバッファの第２の領域を選択的にリフレ ッシュする。第２の領域をリフレッシュする工程(step)は以下の小工程(substep )を有する。すなわち、第２の表示ラインの生成中において第２の領域からのデ ータが必要か否かを決定する。続いて、第２の表示ラインの表示のために第２の 領域からのデータが必要であるとき、第２の領域から選択されたデータを読み出 す。第２の表示ラインの表示のために第２の領域からのデータが必要でなく、か つ第２の領域のリフレッシュが必要なとき、第２の領域の少なくとも一部をリフ レッシュする。最後に、第２のラインの表示のために第２のデータからのデータ が必要でなく、かつ第２の領域がリフレッシュを必要としないとき、オンスクリ ーンメモリ領域および第２のメモリ領域のうち選択されたいずれかに対してアク セスを許可する。 本発明の更なる実施態様において、接続された(associated)フレームバッファ のオンスクリーン領域からのデータを表示生成のために取り出すときにおいて、 リフレッシュ制御回路をアイドリングするための回路を含む、リフレッシュ制御 回路が提供される。また、フレームバッファの第２の領域内に格納されたデータ をリフレッシュするための回路が設けられる。このリフレッシュ用回路は、選択 された表示ラインの生成においてフレームバッファの第２の領域内のデータが必 要か否かを決定するように動作可能である。さらにリフレッシュ用回路は、その 選択された表示ラインの生成のために第２の領域からのデータが必要であるとき 、第２の領域からの選択されたデータの読み出しを開始するように動作可能であ る。さらに、リフレッシュ用回路は、選択された表示ラインの生成のために第２ の領域からのデータが必要でなく、かつ第２の領域のリフレッシュ時刻に達した とき、第２の領域の少なくとも一部のリフレッシュを開始するように動作可能で ある。 本発明のさらなる実施態様において、オンスクリーンメモリ領域および第２の メモリ領域を有するフレームバッファを含むディスプレイ制御システムが提供さ れる。複数の表示ラインの生成のためにオンスクリーンメモリ領域からの画素デ ータを取り出すためのディスプレイコントローラが設けられる。システムはまた 、第１の表示ラインに対応する画素データのオンスクリーン領域からの取り出し と第２の表示ラインに対応する画素データのオンスクリーン領域からの取り出し との間の期間に、フレームバッファの第２の領域をリフレッシュするためのリフ レッシュステートマシン(refresh state machine)を追加的に含む。ステートマ シンは、第２の表示ラインの表示生成のために第２の領域からのデータが必要で あ るか否かを決定するように動作可能である。第２の表示ラインの表示のために第 ２の領域からのデータが必要であるとき、リフレッシュステートマシンは、第２ の領域からの選択されたデータのリフレッシュをディスプレイコントローラによ って開始する。第２の表示ラインの表示のために第２の領域からのデータが必要 でなく、かつ第２の領域のリフレッシュが必要なとき、リフレッシュステートマ シンは、第２の領域の少なくとも一部のリフレッシュを開始する。最後に、第２ のラインの表示のために第２の領域からのデータが必要でなく、かつ第２の領域 がリフレッシュを必要としないとき、リフレッシュステートマシンは、オンスク リーンメモリ領域および第２のメモリ領域のうち選択されたいずれかに対してア クセスを許可する。 本発明の原理により、ディスプレイ制御サブシステム中において、フレームバ ッファのより効率的なリフレッシュを可能にする回路、システムおよび方法が実 現される。特に、本発明の原理により、そのような回路、システムおよび方法は 、フレームバッファの各異なるデータ領域内の表示データをリフレッシュするた めに必要な時間が最適化される。リフレッシュサイクルの数を最小にしてリフレ ッシュ時間を最適化することにより、フレームバッファに対する他のアクセス（ 表示データ更新など）に本来使用可能なサイクルの数を最大化することができる 。結果として、より高性能なデータ処理システムを構成することができる。 以下の本発明の詳細な説明がよりよく理解されるように、上記説明では本発明 の特徴および技術的利点を広範に概説した。以下に、本発明の請求項の主題を形 成する本発明の追加的な特徴および利点を説明する。開示された概念および特定 の実施態様は、改変あるいは本発明の同じ目的を実現するための他の構造を設計 するための基礎として容易に用い得ることが、当業者には理解されるであろう。 また、そのような均等な構造は、付属の請求項に記載した本発明の趣旨および範 囲から逸脱しないことが、当業者には理解されるであろう。 図面の簡単な説明 本発明およびその利点をより完全に理解するために、付属の図面を参照して以 下に説明する。図面において、 図１は、本発明の原理の実施態様としての、ディスプレイ制御サブシステムの 高レベル機能ブロック図であり、 図２は、本発明の原理によるリフレッシュ制御ステートマシン動作を説明する フローチャートである。図２のステートマシンは、図１のディスプレイコントロ ーラの一例において適用可能である。 発明の詳細な説明 図１は、処理システム１００のグラフィックスおよび／またはビデオデータの 表示を制御する部分を示す、高レベル機能ブロック図である。システム１００は 、中央処理ユニット１０１、CPUバス１０２、ディスプレイコントローラ１０３ 、フレームバッファ１０４、デジタル−アナログ変換器（DAC）１０５、および ディスプレイ装置１０６を有している。本発明の原理によれば、ディスプレイコ ントローラ１０３およびフレームバッファ１０４ならびにDAC１０５はともに、 単一の集積回路チップ１０７上に作成される。 CPU（「マスター」）１０１は、システム１００の動作全体を制御し、ユーザ コマンド下においてディスプレイユニット１０６上に表示すべきグラフィックス データの内容を決定し、様々なデータ処理機能を行う。CPU１０１は例えば、市 販パーソナルコンピュータに用いられる汎用マイクロプロセッサであってもよい 。CPU１０１は、CPUバス１０２を介してシステム１００の残りの部分と連絡する 。CPUバス１０２は例えば、ローカルバス、ISAバス、またはPCIバスであっても よい。DAC１０５は、コントローラ１０３からデジタルデータを受け取ることに より、ディスプレイ１０６を駆動するために必要なアナログデータを出力する。 システム１００の特定の実施形態に依存して、DAC１０５は、カラーパレット、Y UV−RGBフォーマット変換回路、および／またはx-ズームあるいはy-ズーム回路 ならびに他のオプションをさらに含んでいてもよい。 ディスプレイ１０６は例えば、CRTユニットまたは液晶ディスプレイ、エレク トロルミネセンスディスプレイ（ELD）、プラズマディスプレイ（PLD）であって もよく、あるいはその他のディスプレイ装置により、ディスプレイスクリーン上 にイメージを複数の画素として表示する。さらに、ディスプレイ１０６は、デジ タルマイクロミラー装置またはシリコンカーバイド状装置(silicon carbide lik e device)などの最新の装置（デジタルデータを直接受け付ける）であってもよ い。また、別の実施態様において、「ディスプレイ」１０６は、レーザプリンタ または同様な書類閲覧／印刷機器などの、別のタイプの出力装置であってもよい ことにも留意されたい。 図示の実施態様において、コントローラ１０３はディスプレイコントローラ（ VGAコントローラなど）であり、なかでも、フレームバッファ１０４とのグラフ ィックスおよび／またはビデオデータの交換を制御し、メモリリフレッシュを制 御し、色拡張などの処理機能を行う。ディスプレイコントローラは、ディスプレ イの特定のアプリケーションにおいての「マスター」であることにより、CPU１ ０１を演算タスクから開放する。また、ディスプレイコントローラのアーキテク チャは、グラフィックスおよびビデオ機能を、汎用マイクロプロセッサの場合よ りもはるかに優れて最適化する。コントローラ１０３はまた、カラーパレット、 カーソル生成ハードウェア、および／またはビデオ−グラフィックス変換回路な ど他のオプションを有していてもよい。 本発明の原理により、改良されたリフレッシュロジックステートマシンがディ スプレイコントローラ１０３中において提供される。好ましくはこのステートマ シンは、従来のディスプレイコントローラに見られるメモリシーケンサの一部と して提供される、別の実施態様において他の場所に位置していてもよい。好適な 実施態様におけるステートマシンのディスプレイリフレッシュ動作を、図２のフ ローチャートに示す。 ステップ２０１において、ディスプレイコントローラ１０３が各表示フレーム の各表示ラインのスクリーンリフレッシュ用の画素データの取り出す間、リフレ ッシュステートマシンはアイドル状態に入る。この周期的なデータ取り出しは、 典型的には毎秒７２フレームの頻度で起こる。このように、フレームバッファ１ ０４のオンスクリーン領域中のあるDRAMセルにおけるリフレッシュ期間（すなわ ち、ディスプレイリフレッシュ間だけの読み出しによって行われる、あるセルの 自動リフレッシュ間の期間）は、13.8ミリ秒である。従来のDRAM装置のセルにお いて、13.8ミリ秒は、特定のリフレッシュ動作の介入がなくてもデータが失われ たり実質的に劣化したりしないために十分短い期間である。最低許容スクリーン リフレッシュ速度である60Hzにおいて、リフレッシュ期間は16ミリ秒に増えるが 、これでも十分に小さい。 現在の表示ラインの終わりに達したとき、制御信号EOL（エンド・オブ・ライ ン）がアクティブになる。EOL信号は、コントローラ１０３内の従来のCRT制御回 路において生成される。次に、ステップ２０２において、次の表示ライン上にカ ーソルまたはアイコン情報が現れるか否かを決定する。この決定は、従来のディ スプレイコントローラ１０３内部に典型的に見られる内部生成信号（スクリーン 上にカーソルまたはアイコンか現れるか否かを示し、そのようなカーソル／アイ コンがどこに現れるべきかを規定する情報を含む）の状態を監視することによっ て、行うことができる。 カーソル／アイコンデータが次の表示ライン上に現れるならば、ステップ２０ ３において、必要な画素データを、フレームバッファ１０４内の対応するアイコ ンまたはカーソル領域から読み出す。次に、カーソル／アイコンデータは、読み 出しセル内において次回にステップ２０１が実行されたときに取り出されるオン スクリーン画素データと重ね合わせられるための待ち状態(queue)に入る。ステ ップ２０３が完了すると、ステートマシンはステップ２０１におけるアイドル状 態に戻り、オンスクリーンメモリ中の次の表示ラインからの画素データが取り出 され、その少なくとも一部の上に、ステップ２０３で取り出されたカーソルまた はアイコンデータがコントローラ１０３の終末処理において重ね合わせられる。 ステップ２０２において次のラインで表示されるカーソルまたはアイコン情報 が無いと判断された場合、処理はステップ２０４へと続く。ステップ２０４にお いて、フレームバッファ１０４のアイコン領域、カーソル領域、およびオフスク リーン領域のリフレッシュの時刻に達したか否かを決定する。このステップは例 えば、コントローラ１０３内の従来のリフレッシュタイマを監視することによっ て達成することができる。リフレッシュタイマは例えば、各新しい表示フレーム の開始を示す各垂直同期（VSYNC）信号によってリセットされてもよい。リフレ ッシュ時刻が来れば、フレームバッファ中のアイコン領域、カーソル領域および オフスクリーン領域のみを含む限られた領域（部分）のためのリフレッシュサイ クルが開始される。アイコンメモリ領域、カーソルメモリ領域およびオフスクリ ーンメモリ領域のサイズ（典型的には合計16 kbyte）および／または、あるディ スプレイスキャンラインの終わりと次のディスプレイスキャンラインとの間の時 間に依存して、アイコンメモリ領域、カーソルメモリ領域およびオフスクリーン メモリ領域の全てを一度にリフレッシュしてもよい。または、ある表示ラインの 終わりにおいてDRAM３〜５行分をリフレッシュし、次の表示ラインの終わりにお いてさらに３〜５行をリフレッシュしというふうに、限られた領域のリフレッシ ュが完了するまで続けてもよい。全てのアプリケーションまたはインスタンスが オフスクリーンメモリの使用を必要とするわけではないことに注意されたい。オ フスクリーンメモリが使用されていなければ、オフスクリーンメモリに割り付け られた領域のリフレッシュは中止されてもよい(forego)。何らかのオフスクリー ンメモリ領域のリフレッシュが起こるべきか否かを制御するために、レジスタ制 御ビットをセットしてもよい。 ステップ２０４において、アイコン領域、カーソル領域およびオフスクリーン 領域のためのリフレッシュ時刻に達していなければ、ステートマシンはステップ ２０６に移行する。ステップ２０６において、EOL信号が非アクティブになり処 理がステップ２０１に戻るまで、フレームバッファ１０４への他のアクセスが許 可される。例えば、このステップの間にCPU１０１は、データ更新を行うため、 オンスクリーンメモリ領域、オフスクリーンメモリ領域、またはカーソル／アイ コンメモリ領域のいずれかにアクセスを行ってもよい。さらにこの期間の間、CP U１０１およびまたはディスプレイコントローラ１０３内のBLITエンジンの制御 下において、ビット−ブロック転送（BLIT）などのメモリ動作を行ってもよい。 リフレッシュサイクル（動作）を控えることにより、ステップ２０６を行うた めにかなりのサイクル数を表示フレーム毎につき提供することができ、有利であ る。これは、本発明にもとづくフレームバッファリフレッシュの効率的制御の直 接の結果である。上述のように、オンスクリーンメモリ（DRAMメモリ空間の大部 分を占め、典型的には１メガバイトほどになる）のリフレッシュは、表示スキャ ンラインリフレッシュ中の読み出しによって行われる。真のリフレッシュサイク ルは、ずっと小さいアイコン領域およびカーソル領域（および用いられていれば オフスクリーン領域）に対してのみ必要であり、また、これらの領域の読み出し が十分な頻度で行われなかった場合（すなわちリフレッシュ時刻に達したとき） にのみ必要である。さらに、リフレッシュ動作を行わなければならない場合でも 、フレームバッファ１０４のDRAM装置のリフレッシュ要求によっては、これらの リフレッシュ動作は各表示フレームにつき数ラインの終わりに必要になるだけで ある。各表示フレームは典型的には数百ラインからなるため、あるラインのスキ ャンの終わりと次のラインのスキャンの始まりとの間には、数百のエンド・オブ ・ライン期間が存在する。これらの各期間の間、従来技術においてはフレームバ ッファDRAMのフルリフレッシュに用いられていたサイクルを、本発明においては その他の動作に用いることかできる。 本発明およびその利点を詳細に説明したが、付属の請求項に記載した本発明の 趣旨および範囲から逸脱することなく、様々な変更、置換および改変を行うこと が可能であることが理解されるべきである。

Claims (1)

1. 【特許請求の範囲】 １．フレームバッファに格納されたデータをリフレッシュするための方法であっ て、 該データを表示生成のために取り出す際に、該フレームバッファの第１の領域 内に格納されたデータを、自動的にリフレッシュする工程と、 該フレームバッファの第２の領域内に格納されたデータをリフレッシュする工 程であって、 次に来る表示ラインの生成において該フレームバッファの該第２の領域内の データが必要であるかどうかを決定する小工程と、 該次に来る表示ラインの生成のために該第２の領域からのデータが必要であ るとき、該第２の領域からの選択されたデータを読み出す小工程と、 該次に来る表示ラインの生成のために該第２の領域からのデータが必要でな く、かつ該第２の領域のリフレッシュ時刻に達したとき、該第２の領域の少なく とも一部に対してリフレッシュを開始する小工程とを有する工程と、 を包含する方法。 ２．前記第２の領域からのデータが必要でなく、かつ該２の領域のリフレッシュ 時刻に達していないとき、前記フレームバッファに対してアクセスを許可する工 程をさらに包含する、請求項１に記載の方法。 ３．前記第１の領域は前記フレームバッファのオンスクリーン領域を含む、請求 項１に記載の方法。 ４．前記第２の領域はアイコンデータを格納する、請求項１に記載の方法。 ５．前記第２の領域はカーソルデータを格納する、請求項１に記載の方法。 ６．前記フレームバッファに対してアクセスを許可する前記工程は、前記第１お よび第２のフレームバッファ領域のうち選択された１つに対して、表示データ更 新のためのアクセスを許可する工程を含む、請求項２に記載の方法。 ７．前記フレームバッファに対してアクセスを許可する前記工程は、前記第１お よび第２のフレームバッファ領域のうち選択された１つに対して、ブロック転送 を行うためのアクセスを許可する工程を含む、請求項２に記載の方法。 ８．フレームバッファリフレッシュのための方法であって、 該フレームバッファのオンスクリーン領域を、複数の表示ラインの生成のため に該オンスクリーン領域から画素データを取り出すことによってリフレッシュす る工程と、 第１の表示ラインに対応する画素データの該オンスクリーン領域からの取り出 しと、第２の表示ラインに対応する画素データの該オンスクリーン領域からの取 り出しとの間の期間に、該フレームバッファの第２の領域を選択的にリフレッシ ュする工程であって、 該第２の表示ラインの生成において該第２の領域からのデータが必要か否か を決定する小工程と、 該第２の表示ラインの表示のために該第２の領域からの該データが必要であ るとき、該第２の領域から選択されたデータを読み出す小工程と、 該第２の表示ラインの表示のために該第２の領域からのデータが必要でなく 、かつ該第２の領域のリフレッシュが必要なとき、該第２の領域の少なくとも一 部をリフレッシュする小工程と、 該第２のラインの表示のために該第２の領域からのデータが必要でなく、か つ該第２の領域がリフレッシュを必要としないとき、該オンスクリーンメモリ領 域および該第２のメモリ領域のうち選択された１つに対してアクセスを許可する 小工程とを有する工程と、 を包含する方法。 ９．前記決定する工程は、前記第２のメモリ領域からのデータの表示を制御する レジスタから読み出す工程を含む、請求項８に記載の方法。 １０．前記第２のメモリ領域はアイコン格納領域を有する、請求項８に記載の方 法。 １１．前記第２のメモリ領域はカーソル格納領域を有する、請求項８に記載の方 法。 １２．リフレッシュ制御回路であって、 接続された(associated)フレームバッファのオンスクリーン領域からのデータ を表示生成のために取り出すときにおいて、該リフレッシュ制御回路をアイドリ ングするための回路と、 該フレームバッファの第２の領域内に格納されたデータを選択的にリフレッシ ュするための回路であって、 選択された表示ラインの生成において該フレームバッファの該第２の領域内 のデータが必要か否かを決定するように動作可能であり、 該表示ラインの生成のために該第２の領域からのデータが必要であるとき、 該第２の領域からの選択されたデータの読み出しを開始するように動作可能であ り、 該表示ラインの生成のために該第２の領域からのデータが必要でなく、かつ 該第２の領域のリフレッシュ時刻に達したとき、該第２の領域の少なくとも一部 のリフレッシュを開始するように動作可能な回路と、 を有するリフレッシュ制御回路。 １３．前記リフレッシュ制御回路は、ディスプレイコントローラの一部を構成す るステートマシンを有している、請求項１２に記載のリフレッシュ制御回路。 １４．前記第２の領域はカーソルメモリを有する、請求項１２に記載のリフレッ シュ制御回路。 １５．前記第２の領域はアイコンメモリを有する、請求項１２に記載のリフレッ シュ制御回路。 １６．前記第２の領域はオフスクリーンメモリを有する、請求項１２に記載のリ フレッシュ制御回路。 １７．オンスクリーンメモリ領域および第２のメモリ領域を有するフレームバッ ファと、 複数の表示ラインの生成のために該オンスクリーンメモリ領域からの画素デー タを取り出すためのディスプレイコントローラと、 第１の該表示ラインに対応する画素データの該オンスクリーン領域からの取り 出しと第２の該表示ラインに対応する画素データの該オンスクリーン領域からの 取り出しとの間の期間に、該フレームバッファの第２の領域をリフレッシュする ためのリフレッシュステートマシンであって、 該第２の表示ラインの表示生成のために該第２の領域からのデータが必要で あるか否かを決定するように動作可能であり、 該第２の表示ラインの表示のために該第２の領域からのデータが必要である とき、第２の領域からの選択されたデータの読み出しをディスプレイコントロー ラによって開始するように動作可能であり、 該第２の表示ラインの表示のために該第２の領域からのデータが必要でなく 、かつ該第２の領域のリフレッシュが必要なとき、該第２の領域の少なくとも一 部のリフレッシュを開始するように動作可能であり、 該第２のラインの表示のために該第２の領域からのデータが必要でなく、か つ該第２の領域がリフレッシュを必要としないとき、該オンスクリーンメモリ領 域および該第２のメモリ領域のうち選択された１つに対してアクセスを許可する ように動作可能であるステートマシンと、 を有するディスプレイ制御システム。 １８．前記ディスプレイ制御システムはCPUをさらに有し、該CPUは、前記リフレ ッシュステートマシンによってアクセスが許可されたときに前記メモリ領域のう ち前記選択された１つに格納されたデータを更新する、請求項１７に記載のディ スプレイ制御システム。 １９．前記ディスプレイコントローラはさらに、前記リフレッシュステートマシ ンによってアクセスが許可されたとき、ブロック転送を実現するように動作可能 である、請求項１７に記載のディスプレイ制御システム。