JPH09266266A - 半導体装置およびその製造方法並びに半導体装置のキャップ - Google Patents
半導体装置およびその製造方法並びに半導体装置のキャップInfo
- Publication number
- JPH09266266A JPH09266266A JP8073963A JP7396396A JPH09266266A JP H09266266 A JPH09266266 A JP H09266266A JP 8073963 A JP8073963 A JP 8073963A JP 7396396 A JP7396396 A JP 7396396A JP H09266266 A JPH09266266 A JP H09266266A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- cap
- wiring layer
- base
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡ構造を有する半導体装置の実装密度の
向上を目的とする。 【解決手段】 キャップ２０の内面に配線層２５を設け
る。キャップ２０の外面にボール２２を設ける。ボール
２２と配線層２５をスルーホール２４で接続する。多層
基板２と配線層２５をはんだ２６で接続する。このよう
に、キャップ２０にＢＧＡ構造を設けることによって半
導体装置の外面に配設可能なボール５，２２の密度を向
上させる。
向上を目的とする。 【解決手段】 キャップ２０の内面に配線層２５を設け
る。キャップ２０の外面にボール２２を設ける。ボール
２２と配線層２５をスルーホール２４で接続する。多層
基板２と配線層２５をはんだ２６で接続する。このよう
に、キャップ２０にＢＧＡ構造を設けることによって半
導体装置の外面に配設可能なボール５，２２の密度を向
上させる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、マザーボードと
の電気的・機械的接続のためパッケージの一面にアレイ
状に複数のはんだボールが配設されるボール・グリッド
・アレイ（以下ＢＧＡという。）構造を有する半導体装
置およびその製造方法に関し、特に絶縁性の材料を含ん
で構成されるキャップおよび多層基板の少なくとも一方
にＢＧＡ構造を有する半導体装置、並びにそれらの製造
方法に関するするものである。
の電気的・機械的接続のためパッケージの一面にアレイ
状に複数のはんだボールが配設されるボール・グリッド
・アレイ（以下ＢＧＡという。）構造を有する半導体装
置およびその製造方法に関し、特に絶縁性の材料を含ん
で構成されるキャップおよび多層基板の少なくとも一方
にＢＧＡ構造を有する半導体装置、並びにそれらの製造
方法に関するするものである。
【０００２】
【従来の技術】図２１は従来のフェイス・ダウン・ボン
ディングに用いられるＢＧＡ構造を有する半導体装置の
構成を示す断面図である。図２１において、１は所定の
電気的機能を持つ素子が形成されている半導体チップ、
２は半導体チップ１が載置されるキャビティ３および半
導体チップ１と半導体装置外部との電気的接続を行うた
めの導電経路を有する多層基板、４は金，アルミニウム
等の材料で構成され半導体チップ１と多層基板２の配線
層との電気的接続を行うためのワイヤ、５は多層基板２
の外面に配設されリードとして機能するはんだボール、
６は半導体チップ１が接着されるとともに多層基板２の
下部の絶縁基板９に取り付けられ半導体チップ１で発生
する熱を発散するための放熱板、７は半導体チップ１を
気密封止するための略正方形の平面形状を持つ板状のキ
ャップ、８はキャップ７と多層基板２とを接着するとと
もにキャップ７と多層基板２の隙間を埋めるための封止
材である。多層基板２を構成している材料は、セラミッ
ク，ガラスエポキシ，ＢＴ（Bismaleimide Triazine）
レジン等の絶縁材料である。また、キャップ７も多層基
板２と同じような絶縁材料で形成されている。多層基板
２は、複数の絶縁基板９を重ねて構成される。複数の絶
縁基板９の間には、各々配線層１０が形成されている。
また、複数の配線層１０間の相互の電気的接続およびボ
ール５と配線層１０の電気的接続を行うために少なくと
も一つの絶縁基板９を貫いて形成されているスルーホー
ル１１が設けられている。絶縁基板９は、正方形状の板
の中央を外周の辺と平行に正方形状にくり貫いて成形さ
れている。くり貫く正方形状の領域は、上部の第１から
下部の第４の絶縁基板９にかけて順に小さくなる。
ディングに用いられるＢＧＡ構造を有する半導体装置の
構成を示す断面図である。図２１において、１は所定の
電気的機能を持つ素子が形成されている半導体チップ、
２は半導体チップ１が載置されるキャビティ３および半
導体チップ１と半導体装置外部との電気的接続を行うた
めの導電経路を有する多層基板、４は金，アルミニウム
等の材料で構成され半導体チップ１と多層基板２の配線
層との電気的接続を行うためのワイヤ、５は多層基板２
の外面に配設されリードとして機能するはんだボール、
６は半導体チップ１が接着されるとともに多層基板２の
下部の絶縁基板９に取り付けられ半導体チップ１で発生
する熱を発散するための放熱板、７は半導体チップ１を
気密封止するための略正方形の平面形状を持つ板状のキ
ャップ、８はキャップ７と多層基板２とを接着するとと
もにキャップ７と多層基板２の隙間を埋めるための封止
材である。多層基板２を構成している材料は、セラミッ
ク，ガラスエポキシ，ＢＴ（Bismaleimide Triazine）
レジン等の絶縁材料である。また、キャップ７も多層基
板２と同じような絶縁材料で形成されている。多層基板
２は、複数の絶縁基板９を重ねて構成される。複数の絶
縁基板９の間には、各々配線層１０が形成されている。
また、複数の配線層１０間の相互の電気的接続およびボ
ール５と配線層１０の電気的接続を行うために少なくと
も一つの絶縁基板９を貫いて形成されているスルーホー
ル１１が設けられている。絶縁基板９は、正方形状の板
の中央を外周の辺と平行に正方形状にくり貫いて成形さ
れている。くり貫く正方形状の領域は、上部の第１から
下部の第４の絶縁基板９にかけて順に小さくなる。
【０００３】
【発明が解決しようとする課題】従来の半導体装置およ
び半導体装置のキャップは以上のように構成されている
ので、多層基板２の上面にしかボール５を配置できず、
半導体装置のパッケージの単位面積当たりに配置できる
ボール５の数が限られており、実装密度の向上が困難で
あるという問題があった。また、従来は、封止材８が樹
脂を主成分とする接着材等で構成されており、それに加
えてキャップ８を多層基板２にはめ込む構成のため、多
層基板２とキャップ８との当接部分の面積が小さく、気
密性を向上するのが困難であるという問題があった。ま
た、従来のワイヤ４には、インダクタンスが寄生してお
り、このインダクタンスによって電気特性を向上するの
が困難であるという問題があった。そして、動作周波数
を高くしようとするとノイズが発生するという問題があ
った。
び半導体装置のキャップは以上のように構成されている
ので、多層基板２の上面にしかボール５を配置できず、
半導体装置のパッケージの単位面積当たりに配置できる
ボール５の数が限られており、実装密度の向上が困難で
あるという問題があった。また、従来は、封止材８が樹
脂を主成分とする接着材等で構成されており、それに加
えてキャップ８を多層基板２にはめ込む構成のため、多
層基板２とキャップ８との当接部分の面積が小さく、気
密性を向上するのが困難であるという問題があった。ま
た、従来のワイヤ４には、インダクタンスが寄生してお
り、このインダクタンスによって電気特性を向上するの
が困難であるという問題があった。そして、動作周波数
を高くしようとするとノイズが発生するという問題があ
った。
【０００４】この発明は上記のような問題点を解消する
ためになされたもので、キャップにボールを配設するこ
とにより実装密度を向上することを目的とする。また、
金属材料を用いてで封止することにより、また、キャッ
プと多層基板の当接面積を大きくすることにより気密性
を向上させることを目的とする。また、ワイヤに寄生す
るインダクタンスを小さくすることにより電気特性を改
善することを目的とする。
ためになされたもので、キャップにボールを配設するこ
とにより実装密度を向上することを目的とする。また、
金属材料を用いてで封止することにより、また、キャッ
プと多層基板の当接面積を大きくすることにより気密性
を向上させることを目的とする。また、ワイヤに寄生す
るインダクタンスを小さくすることにより電気特性を改
善することを目的とする。
【０００５】
【課題を解決するための手段】第１の発明に係る半導体
装置は、フェイス・ダウン・ボンディングに用いられる
ボール・グリッド・アレイ構造を有する半導体装置であ
って、素子が形成されているチップと、前記チップを収
納するキャビティおよび絶縁基板間に配置された第１の
配線層を有する多層基板と、前記チップと前記第１の配
線層との電気的接続を行うための第１の電気的接続手段
と、前記キャビティと向き合う内面および半導体装置の
外界に向いた外面を有する絶縁性の基部、前記基部の前
記外面に設けられた複数のボール、前記内面に設けられ
た第２の配線層、および前記基部を貫通して設けられ前
記複数のボールと前記第２の配線層を電気的に接続する
ための第１の層間導電路を有するキャップと、前記第１
および第２の配線層間の接続を行うための第２の電気的
接続手段とを備えて構成される。
装置は、フェイス・ダウン・ボンディングに用いられる
ボール・グリッド・アレイ構造を有する半導体装置であ
って、素子が形成されているチップと、前記チップを収
納するキャビティおよび絶縁基板間に配置された第１の
配線層を有する多層基板と、前記チップと前記第１の配
線層との電気的接続を行うための第１の電気的接続手段
と、前記キャビティと向き合う内面および半導体装置の
外界に向いた外面を有する絶縁性の基部、前記基部の前
記外面に設けられた複数のボール、前記内面に設けられ
た第２の配線層、および前記基部を貫通して設けられ前
記複数のボールと前記第２の配線層を電気的に接続する
ための第１の層間導電路を有するキャップと、前記第１
および第２の配線層間の接続を行うための第２の電気的
接続手段とを備えて構成される。
【０００６】第２の発明に係る半導体装置は、第１の発
明の半導体装置において、前記第１の電気的接続手段
は、前記チップと前記第１の配線層を接続するために前
記キャビティ内に張られたワイヤを含み、前記第２の配
線層は、前記ワイヤと同じ電流経路中に設けられた第１
の配線パターンを含み、前記ワイヤに流れる電流と前記
第１の配線パターンに流れる電流は、互いにほぼ逆方向
に向いていることを特徴とする。
明の半導体装置において、前記第１の電気的接続手段
は、前記チップと前記第１の配線層を接続するために前
記キャビティ内に張られたワイヤを含み、前記第２の配
線層は、前記ワイヤと同じ電流経路中に設けられた第１
の配線パターンを含み、前記ワイヤに流れる電流と前記
第１の配線パターンに流れる電流は、互いにほぼ逆方向
に向いていることを特徴とする。
【０００７】第３の発明に係る半導体装置は、第１また
は第２発明の半導体装置において、前記キャップの前記
内面側に設けられ、前記第２の配線層と前記第１の電気
的接続手段の間を絶縁するための絶縁手段をさらに備え
て構成される。
は第２発明の半導体装置において、前記キャップの前記
内面側に設けられ、前記第２の配線層と前記第１の電気
的接続手段の間を絶縁するための絶縁手段をさらに備え
て構成される。
【０００８】第４の発明に係る半導体装置は、第１ない
し第３の発明のいずれかの半導体装置において、前記基
部は、積層された複数の絶縁基板と、前記絶縁基板の層
間に設けられた少なくとも一つの基板間配線層と、前記
基板間配線層と前記複数のボールのいずれかまたは前記
第２の配線層との電気的接続を行うための第２の層間導
電路とをさらに備えて構成される。
し第３の発明のいずれかの半導体装置において、前記基
部は、積層された複数の絶縁基板と、前記絶縁基板の層
間に設けられた少なくとも一つの基板間配線層と、前記
基板間配線層と前記複数のボールのいずれかまたは前記
第２の配線層との電気的接続を行うための第２の層間導
電路とをさらに備えて構成される。
【０００９】第５の発明に係る半導体装置は、第１ない
し第４の発明のいずれかの半導体装置において、前記キ
ャップは、前記多層基板と重ね合わせたときに、ほぼそ
の外縁部が揃うような形状を有することを特徴とする。
し第４の発明のいずれかの半導体装置において、前記キ
ャップは、前記多層基板と重ね合わせたときに、ほぼそ
の外縁部が揃うような形状を有することを特徴とする。
【００１０】第６の発明に係る半導体装置は、第１ない
し第５の発明のいずれかの半導体装置において、前記第
２の配線層は、第２および第３の配線パターンを含み、
前記キャップの前記内面側に設けられ、前記第２および
第３の配線パターンと電気的接続がなされているコンデ
ンサをさらに備えて構成される。
し第５の発明のいずれかの半導体装置において、前記第
２の配線層は、第２および第３の配線パターンを含み、
前記キャップの前記内面側に設けられ、前記第２および
第３の配線パターンと電気的接続がなされているコンデ
ンサをさらに備えて構成される。
【００１１】第７の発明に係る半導体装置は、第６の半
導体装置において、前記第２および第３の配線パターン
は、それぞれ前記第２の配線層のほぼ二分の一の面積を
有することを特徴とする。
導体装置において、前記第２および第３の配線パターン
は、それぞれ前記第２の配線層のほぼ二分の一の面積を
有することを特徴とする。
【００１２】第８の発明に係る半導体装置は、第１ない
し第７の発明のいずれかの半導体装置において、前記基
部は、前記基部の外周部に設けられた第１の金属箔をさ
らに有し、前記多層基板は、前記基部を前記多層基板に
はめ込んだ時に前記第１の金属箔に隣接するように該第
１の金属箔の周囲に配設された第２の金属箔を有し、前
記キャビティと前記外界との間にある空気の通路を遮断
するように前記第１および第２の金属箔の全周にわたっ
て溶着された金属製のロウ材部をさらに備えて構成され
る。
し第７の発明のいずれかの半導体装置において、前記基
部は、前記基部の外周部に設けられた第１の金属箔をさ
らに有し、前記多層基板は、前記基部を前記多層基板に
はめ込んだ時に前記第１の金属箔に隣接するように該第
１の金属箔の周囲に配設された第２の金属箔を有し、前
記キャビティと前記外界との間にある空気の通路を遮断
するように前記第１および第２の金属箔の全周にわたっ
て溶着された金属製のロウ材部をさらに備えて構成され
る。
【００１３】第９の発明に係る半導体装置は、第１ない
し第８の発明のいずれかの半導体装置において、前記基
部は、前記複数のボールのうちの電源を供給するための
ボールに接続されてコンデンサとして働く、対向する２
つの導電体層をさらに有することを特徴とする。
し第８の発明のいずれかの半導体装置において、前記基
部は、前記複数のボールのうちの電源を供給するための
ボールに接続されてコンデンサとして働く、対向する２
つの導電体層をさらに有することを特徴とする。
【００１４】第１０の発明に係る半導体装置の製造方法
は、絶縁性のキャップの外周部に第１の金属箔を形成す
る工程と、絶縁性のケースに前記キャップをはめ込んだ
時に、前記第１の金属箔に隣接する前記ケースの開口部
の全周にわたって第２の金属箔を形成する工程と、前記
第１および第２の金属箔を金属製のロウ材で封止する工
程とを備えて構成される。
は、絶縁性のキャップの外周部に第１の金属箔を形成す
る工程と、絶縁性のケースに前記キャップをはめ込んだ
時に、前記第１の金属箔に隣接する前記ケースの開口部
の全周にわたって第２の金属箔を形成する工程と、前記
第１および第２の金属箔を金属製のロウ材で封止する工
程とを備えて構成される。
【００１５】第１１の発明に係る半導体装置の製造方法
は、第１０の発明の半導体装置の製造方法において、前
記金属製のロウ材で封止する工程は、前記第１の金属箔
と第２の金属箔の隙間を覆うような平板環状の金属製の
ロウ材を前記隙間にあてがう工程と、前記金属製のロウ
材を前記隙間にあてがったまま溶融して前記隙間をふさ
ぐ工程とを含むことを特徴とする。
は、第１０の発明の半導体装置の製造方法において、前
記金属製のロウ材で封止する工程は、前記第１の金属箔
と第２の金属箔の隙間を覆うような平板環状の金属製の
ロウ材を前記隙間にあてがう工程と、前記金属製のロウ
材を前記隙間にあてがったまま溶融して前記隙間をふさ
ぐ工程とを含むことを特徴とする。
【００１６】第１２の発明に係る半導体装置のキャップ
は、チップが載置されるキャビティに向かい合う内面お
よび半導体装置の外界に向かう外面を持つ絶縁性の基部
と、前記基部の前記外面に設けられた複数のボールと、
前記内面に設けられた内面側配線層と、前記基部を貫通
して設けられ前記複数のボールと前記内面側配線層を電
気的に接続するための第１の層間導電路とを備えて構成
される。
は、チップが載置されるキャビティに向かい合う内面お
よび半導体装置の外界に向かう外面を持つ絶縁性の基部
と、前記基部の前記外面に設けられた複数のボールと、
前記内面に設けられた内面側配線層と、前記基部を貫通
して設けられ前記複数のボールと前記内面側配線層を電
気的に接続するための第１の層間導電路とを備えて構成
される。
【００１７】第１３の発明に係る半導体装置のキャップ
は、第１２の発明の半導体装置のキャップにおいて、前
記基部は、積層された複数の絶縁基板と、前記絶縁基板
の間に設けられた少なくとも一つの基板間配線層と、前
記基板間配線層と前記複数のボールのいずれかまたは前
記内面側配線層との電気的接続を行うための第２の層間
導電路とをさらに備えて構成される。
は、第１２の発明の半導体装置のキャップにおいて、前
記基部は、積層された複数の絶縁基板と、前記絶縁基板
の間に設けられた少なくとも一つの基板間配線層と、前
記基板間配線層と前記複数のボールのいずれかまたは前
記内面側配線層との電気的接続を行うための第２の層間
導電路とをさらに備えて構成される。
【００１８】第１４の発明に係る半導体装置のキャップ
は、第１３の発明の半導体装置のキャップにおいて、前
記基部の前記少なくとも一つの基板間配線層および前記
内面側配線層のうちの対向する少なくとも２つの配線層
は、コンデンサを形成することを特徴とする。
は、第１３の発明の半導体装置のキャップにおいて、前
記基部の前記少なくとも一つの基板間配線層および前記
内面側配線層のうちの対向する少なくとも２つの配線層
は、コンデンサを形成することを特徴とする。
【００１９】
実施の形態１．以下この発明の実施の形態１による半導
体装置の構成を図について説明する。図１はこの発明の
実施の形態１による半導体装置の構成を示す断面図であ
る。図１において、１は所定の電気的機能を持つ素子が
形成されている半導体チップ、２は半導体チップ１が載
置されるキャビティ３および半導体チップ１と外部との
電気的接続を行うための導電経路を有する多層基板、４
は金，アルミニウム等の材料で構成され半導体チップ１
の表面に設けられた電極と多層基板２の配線層との電気
的接続を行うためのワイヤ、５は多層基板２の外面に配
設されリードとして機能するはんだボール、６は半導体
チップ１の裏面が接着されるとともに多層基板２に取り
付けられ半導体チップ１で発生する熱を発散するための
放熱板であり、以上の構成部分は図２１の従来の半導体
装置と同様に構成されている。従って、多層基板２は、
セラミック，ガラスエポキシ，ＢＴレジン等の絶縁材料
を用いて形成できる。ここでは、キャップ基部２１と多
層基板２と放熱板６とに囲まれた閉じた空間であるキャ
ビティ３に向いている面を内面といい、半導体装置が設
置される雰囲気に属する空間１２に向いている、換言す
れば外界に向いている面を外面というものとする。
体装置の構成を図について説明する。図１はこの発明の
実施の形態１による半導体装置の構成を示す断面図であ
る。図１において、１は所定の電気的機能を持つ素子が
形成されている半導体チップ、２は半導体チップ１が載
置されるキャビティ３および半導体チップ１と外部との
電気的接続を行うための導電経路を有する多層基板、４
は金，アルミニウム等の材料で構成され半導体チップ１
の表面に設けられた電極と多層基板２の配線層との電気
的接続を行うためのワイヤ、５は多層基板２の外面に配
設されリードとして機能するはんだボール、６は半導体
チップ１の裏面が接着されるとともに多層基板２に取り
付けられ半導体チップ１で発生する熱を発散するための
放熱板であり、以上の構成部分は図２１の従来の半導体
装置と同様に構成されている。従って、多層基板２は、
セラミック，ガラスエポキシ，ＢＴレジン等の絶縁材料
を用いて形成できる。ここでは、キャップ基部２１と多
層基板２と放熱板６とに囲まれた閉じた空間であるキャ
ビティ３に向いている面を内面といい、半導体装置が設
置される雰囲気に属する空間１２に向いている、換言す
れば外界に向いている面を外面というものとする。
【００２０】図１において、２０は半導体チップ１を気
密封止するための略正方形の平面形状を持つ板状のキャ
ップ、２６は多層基板２とキャップ２０との電気的接続
を行うための電気的接続手段として機能するはんだ部
材、２７はキャップ２０と多層基板２とを接着するとと
もにキャップ２０と多層基板２の隙間を埋めるための図
２１の封止材８と同様の封止材である。キャップ２０
は、略正方形の平面形状を持つ板状の絶縁性部材からな
るキャップ基部２１と、キャップ基部２１の外面にアレ
イ状に形成された複数のはんだボール２２と、キャップ
基部２１の外面に形成されボール２２に接続された配線
２３と、キャップ基部２１を貫通して形成されるととも
に配線２３に接続されキャップ基部２１の外面と内面に
設けられた導電性部材間の電気的接続を行うためのスル
ーホール２４と、キャップ基部２１の内面に設けられパ
ターニングされた配線層２５とで構成されている。ま
た、キャップ基部２１も多層基板２と同じセラミック，
ガラスエポキシ，ＢＴレジン等の絶縁材料で形成でき
る。図２１に示した多層基板２とキャップ７を有する従
来の半導体装置に比べて、図１に示した多層基板２とキ
ャップ２０を有する半導体装置は、同じ大きさである
が、キャップ２０の外面に形成されているボール２２が
増加する分だけ半導体装置の上面の単位面積当たりのボ
ール数を増加することができ、パッケージを小さくする
ことが容易になるため、実装密度を向上できる。なお、
図示を省略しているが、キャップ２０の外面側を絶縁膜
でコートすることにより、配線２３間あるいは配線２３
とボール２２間などの短絡を防止するようにしている。
例えば、スルーホール２４は、キャップ２０の外面にお
いてソルダーレジスト等の保護膜によって覆われてお
り、スルーホール２４は遮断され、キャビティ３と空間
１２との間で通気はない。また、スルーホール２４が金
属棒を打ち込んで形成される場合があり、その場合にも
キャビティ３と空間１２の間の通気はさらに十分に遮断
される。これらの点については、以後説明する他の実施
の形態についても同様である。
密封止するための略正方形の平面形状を持つ板状のキャ
ップ、２６は多層基板２とキャップ２０との電気的接続
を行うための電気的接続手段として機能するはんだ部
材、２７はキャップ２０と多層基板２とを接着するとと
もにキャップ２０と多層基板２の隙間を埋めるための図
２１の封止材８と同様の封止材である。キャップ２０
は、略正方形の平面形状を持つ板状の絶縁性部材からな
るキャップ基部２１と、キャップ基部２１の外面にアレ
イ状に形成された複数のはんだボール２２と、キャップ
基部２１の外面に形成されボール２２に接続された配線
２３と、キャップ基部２１を貫通して形成されるととも
に配線２３に接続されキャップ基部２１の外面と内面に
設けられた導電性部材間の電気的接続を行うためのスル
ーホール２４と、キャップ基部２１の内面に設けられパ
ターニングされた配線層２５とで構成されている。ま
た、キャップ基部２１も多層基板２と同じセラミック，
ガラスエポキシ，ＢＴレジン等の絶縁材料で形成でき
る。図２１に示した多層基板２とキャップ７を有する従
来の半導体装置に比べて、図１に示した多層基板２とキ
ャップ２０を有する半導体装置は、同じ大きさである
が、キャップ２０の外面に形成されているボール２２が
増加する分だけ半導体装置の上面の単位面積当たりのボ
ール数を増加することができ、パッケージを小さくする
ことが容易になるため、実装密度を向上できる。なお、
図示を省略しているが、キャップ２０の外面側を絶縁膜
でコートすることにより、配線２３間あるいは配線２３
とボール２２間などの短絡を防止するようにしている。
例えば、スルーホール２４は、キャップ２０の外面にお
いてソルダーレジスト等の保護膜によって覆われてお
り、スルーホール２４は遮断され、キャビティ３と空間
１２との間で通気はない。また、スルーホール２４が金
属棒を打ち込んで形成される場合があり、その場合にも
キャビティ３と空間１２の間の通気はさらに十分に遮断
される。これらの点については、以後説明する他の実施
の形態についても同様である。
【００２１】図２は、図１に示したキャップ２０を内面
側から見た平面図である。図２において、２８は図１の
配線層２５に形成されはんだ部材２６によって図１の多
層基板２の配線層１０に接続されるパッド、２９はパッ
ド２８とスルーホール２４とを接続するために配線層２
５をパターニングして形成した配線パターン、３０は配
線パターン２９の中の所定の配線パターンであり、その
他図１と同一符号のものは図１の同一符号部分に相当す
る部分である。キャップ２０の内面に引き回された配線
パターン２９は、スルーホール２４でキャップ２０の外
面に形成されているボール２２に電気的に接続される。
キャップ２０の配線パターン２９を構成する材料とし
て、インダクタンスを低減するために、非磁性材料、例
えば、銅、金等を用いることが好ましい。キャップ２０
を構成する材料は、低いことが望ましく、実用的には、
比透磁率が１０以下の材料であってもよい。
側から見た平面図である。図２において、２８は図１の
配線層２５に形成されはんだ部材２６によって図１の多
層基板２の配線層１０に接続されるパッド、２９はパッ
ド２８とスルーホール２４とを接続するために配線層２
５をパターニングして形成した配線パターン、３０は配
線パターン２９の中の所定の配線パターンであり、その
他図１と同一符号のものは図１の同一符号部分に相当す
る部分である。キャップ２０の内面に引き回された配線
パターン２９は、スルーホール２４でキャップ２０の外
面に形成されているボール２２に電気的に接続される。
キャップ２０の配線パターン２９を構成する材料とし
て、インダクタンスを低減するために、非磁性材料、例
えば、銅、金等を用いることが好ましい。キャップ２０
を構成する材料は、低いことが望ましく、実用的には、
比透磁率が１０以下の材料であってもよい。
【００２２】図３は、図２に示したキャップがはめ込ま
れた半導体装置を３１−３１線で切断して、その断面の
一部を拡大した断面図である。図３において、３２は配
線層１０に形成されパッド２９とはんだ部材２６で接続
されるパッド、３３はワイヤ４に流れる電流の向きを示
す矢印、３４は配線パターン３０に流れる電流の向きを
示す矢印であり、その他図１または図２と同一符号のも
のは図１または図２の同一符号部分に相当する部分であ
る。図３に示したワイヤ４と配線パターン３０は同じ電
流経路に属している。例えば、配線パターン３０が外部
の接地電圧点に接続されるとすると、グランド電流のル
ープがワイヤ４と配線パターン３０で矢印３３，３４に
示すようにほぼ逆向きになるため、グランドの実効的イ
ンダクタンスを低減できる。そのため、グランドバウン
ス等のノイズを抑制することができる。なお、この効果
は、ワイヤ４と配線パターン３０に流れる電流が同じ時
に最も大きくなる。なお、キャップ２０の内面に形成さ
れた配線パターン２９とワイヤ４との距離は、キャップ
２０と多層基板２との電気的接続に際してインピーダン
スマッチングを行うために、５０〜５００μｍ程度が好
ましい。
れた半導体装置を３１−３１線で切断して、その断面の
一部を拡大した断面図である。図３において、３２は配
線層１０に形成されパッド２９とはんだ部材２６で接続
されるパッド、３３はワイヤ４に流れる電流の向きを示
す矢印、３４は配線パターン３０に流れる電流の向きを
示す矢印であり、その他図１または図２と同一符号のも
のは図１または図２の同一符号部分に相当する部分であ
る。図３に示したワイヤ４と配線パターン３０は同じ電
流経路に属している。例えば、配線パターン３０が外部
の接地電圧点に接続されるとすると、グランド電流のル
ープがワイヤ４と配線パターン３０で矢印３３，３４に
示すようにほぼ逆向きになるため、グランドの実効的イ
ンダクタンスを低減できる。そのため、グランドバウン
ス等のノイズを抑制することができる。なお、この効果
は、ワイヤ４と配線パターン３０に流れる電流が同じ時
に最も大きくなる。なお、キャップ２０の内面に形成さ
れた配線パターン２９とワイヤ４との距離は、キャップ
２０と多層基板２との電気的接続に際してインピーダン
スマッチングを行うために、５０〜５００μｍ程度が好
ましい。
【００２３】実施の形態２．次に、この発明の実施の形
態２による半導体装置を図について説明する。図４はこ
の発明の実施の形態２による半導体装置のキャップの構
造を示す断面図である。図４において、４０はキャッ
プ、４１はキャップ４０の内面側に設けられた略正方形
の平面形状を持った第１の絶縁基板、４２は周縁部が揃
うように絶縁基板４１上に重ねて配設された第２の絶縁
基板、４３は周縁部が揃うように第２の絶縁基板４２の
上に重ねて配設されキャップ４０の外面を与える第３の
絶縁基板、４４は第１の絶縁基板４１の下面すなわちキ
ャップ４０の内面に形成された信号線パターン、４５は
第１の絶縁基板４１と第２の絶縁基板４２の間に形成さ
れた基板間配線層、４６は第２の絶縁基板４２と第３の
絶縁場４３の間に形成された基板間配線層、４７は第３
の絶縁基板４３の上面すなわちキャップ４０の外面に形
成された配線パターン、４８はボールを形成するととも
にボールと配線パターン４７との電気的接続を行うため
のパッド、４９は基板間配線層４５，４６および信号線
パターン４４のいずれかまたはその組み合わせたものと
の電気的接続を行うためのスルーホールまたはビアホー
ルである。ここでは、導電経路を設けるためキャップ４
０の外面から内面に貫通するホールをスルーホールとい
い、一枚または二枚の絶縁基板４１〜４３を貫通するホ
ールをビアホールという。
態２による半導体装置を図について説明する。図４はこ
の発明の実施の形態２による半導体装置のキャップの構
造を示す断面図である。図４において、４０はキャッ
プ、４１はキャップ４０の内面側に設けられた略正方形
の平面形状を持った第１の絶縁基板、４２は周縁部が揃
うように絶縁基板４１上に重ねて配設された第２の絶縁
基板、４３は周縁部が揃うように第２の絶縁基板４２の
上に重ねて配設されキャップ４０の外面を与える第３の
絶縁基板、４４は第１の絶縁基板４１の下面すなわちキ
ャップ４０の内面に形成された信号線パターン、４５は
第１の絶縁基板４１と第２の絶縁基板４２の間に形成さ
れた基板間配線層、４６は第２の絶縁基板４２と第３の
絶縁場４３の間に形成された基板間配線層、４７は第３
の絶縁基板４３の上面すなわちキャップ４０の外面に形
成された配線パターン、４８はボールを形成するととも
にボールと配線パターン４７との電気的接続を行うため
のパッド、４９は基板間配線層４５，４６および信号線
パターン４４のいずれかまたはその組み合わせたものと
の電気的接続を行うためのスルーホールまたはビアホー
ルである。ここでは、導電経路を設けるためキャップ４
０の外面から内面に貫通するホールをスルーホールとい
い、一枚または二枚の絶縁基板４１〜４３を貫通するホ
ールをビアホールという。
【００２４】第１ないし第３の絶縁基板４１〜４３は、
多層基板２を構成している絶縁性部材と同じ、セラミッ
ク，ガラスエポキシ，ＢＴレジン等の絶縁材料を用いて
形成される。第１ないし第３の絶縁基板４１〜４３の間
に形成される基板間配線層４５，４６は、例えば、金，
銀，銅，ニッケル，アルミニウム，錫，鉛，はんだなど
の導電性の金属や合金により第１および第３の絶縁基板
４１，４３がメタライズされて形成される。第１および
第３の絶縁基板４１，４３は、例えば互いに第２の絶縁
基板４２で接着される。例えば、第２の絶縁基板４２を
プリプレグで形成する。スルーホールまたはビアホール
４９は、第１および第３の絶縁基板４１，４３一枚ずつ
穴をあけてもよく、また複数毎接着した状態で同時に穴
をあけてもよい。
多層基板２を構成している絶縁性部材と同じ、セラミッ
ク，ガラスエポキシ，ＢＴレジン等の絶縁材料を用いて
形成される。第１ないし第３の絶縁基板４１〜４３の間
に形成される基板間配線層４５，４６は、例えば、金，
銀，銅，ニッケル，アルミニウム，錫，鉛，はんだなど
の導電性の金属や合金により第１および第３の絶縁基板
４１，４３がメタライズされて形成される。第１および
第３の絶縁基板４１，４３は、例えば互いに第２の絶縁
基板４２で接着される。例えば、第２の絶縁基板４２を
プリプレグで形成する。スルーホールまたはビアホール
４９は、第１および第３の絶縁基板４１，４３一枚ずつ
穴をあけてもよく、また複数毎接着した状態で同時に穴
をあけてもよい。
【００２５】図４に示した基板間配線層４５全体に電源
電圧Ｖｄｄを供給し、基板間配線層４６全体に電源電圧
Ｖｓｓを供給するようにしてもよい。このとき基板間配
線層４５，４６を絶縁基板４１〜４３の各面積とほぼ同
じ面積を有するようなベタパターンとしてもよい。以上
のように多層配線とすることにより、接続パターンの自
由度が増し、レイアウトが容易になる。
電圧Ｖｄｄを供給し、基板間配線層４６全体に電源電圧
Ｖｓｓを供給するようにしてもよい。このとき基板間配
線層４５，４６を絶縁基板４１〜４３の各面積とほぼ同
じ面積を有するようなベタパターンとしてもよい。以上
のように多層配線とすることにより、接続パターンの自
由度が増し、レイアウトが容易になる。
【００２６】ところで、図４に示したようなキャップ４
０を多層基板２にはめ込むと、キャップの厚みが厚くな
るため、ワイヤと信号線パターン４４との接触が問題と
なる。図５は、ワイヤ４とキャップ４０の内面との間に
絶縁膜５０を設けた状態を示す断面図である。絶縁膜５
０は、キャップ４０の内面のうちのパッド２９が形成さ
れている周囲を除く領域をほぼ全部覆うように配設され
る。そして、絶縁膜５０の材質は、ワイヤ４とキャップ
４０の信号線パターン４４との間に発生する容量性の結
合を小さくするため、比誘電率が４以下、実用的には比
誘電率が４〜２の材料、例えば、ポリイミドテープが好
ましい。図５において、５１はパッド４８上に形成され
たはんだボールであり、その他図３または図４と同一符
号のものは図３または図４の同一符号部分に相当する部
分である。なお、図６に示すように絶縁膜５２を、縞状
の複数の部材で構成し、断面を櫛形の形状に構成するこ
とにより、さらに容量性の結合を小さくすることが可能
になる。
０を多層基板２にはめ込むと、キャップの厚みが厚くな
るため、ワイヤと信号線パターン４４との接触が問題と
なる。図５は、ワイヤ４とキャップ４０の内面との間に
絶縁膜５０を設けた状態を示す断面図である。絶縁膜５
０は、キャップ４０の内面のうちのパッド２９が形成さ
れている周囲を除く領域をほぼ全部覆うように配設され
る。そして、絶縁膜５０の材質は、ワイヤ４とキャップ
４０の信号線パターン４４との間に発生する容量性の結
合を小さくするため、比誘電率が４以下、実用的には比
誘電率が４〜２の材料、例えば、ポリイミドテープが好
ましい。図５において、５１はパッド４８上に形成され
たはんだボールであり、その他図３または図４と同一符
号のものは図３または図４の同一符号部分に相当する部
分である。なお、図６に示すように絶縁膜５２を、縞状
の複数の部材で構成し、断面を櫛形の形状に構成するこ
とにより、さらに容量性の結合を小さくすることが可能
になる。
【００２７】実施の形態３．次に、この発明の実施の形
態３による半導体装置について図７および図８を用いて
説明する。図７はこの発明の実施の形態３による半導体
装置の構成を示す部分断面図である。図７において、６
０は半導体チップ１を気密封止するための略正方形の平
面形状を持つ板状のキャップ、７０は半導体チップ１を
載置するキャビティ３および半導体チップ１と半導体装
置の外部とを結ぶ導電経路を有する多層基板、６２は多
層基板７０とキャップ６０とを接続する電気的接続手段
であるはんだ、６４はキャップ６０と多層基板７０とを
接着する接着剤であり、その他図５と同一符号のものは
図５の同一符号部分に相当する部分である。
態３による半導体装置について図７および図８を用いて
説明する。図７はこの発明の実施の形態３による半導体
装置の構成を示す部分断面図である。図７において、６
０は半導体チップ１を気密封止するための略正方形の平
面形状を持つ板状のキャップ、７０は半導体チップ１を
載置するキャビティ３および半導体チップ１と半導体装
置の外部とを結ぶ導電経路を有する多層基板、６２は多
層基板７０とキャップ６０とを接続する電気的接続手段
であるはんだ、６４はキャップ６０と多層基板７０とを
接着する接着剤であり、その他図５と同一符号のものは
図５の同一符号部分に相当する部分である。
【００２８】多層基板７０は、第１ないし第３の絶縁基
板７１〜７３を重ね合わせて構成されている。これら第
１ないし第３の絶縁基板７１〜７３は、同じサイズの略
正方形の平面形状を持つ板状の中央部をその外周の辺と
平行になるように正方形状にくり貫いて成形されてお
り、くり貫く正方形状の領域は、第１の絶縁基板７１〜
第３の絶縁基板７３にかけて順に小さくなる。第２の絶
縁基板７２の反対側にある第１の絶縁基板７１の上面に
は、パッド７７が形成されている。第１の絶縁基板７１
と第２の絶縁基板７２との間に層間導電層７４が形成さ
れている。第２の絶縁基板７２と第２の絶縁基板７３と
の間に層間導電層７５が形成されている。これらの層間
導電層７４，７５とパッド７７とは、ビアホール７６で
電気的に接続されている。キャップ６０のパッド６３
が、キャップ６０の周囲の多層基板７０と当接される領
域に設けられている。このパッド６０とパッド７７は、
はんだ６２で接続されている。キャップ６０は、多層基
板７０とその周縁部が揃うように形成され、多層基板７
０と組み合わされる。キャップ６０と多層基板７０は、
多層基板７０の第１の絶縁基板７１の上面全面を用いて
接着されており、接着面積が増えることから気密性が向
上する。
板７１〜７３を重ね合わせて構成されている。これら第
１ないし第３の絶縁基板７１〜７３は、同じサイズの略
正方形の平面形状を持つ板状の中央部をその外周の辺と
平行になるように正方形状にくり貫いて成形されてお
り、くり貫く正方形状の領域は、第１の絶縁基板７１〜
第３の絶縁基板７３にかけて順に小さくなる。第２の絶
縁基板７２の反対側にある第１の絶縁基板７１の上面に
は、パッド７７が形成されている。第１の絶縁基板７１
と第２の絶縁基板７２との間に層間導電層７４が形成さ
れている。第２の絶縁基板７２と第２の絶縁基板７３と
の間に層間導電層７５が形成されている。これらの層間
導電層７４，７５とパッド７７とは、ビアホール７６で
電気的に接続されている。キャップ６０のパッド６３
が、キャップ６０の周囲の多層基板７０と当接される領
域に設けられている。このパッド６０とパッド７７は、
はんだ６２で接続されている。キャップ６０は、多層基
板７０とその周縁部が揃うように形成され、多層基板７
０と組み合わされる。キャップ６０と多層基板７０は、
多層基板７０の第１の絶縁基板７１の上面全面を用いて
接着されており、接着面積が増えることから気密性が向
上する。
【００２９】図８は、シート状に成形された接着剤の構
成を示す平面図である。接着剤シート６４は、図７のパ
ッド６３，７７の位置に合わせて開口部６５を備えてい
る。キャップ６０と多層基板７０を接続するときは、ま
ず、接着剤シート６４の開口部６５とパッド７７との位
置合わせを行って、接着または繋止するなどして接着剤
シート６４を多層基板７０に固定する。開口部６５に球
形のはんだを挿入する。端部で位置合わせを行いつつ多
層基板７０の上にキャップ６０をのせて、圧力を加えつ
つ１８０〜２００℃で一定時間加熱する。パッド６３と
パッド７７ははんだにより接続され、キャップ６０と多
層基板７０は硬化した接着剤６４により接着される。
成を示す平面図である。接着剤シート６４は、図７のパ
ッド６３，７７の位置に合わせて開口部６５を備えてい
る。キャップ６０と多層基板７０を接続するときは、ま
ず、接着剤シート６４の開口部６５とパッド７７との位
置合わせを行って、接着または繋止するなどして接着剤
シート６４を多層基板７０に固定する。開口部６５に球
形のはんだを挿入する。端部で位置合わせを行いつつ多
層基板７０の上にキャップ６０をのせて、圧力を加えつ
つ１８０〜２００℃で一定時間加熱する。パッド６３と
パッド７７ははんだにより接続され、キャップ６０と多
層基板７０は硬化した接着剤６４により接着される。
【００３０】実施の形態４．次に、この発明の実施の形
態４による半導体装置について図９および図１０を用い
て説明する。図９は半導体装置のキャップの内面を示す
平面図である。図９において、８０は絶縁性の材料で形
成された略正方形の平面形状を持つ板状のキャップ、８
１はキャップ８０の内面の右上角と左下角とを結ぶ対角
線と右辺と下辺とで囲まれた領域のほぼ全面に形成され
電源電圧Ｖｄｄが与えられるベタパターン、８２はキャ
ップ８０の内面の右上角と左下角とを結ぶ対角線と左辺
と上辺とで囲まれた領域のほぼ全面に形成され電源電圧
Ｖｓｓが与えられるベタパターン、８３はベタパターン
８１，８２に両端を接続したチップコンデンサである。
ベタパターン８１，８２は所定の間隔をもって隔てられ
ている。そして、ベタパターン８１，８２はキャップ８
０の内面のほぼ二分の一の面積を有する。チップコンデ
ンサ８３ははんだによってベタパターン８１，８２への
電気的接続と同時に接着が行われる。図１０は図９の８
４−８４線断面の一部を拡大した図である。なお、図１
０において、図１または図９と同一符号のものは図１ま
たは図９の同一符号部分に相当する部分である。図１０
に示す半導体装置もベタパターン８１，８２およびチッ
プコンデンサ８３以外の部分は、図１の半導体装置と同
様である。図１０に示すように、ノイズ除去用のチップ
コンデンサ８３をキャビティ３内に収納できる。また、
キャップ８０の外面にベタパターン８１，８２に電源電
圧Ｖｄｄ，Ｖｓｓを供給するためのボールを実装でき、
マザーボードの面積のうち半導体装置に割り当てられる
実装面積を有効に使用して集積度を向上することができ
る。なお、ベタパターン８１，８２は、チップコンデン
サ８３の接続用のパッドとボールから半導体チップ１へ
の電源供給用配線の働きを兼ねる。ベタパターン８１，
８２にチップコンデンサ８３を接続することによりチッ
プコンデンサ８３と半導体チップ１との間の抵抗値を低
減してノイズ除去効果を高めることができる。
態４による半導体装置について図９および図１０を用い
て説明する。図９は半導体装置のキャップの内面を示す
平面図である。図９において、８０は絶縁性の材料で形
成された略正方形の平面形状を持つ板状のキャップ、８
１はキャップ８０の内面の右上角と左下角とを結ぶ対角
線と右辺と下辺とで囲まれた領域のほぼ全面に形成され
電源電圧Ｖｄｄが与えられるベタパターン、８２はキャ
ップ８０の内面の右上角と左下角とを結ぶ対角線と左辺
と上辺とで囲まれた領域のほぼ全面に形成され電源電圧
Ｖｓｓが与えられるベタパターン、８３はベタパターン
８１，８２に両端を接続したチップコンデンサである。
ベタパターン８１，８２は所定の間隔をもって隔てられ
ている。そして、ベタパターン８１，８２はキャップ８
０の内面のほぼ二分の一の面積を有する。チップコンデ
ンサ８３ははんだによってベタパターン８１，８２への
電気的接続と同時に接着が行われる。図１０は図９の８
４−８４線断面の一部を拡大した図である。なお、図１
０において、図１または図９と同一符号のものは図１ま
たは図９の同一符号部分に相当する部分である。図１０
に示す半導体装置もベタパターン８１，８２およびチッ
プコンデンサ８３以外の部分は、図１の半導体装置と同
様である。図１０に示すように、ノイズ除去用のチップ
コンデンサ８３をキャビティ３内に収納できる。また、
キャップ８０の外面にベタパターン８１，８２に電源電
圧Ｖｄｄ，Ｖｓｓを供給するためのボールを実装でき、
マザーボードの面積のうち半導体装置に割り当てられる
実装面積を有効に使用して集積度を向上することができ
る。なお、ベタパターン８１，８２は、チップコンデン
サ８３の接続用のパッドとボールから半導体チップ１へ
の電源供給用配線の働きを兼ねる。ベタパターン８１，
８２にチップコンデンサ８３を接続することによりチッ
プコンデンサ８３と半導体チップ１との間の抵抗値を低
減してノイズ除去効果を高めることができる。
【００３１】実施の形態５．次に、この発明の実施の形
態５による半導体装置について図１１ないし図１４を用
いて説明する。図１１および図１２はこの発明の実施の
形態５による半導体装置のキャップ基部の構成を示す平
面図および側面図である。図１１および図１２におい
て、２１は絶縁性の材料で形成された略正方形の平面形
状を持つ板状のキャップ基部、９１はキャップ基部２１
の外面の外周に形成された銅箔である。図１１および図
１２に示したキャップ基部２１にボール、スルーホール
および配線層等を付加してキャップを形成する。このよ
うなキャップを用いて構成されたのが、図１３に示す半
導体装置である。図１３は実施の形態５による半導体装
置の構成を示す断面図である。図１３において、９０は
図１１および図１２のキャップ基部２１を用いて形成さ
れたキャップ、９２は多層基板２の外面のうちのキャッ
プ９０がはめ込まれる開口部の周囲に形成された銅箔、
９３は銅箔９１，９２に融着されたはんだであり、その
他図１０と同一符号のものは図１０の同一符号部分に相
当する部分である。はんだ９３でキャップ９０と多層基
板２との隙間を埋めているため、樹脂が主体の従来の封
止材に比べて気密性が向上している。
態５による半導体装置について図１１ないし図１４を用
いて説明する。図１１および図１２はこの発明の実施の
形態５による半導体装置のキャップ基部の構成を示す平
面図および側面図である。図１１および図１２におい
て、２１は絶縁性の材料で形成された略正方形の平面形
状を持つ板状のキャップ基部、９１はキャップ基部２１
の外面の外周に形成された銅箔である。図１１および図
１２に示したキャップ基部２１にボール、スルーホール
および配線層等を付加してキャップを形成する。このよ
うなキャップを用いて構成されたのが、図１３に示す半
導体装置である。図１３は実施の形態５による半導体装
置の構成を示す断面図である。図１３において、９０は
図１１および図１２のキャップ基部２１を用いて形成さ
れたキャップ、９２は多層基板２の外面のうちのキャッ
プ９０がはめ込まれる開口部の周囲に形成された銅箔、
９３は銅箔９１，９２に融着されたはんだであり、その
他図１０と同一符号のものは図１０の同一符号部分に相
当する部分である。はんだ９３でキャップ９０と多層基
板２との隙間を埋めているため、樹脂が主体の従来の封
止材に比べて気密性が向上している。
【００３２】図１４は、この発明の実施の形態５による
半導体装置の他の態様を示す断面図である。図１４に示
した半導体装置が図１３の半導体装置と異なる点は、封
止用の銅箔が形成されている場所である。図１３の半導
体装置の銅箔９１，９２が、多層基板２およびキャップ
９０の外面のみに形成されているのに対し、図１４の半
導体装置の銅箔９６，９７は、多層基板２およびキャッ
プ９５の外面から側面にかけての領域に形成されてい
る。このように構成することにより、はんだ９８の方が
はんだ９３よりキャップ９５と多層基板２の隙間に深く
入り込むとともに側面との密着面積が増し、気密性が上
記の態様より向上する。なお、上記実施の形態では、は
んだで融着される金属箔に銅箔９１，９２，９６，９７
を用いたが銅以外の金属を用いてもよく上記実施の形態
と同様の効果を奏する。また、はんだ以外の金属製のロ
ウ材を用いてもよく上記実施の形態と同様の効果を奏す
る。
半導体装置の他の態様を示す断面図である。図１４に示
した半導体装置が図１３の半導体装置と異なる点は、封
止用の銅箔が形成されている場所である。図１３の半導
体装置の銅箔９１，９２が、多層基板２およびキャップ
９０の外面のみに形成されているのに対し、図１４の半
導体装置の銅箔９６，９７は、多層基板２およびキャッ
プ９５の外面から側面にかけての領域に形成されてい
る。このように構成することにより、はんだ９８の方が
はんだ９３よりキャップ９５と多層基板２の隙間に深く
入り込むとともに側面との密着面積が増し、気密性が上
記の態様より向上する。なお、上記実施の形態では、は
んだで融着される金属箔に銅箔９１，９２，９６，９７
を用いたが銅以外の金属を用いてもよく上記実施の形態
と同様の効果を奏する。また、はんだ以外の金属製のロ
ウ材を用いてもよく上記実施の形態と同様の効果を奏す
る。
【００３３】実施の形態６．次に、この発明の実施の形
態６による半導体装置の構成を図１５および図１６を用
いて説明する。図１５はこの発明の実施の形態６による
半導体装置のキャップに用いられるキャップ基部の構成
を示す平面図であり、図１６は図１５の１０４−１０４
線断面図である。図１５および図１６において、１０１
は絶縁性の材料で形成された略正方形の平面形状を持つ
板状のキャップ基部、９６はキャップ基部１０１の外面
の外周および側面に形成された銅箔、１０２はキャップ
基部１０１の外面の右上角と左下角とを結ぶ対角線と銅
箔９６の右辺と下辺とで囲まれた領域に形成され電源電
圧Ｖｄｄが与えられるベタパターン、１０３はキャップ
基部１０１の外面の右上角と左下角とを結ぶ対角線と銅
箔９６の左辺と上辺とで囲まれた領域に形成され電源電
圧Ｖｓｓが与えられるベタパターン、１０５はベタパタ
ーン１０２または１０３の上に形成されたはんだボー
ル、１０６は金属棒を打ち込んで形成されベタパターン
８１，１０２に接続されたスルーホールであり、その他
図１４と同一符号のものは図１４の同一符号部分に相当
する部分である。
態６による半導体装置の構成を図１５および図１６を用
いて説明する。図１５はこの発明の実施の形態６による
半導体装置のキャップに用いられるキャップ基部の構成
を示す平面図であり、図１６は図１５の１０４−１０４
線断面図である。図１５および図１６において、１０１
は絶縁性の材料で形成された略正方形の平面形状を持つ
板状のキャップ基部、９６はキャップ基部１０１の外面
の外周および側面に形成された銅箔、１０２はキャップ
基部１０１の外面の右上角と左下角とを結ぶ対角線と銅
箔９６の右辺と下辺とで囲まれた領域に形成され電源電
圧Ｖｄｄが与えられるベタパターン、１０３はキャップ
基部１０１の外面の右上角と左下角とを結ぶ対角線と銅
箔９６の左辺と上辺とで囲まれた領域に形成され電源電
圧Ｖｓｓが与えられるベタパターン、１０５はベタパタ
ーン１０２または１０３の上に形成されたはんだボー
ル、１０６は金属棒を打ち込んで形成されベタパターン
８１，１０２に接続されたスルーホールであり、その他
図１４と同一符号のものは図１４の同一符号部分に相当
する部分である。
【００３４】ベタパターン１０２，１０３は、銅箔９６
で囲まれた領域の大部分の面積を占める。図１６の半導
体装置は、図１４の半導体装置に比べて、スルーホール
数を少なくでき、さらに気密性が向上する。
で囲まれた領域の大部分の面積を占める。図１６の半導
体装置は、図１４の半導体装置に比べて、スルーホール
数を少なくでき、さらに気密性が向上する。
【００３５】実施の形態７．次に、この発明の実施の形
態７による半導体装置の製造方法について図１７および
図１８を用いて説明する。図１７は半導体装置の製造に
用いるはんだ箔の構成を示す平面図である。図１７のは
んだ箔１１０は、正方形の箔の中央を正方形に打ち抜い
て形成した低融点はんだ箔である。このはんだ箔１１０
は、はんだボールよりも低い融点を持つ低融点はんだで
構成される。図１８は、はんだ箔を用いてキャップのシ
ーリングを行う工程での半導体装置の状態を示す断面図
である。はんだ箔１１０を準備した後、はんだ箔１１０
をキャップ９５の銅箔９６と多層基板２の銅箔９７の上
に載せる。この時、銅箔９６，９７の間の全隙間の上に
はんだ箔１１０がくるように位置合わせを行う。はんだ
箔１１０をリフローすることにより、毛管現象を利用し
て、図１４に示すように銅箔９６，９７の隙間にはんだ
を流し込む。棒状のはんだを用いて銅箔９６，９７に沿
って移動しつつ融着するのに比べて、短時間で確実にシ
ールを行うことができる。なお、飯台外の低融点の金属
製ロウ材を用いてもよく、上記実施の形態と同様の効果
を奏する。
態７による半導体装置の製造方法について図１７および
図１８を用いて説明する。図１７は半導体装置の製造に
用いるはんだ箔の構成を示す平面図である。図１７のは
んだ箔１１０は、正方形の箔の中央を正方形に打ち抜い
て形成した低融点はんだ箔である。このはんだ箔１１０
は、はんだボールよりも低い融点を持つ低融点はんだで
構成される。図１８は、はんだ箔を用いてキャップのシ
ーリングを行う工程での半導体装置の状態を示す断面図
である。はんだ箔１１０を準備した後、はんだ箔１１０
をキャップ９５の銅箔９６と多層基板２の銅箔９７の上
に載せる。この時、銅箔９６，９７の間の全隙間の上に
はんだ箔１１０がくるように位置合わせを行う。はんだ
箔１１０をリフローすることにより、毛管現象を利用し
て、図１４に示すように銅箔９６，９７の隙間にはんだ
を流し込む。棒状のはんだを用いて銅箔９６，９７に沿
って移動しつつ融着するのに比べて、短時間で確実にシ
ールを行うことができる。なお、飯台外の低融点の金属
製ロウ材を用いてもよく、上記実施の形態と同様の効果
を奏する。
【００３６】実施の形態８．次にこの発明の実施の形態
８による半導体装置について図１９および図２０を用い
て説明する。図１９は、この発明の実施の形態８による
半導体装置の構成を示す断面図であり、図２０はボール
と配線層との関係を示す模式的な分解図である。図１９
および図２０において、１２０は絶縁基板を２つ積層し
て形成された略正方形状のキャップ基部、１２１はキャ
ップ基部１２０の外面上に設けられたはんだボール、１
２２はキャップ基部１２０の内部に設けられ電源電圧Ｖ
ｓｓが供給される略正方形状のベタパターン、１２３は
キャップ基部１２０の内面に設けられ電源電圧Ｖｄｄが
供給される略正方形状のベタパターン、１２４はベタパ
ターン１２２とボール１２１を接続するビアホール、１
２５はボール１２１とベタパターン１２３を接続するス
ルーホール、１２６はキャップ基部１２０の内面に設け
られたパッド、１２７はパッド１２６とベタパターン１
２２を接続するビアホールである。ベタパターン１２２
は、キャップ基部１２０を貫通するスルーホール１２５
がベタパターン１２２と接触しないよう開口部１２８を
備えている。
８による半導体装置について図１９および図２０を用い
て説明する。図１９は、この発明の実施の形態８による
半導体装置の構成を示す断面図であり、図２０はボール
と配線層との関係を示す模式的な分解図である。図１９
および図２０において、１２０は絶縁基板を２つ積層し
て形成された略正方形状のキャップ基部、１２１はキャ
ップ基部１２０の外面上に設けられたはんだボール、１
２２はキャップ基部１２０の内部に設けられ電源電圧Ｖ
ｓｓが供給される略正方形状のベタパターン、１２３は
キャップ基部１２０の内面に設けられ電源電圧Ｖｄｄが
供給される略正方形状のベタパターン、１２４はベタパ
ターン１２２とボール１２１を接続するビアホール、１
２５はボール１２１とベタパターン１２３を接続するス
ルーホール、１２６はキャップ基部１２０の内面に設け
られたパッド、１２７はパッド１２６とベタパターン１
２２を接続するビアホールである。ベタパターン１２２
は、キャップ基部１２０を貫通するスルーホール１２５
がベタパターン１２２と接触しないよう開口部１２８を
備えている。
【００３７】キャップ基部１２０は、セラミック、ガラ
スエポキシ、ＢＴレジン等で構成されるが、誘電率の高
い材料を用いるのが好ましい。ベタパターン１２２，１
２３が誘電体を挟んで対向しているため、電源電圧Ｖｄ
ｄ，Ｖｓｓを供給する配線間に比較的大きな電気容量を
持たせることができる。その容量により、供給される電
源電圧Ｖｄｄ，Ｖｓｓのノイズを除去することができ
る。また、キャップ基部１２０の外面に電源電圧Ｖｄ
ｄ，Ｖｓｓを供給するためのボール１２１が配置でき、
キャップ基部１２０の外面に形成されている電源用のボ
ール１２１を多層基板側に配置しなくてよくなるため、
実装密度を向上できる。なお、上記各実施の形態の特徴
をそれぞれ組み合わせることが可能なことはいうまでも
ない。
スエポキシ、ＢＴレジン等で構成されるが、誘電率の高
い材料を用いるのが好ましい。ベタパターン１２２，１
２３が誘電体を挟んで対向しているため、電源電圧Ｖｄ
ｄ，Ｖｓｓを供給する配線間に比較的大きな電気容量を
持たせることができる。その容量により、供給される電
源電圧Ｖｄｄ，Ｖｓｓのノイズを除去することができ
る。また、キャップ基部１２０の外面に電源電圧Ｖｄ
ｄ，Ｖｓｓを供給するためのボール１２１が配置でき、
キャップ基部１２０の外面に形成されている電源用のボ
ール１２１を多層基板側に配置しなくてよくなるため、
実装密度を向上できる。なお、上記各実施の形態の特徴
をそれぞれ組み合わせることが可能なことはいうまでも
ない。
【００３８】
【発明の効果】以上説明したように、請求項１記載の発
明の半導体装置によれば、第１の電気的接続手段と多層
基板の第１の配線層と第２の電気的接続手段とキャップ
の基部の外面に設けられた複数のボールを経由する、チ
ップへの導電経路が存在するため、キャップ基部の外面
のボールによって半導体装置のボールの密度を緩和で
き、半導体装置の小型化が容易になることから、実装密
度の向上が容易になるという効果がある。
明の半導体装置によれば、第１の電気的接続手段と多層
基板の第１の配線層と第２の電気的接続手段とキャップ
の基部の外面に設けられた複数のボールを経由する、チ
ップへの導電経路が存在するため、キャップ基部の外面
のボールによって半導体装置のボールの密度を緩和で
き、半導体装置の小型化が容易になることから、実装密
度の向上が容易になるという効果がある。
【００３９】請求項２記載の発明の半導体装置は、ワイ
ヤに流れる電流と第１の配線パターンに流れる電流が、
大きさが同じで互いに逆方向に向いているので、ワイヤ
と第１の配線パターン間の実効的インダクタンスを小さ
くすることができ、ノイズを低減することができるとい
う効果がある。
ヤに流れる電流と第１の配線パターンに流れる電流が、
大きさが同じで互いに逆方向に向いているので、ワイヤ
と第１の配線パターン間の実効的インダクタンスを小さ
くすることができ、ノイズを低減することができるとい
う効果がある。
【００４０】請求項３記載の発明の半導体装置は、絶縁
手段によって第２の配線層と第１の電気的接続手段とを
絶縁できるので、キャップが厚くなって第２の配線層と
第１の電気的接続手段が近くなっても、それらの接触に
よる故障を防止することができるという効果がある。
手段によって第２の配線層と第１の電気的接続手段とを
絶縁できるので、キャップが厚くなって第２の配線層と
第１の電気的接続手段が近くなっても、それらの接触に
よる故障を防止することができるという効果がある。
【００４１】請求項４記載の発明の半導体装置によれ
ば、第２の配線層と基板間配線層の複数の配線層を備
え、ボールとチップ間は第１および第２の層間導電路を
適当に組み合わせて接続することが可能であるので、レ
イアウトの自由度が増し、配線が容易になるという効果
がある。
ば、第２の配線層と基板間配線層の複数の配線層を備
え、ボールとチップ間は第１および第２の層間導電路を
適当に組み合わせて接続することが可能であるので、レ
イアウトの自由度が増し、配線が容易になるという効果
がある。
【００４２】請求項５記載の発明の半導体装置によれ
ば、キャップが、多層基板と重ね合わせたときに、ほぼ
その外縁部が揃うような形状を有するよう構成されてい
るので、多層基板とキャップとの当接面積を大きくで
き、気密性を向上することができるという効果がある。
ば、キャップが、多層基板と重ね合わせたときに、ほぼ
その外縁部が揃うような形状を有するよう構成されてい
るので、多層基板とキャップとの当接面積を大きくで
き、気密性を向上することができるという効果がある。
【００４３】請求項６記載の発明の半導体装置によれ
ば、キャップの内面側にコンデンサが設けられているの
で、コンデンサを外部に設置する場合に比べて実装密度
を向上でき、かつ電気的特性も改善できるという効果が
ある。
ば、キャップの内面側にコンデンサが設けられているの
で、コンデンサを外部に設置する場合に比べて実装密度
を向上でき、かつ電気的特性も改善できるという効果が
ある。
【００４４】請求項７記載の発明の半導体装置によれ
ば、第２および第３の配線パターンが、それぞれ第２の
配線層のほぼ二分の一の面積を有するので、コンデンサ
とチップ間の抵抗値を小さくしてコンデンサのノイズ除
去効果を十分に引き出すことができるという効果があ
る。
ば、第２および第３の配線パターンが、それぞれ第２の
配線層のほぼ二分の一の面積を有するので、コンデンサ
とチップ間の抵抗値を小さくしてコンデンサのノイズ除
去効果を十分に引き出すことができるという効果があ
る。
【００４５】請求項８記載の発明の半導体装置によれ
ば、金属製のロウ材により第１および第２の金属箔との
隙間をふさぐように第１および第２の金属箔に金属製の
ロウ材が溶着されるので、第１の空間と第２の空間との
間にある空気の通路を金属により遮断して気密性を高め
ることができるという効果がある。
ば、金属製のロウ材により第１および第２の金属箔との
隙間をふさぐように第１および第２の金属箔に金属製の
ロウ材が溶着されるので、第１の空間と第２の空間との
間にある空気の通路を金属により遮断して気密性を高め
ることができるという効果がある。
【００４６】請求項９記載の発明の半導体装置によれ
ば、基部に、電源を供給するためのボールに接続されコ
ンデンサとして働く配線層を備えて構成されているの
で、電気的特性を改善し、かつ実装密度を向上すること
ができるという効果がある。
ば、基部に、電源を供給するためのボールに接続されコ
ンデンサとして働く配線層を備えて構成されているの
で、電気的特性を改善し、かつ実装密度を向上すること
ができるという効果がある。
【００４７】請求項１０記載の発明の半導体装置の製造
方法によれば、絶縁性のキャップの外周部に形成された
第１の金属箔と、第１の金属箔に隣接するケースの開口
部の全周にわたって形成された第２の金属箔を、金属製
のロウ材で封止するので、ケースとキャップの気密性を
樹脂で封止する場合に比べて向上することができるとい
う効果がある。
方法によれば、絶縁性のキャップの外周部に形成された
第１の金属箔と、第１の金属箔に隣接するケースの開口
部の全周にわたって形成された第２の金属箔を、金属製
のロウ材で封止するので、ケースとキャップの気密性を
樹脂で封止する場合に比べて向上することができるとい
う効果がある。
【００４８】請求項１１記載の発明の半導体装置の製造
方法によれば、第１の金属箔と第２の金属箔の隙間を覆
うような平板環状の金属製のロウ材を隙間にあてがった
まま溶融して隙間をふさぐので、封止の確実性と作業性
を向上することができるという効果がある。
方法によれば、第１の金属箔と第２の金属箔の隙間を覆
うような平板環状の金属製のロウ材を隙間にあてがった
まま溶融して隙間をふさぐので、封止の確実性と作業性
を向上することができるという効果がある。
【００４９】請求項１２記載の発明の半導体装置のキャ
ップによれば、内面側配線層から第１の層間導電路と複
数のボールを通して外部と電気的に接続することが可能
となるので、このキャップと組み合わされるケースのリ
ード数を削減することができ、半導体装置の実装密度を
向上させることができるという効果がある。
ップによれば、内面側配線層から第１の層間導電路と複
数のボールを通して外部と電気的に接続することが可能
となるので、このキャップと組み合わされるケースのリ
ード数を削減することができ、半導体装置の実装密度を
向上させることができるという効果がある。
【００５０】請求項１３記載の発明の半導体装置のキャ
ップによれば、の第２の配線層と基板間配線層の複数の
配線層を備え、ボールとチップ間は第１および第２の層
間導電路を適当に組み合わせて接続することが可能であ
るので、レイアウトの自由度が増し、配線が容易になる
という効果がある。
ップによれば、の第２の配線層と基板間配線層の複数の
配線層を備え、ボールとチップ間は第１および第２の層
間導電路を適当に組み合わせて接続することが可能であ
るので、レイアウトの自由度が増し、配線が容易になる
という効果がある。
【００５１】請求項１４記載の発明の半導体装置のキャ
ップによれば、基部の少なくとも一つの基板間配線層お
よび内面側配線層のうちの対向する少なくとも２つの配
線層がコンデンサを形成するので、半導体装置の実装密
度を向上するとともに電気的特性を向上することができ
るという効果がある。
ップによれば、基部の少なくとも一つの基板間配線層お
よび内面側配線層のうちの対向する少なくとも２つの配
線層がコンデンサを形成するので、半導体装置の実装密
度を向上するとともに電気的特性を向上することができ
るという効果がある。
【図１】 この発明の実施の形態１による半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図２】 図１に示したキャップの内面を示す平面図で
ある。
ある。
【図３】 図１の一部を拡大した部分断面図である。
【図４】 この発明の実施の形態２によるキャップの構
成を示す断面図である。
成を示す断面図である。
【図５】 この発明の実施の形態２による半導体装置の
構成を示す部分断面図である。
構成を示す部分断面図である。
【図６】 この発明の実施の形態２の他の態様による半
導体装置の構成を示す部分断面図である。
導体装置の構成を示す部分断面図である。
【図７】 この発明の実施の形態３による半導体装置の
構成を示す部分断面図である。
構成を示す部分断面図である。
【図８】 接着シートの構成を示す平面図である。
【図９】 この発明の実施の形態４によるキャップの基
部の平面図である。
部の平面図である。
【図１０】 この発明の実施の形態４による半導体装置
の構成を示す部分断面図である。
の構成を示す部分断面図である。
【図１１】 この発明の実施の形態５によるキャップの
基部の平面図である。
基部の平面図である。
【図１２】 この発明の実施の形態５によるキャップの
基部の側面図である。
基部の側面図である。
【図１３】 この発明の実施の形態５による半導体装置
の構成を示す部分断面図である。
の構成を示す部分断面図である。
【図１４】 この発明の実施の形態５の他の態様による
半導体装置の構成を示す部分断面図である。
半導体装置の構成を示す部分断面図である。
【図１５】 この発明の実施の形態６によるキャップの
基部の平面図である。
基部の平面図である。
【図１６】 この発明の実施の形態６による半導体装置
の構成を示す部分断面図である。
の構成を示す部分断面図である。
【図１７】 この発明の実施の形態７による半導体装置
の製造方法に用いるはんだ箔の平面図である。
の製造方法に用いるはんだ箔の平面図である。
【図１８】 この発明の実施の形態７による半導体装置
の一製造工程を示す断面図である。
の一製造工程を示す断面図である。
【図１９】 この発明の実施の形態８による半導体装置
の構成を示す断面図である。
の構成を示す断面図である。
【図２０】 この発明の実施の形態８による半導体装置
の構成を示す分解図である。
の構成を示す分解図である。
【図２１】 従来の半導体装置の構成を示す断面図であ
る。
る。
１ 半導体チップ、２，７０ 多層基板、４ ワイヤ、
２０，６０，９０ キャップ、２１ キャップ基部、
５，２２，１０５，１２１ ボール、２４，４９スルー
ホール、５０ 絶縁膜、８３ チップコンデンサ、８
１，８２，１２２，１２３ ベタパターン、９１，９
２，９６，９７ 銅箔、１１０ はんだ箔。
２０，６０，９０ キャップ、２１ キャップ基部、
５，２２，１０５，１２１ ボール、２４，４９スルー
ホール、５０ 絶縁膜、８３ チップコンデンサ、８
１，８２，１２２，１２３ ベタパターン、９１，９
２，９６，９７ 銅箔、１１０ はんだ箔。
Claims (14)
- 【請求項１】 フェイス・ダウン・ボンディングに用い
られるボール・グリッド・アレイ構造を有する半導体装
置において、 素子が形成されているチップと、 前記チップを収納するキャビティおよび絶縁基板間に配
置された第１の配線層を有する多層基板と、 前記チップと前記第１の配線層との電気的接続を行うた
めの第１の電気的接続手段と、 前記キャビティと向き合う内面および半導体装置の外界
に向いた外面を有する絶縁性の基部、前記基部の前記外
面に設けられた複数のボール、前記内面に設けられた第
２の配線層、および前記基部を貫通して設けられ前記複
数のボールと前記第２の配線層を電気的に接続するため
の第１の層間導電路を有するキャップと、 前記第１および第２の配線層間の接続を行うための第２
の電気的接続手段とを備える、半導体装置。 - 【請求項２】 前記第１の電気的接続手段は、前記チッ
プと前記第１の配線層を接続するために前記キャビティ
内に張られたワイヤを含み、 前記第２の配線層は、前記ワイヤと同じ電流経路中に設
けられた第１の配線パターンを含み、 前記ワイヤに流れる電流と前記第１の配線パターンに流
れる電流は、互いにほぼ逆方向に向いていることを特徴
とする、請求項１記載の半導体装置。 - 【請求項３】 前記キャップの前記内面側に設けられ、
前記第２の配線層と前記第１の電気的接続手段の間を絶
縁するための絶縁手段をさらに備える、請求項１または
請求項２記載の半導体装置。 - 【請求項４】 前記基部は、 積層された複数の絶縁基板と、 前記絶縁基板の層間に設けられた少なくとも一つの基板
間配線層と、 前記基板間配線層と前記複数のボールのいずれかまたは
前記第２の配線層との電気的接続を行うための第２の層
間導電路とをさらに備える、請求項１ないし請求項３の
いずれか一項に記載の半導体装置。 - 【請求項５】 前記キャップは、前記多層基板と重ね合
わせたときに、ほぼその外縁部が揃うような形状を有す
ることを特徴とする、請求項１ないし請求項４のいずれ
か一項に記載の半導体装置。 - 【請求項６】 前記第２の配線層は、第２および第３の
配線パターンを含み、 前記キャップの前記内面側に設けられ、前記第２および
第３の配線パターンと電気的接続がなされているコンデ
ンサをさらに備える、請求項１ないし請求項５のいずれ
か一項に記載の半導体装置。 - 【請求項７】 前記第２および第３の配線パターンは、
それぞれ前記第２の配線層のほぼ二分の一の面積を有す
ることを特徴とする、請求項６記載の半導体装置。 - 【請求項８】 前記基部は、前記基部の外周部に設けら
れた第１の金属箔をさらに有し、 前記多層基板は、前記基部を前記多層基板にはめ込んだ
時に前記第１の金属箔に隣接するように該第１の金属箔
の周囲に配設された第２の金属箔を有し、 前記キャビティと前記外界との間にある空気の通路を遮
断するように前記第１および第２の金属箔の全周にわた
って溶着された金属製のロウ材部をさらに備える、請求
項１ないし請求項７のいずれか一項に記載の半導体装
置。 - 【請求項９】 前記基部は、前記複数のボールのうちの
電源を供給するためのボールに接続されてコンデンサと
して働く、対向する２つの導電体層をさらに有する、請
求項１ないし請求項８のいずれか一項に記載の半導体装
置。 - 【請求項１０】 絶縁性のキャップの外周部に第１の金
属箔を形成する工程と、 絶縁性のケースに前記キャップをはめ込んだ時に、前記
第１の金属箔に隣接する前記ケースの開口部の全周にわ
たって第２の金属箔を形成する工程と、 前記第１および第２の金属箔を金属製のロウ材で封止す
る工程とを備える、半導体装置の製造方法。 - 【請求項１１】 前記金属製のロウ材で封止する工程
は、 前記第１の金属箔と第２の金属箔の隙間を覆うような平
板環状の金属製のロウ材を前記隙間にあてがう工程と、 前記金属製のロウ材を前記隙間にあてがったまま溶融し
て前記隙間をふさぐ工程とを含む、請求項１０記載の半
導体装置の製造方法。 - 【請求項１２】 チップが載置されるキャビティに向か
い合う内面および半導体装置の外界に向かう外面を持つ
絶縁性の基部と、 前記基部の前記外面に設けられた複数のボールと、 前記内面に設けられた内面側配線層と、 前記基部を貫通して設けられ前記複数のボールと前記内
面側配線層を電気的に接続するための第１の層間導電路
とを備える、半導体装置のキャップ。 - 【請求項１３】 前記基部は、 積層された複数の絶縁基板と、 前記絶縁基板の間に設けられた少なくとも一つの基板間
配線層と、 前記基板間配線層と前記複数のボールのいずれかまたは
前記内面側配線層との電気的接続を行うための第２の層
間導電路とをさらに備える、請求項１２記載の半導体装
置のキャップ。 - 【請求項１４】 前記基部の前記少なくとも一つの基板
間配線層および前記内面側配線層のうちの対向する少な
くとも２つの配線層は、コンデンサを形成することを特
徴とする、請求項１３記載の半導体装置のキャップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8073963A JPH09266266A (ja) | 1996-03-28 | 1996-03-28 | 半導体装置およびその製造方法並びに半導体装置のキャップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8073963A JPH09266266A (ja) | 1996-03-28 | 1996-03-28 | 半導体装置およびその製造方法並びに半導体装置のキャップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09266266A true JPH09266266A (ja) | 1997-10-07 |
Family
ID=13533249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8073963A Withdrawn JPH09266266A (ja) | 1996-03-28 | 1996-03-28 | 半導体装置およびその製造方法並びに半導体装置のキャップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09266266A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005506701A (ja) * | 2001-10-17 | 2005-03-03 | ハイマイト アクティーゼルスカブ | １つ又は複数のスルーホールを備えた半導体構造 |
| US7674638B2 (en) | 2005-11-25 | 2010-03-09 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| US8026594B2 (en) | 2005-11-25 | 2011-09-27 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| US8067769B2 (en) | 2005-11-25 | 2011-11-29 | Panasonic Electric Works Co., Ltd. | Wafer level package structure, and sensor device obtained from the same package structure |
| US8080869B2 (en) | 2005-11-25 | 2011-12-20 | Panasonic Electric Works Co., Ltd. | Wafer level package structure and production method therefor |
-
1996
- 1996-03-28 JP JP8073963A patent/JPH09266266A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005506701A (ja) * | 2001-10-17 | 2005-03-03 | ハイマイト アクティーゼルスカブ | １つ又は複数のスルーホールを備えた半導体構造 |
| US7674638B2 (en) | 2005-11-25 | 2010-03-09 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| US8026594B2 (en) | 2005-11-25 | 2011-09-27 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| US8067769B2 (en) | 2005-11-25 | 2011-11-29 | Panasonic Electric Works Co., Ltd. | Wafer level package structure, and sensor device obtained from the same package structure |
| US8080869B2 (en) | 2005-11-25 | 2011-12-20 | Panasonic Electric Works Co., Ltd. | Wafer level package structure and production method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583378A (en) | Ball grid array integrated circuit package with thermal conductor | |
| JP3890947B2 (ja) | 高周波半導体装置 | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US5689091A (en) | Multi-layer substrate structure | |
| JP3034180B2 (ja) | 半導体装置及びその製造方法及び基板 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6489687B1 (en) | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment | |
| US5866942A (en) | Metal base package for a semiconductor device | |
| US6586274B2 (en) | Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JPH07169872A (ja) | 半導体装置及びその製造方法 | |
| WO1998047331A1 (fr) | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| KR20010067110A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| WO2000070677A1 (fr) | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique | |
| JPH05211275A (ja) | 半導体装置及びその製造方法 | |
| KR20150025129A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| JP3063846B2 (ja) | 半導体装置 | |
| KR20180101832A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| JP2001085603A (ja) | 半導体装置 | |
| JP2001127237A (ja) | 高周波モジュール | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JPH09266266A (ja) | 半導体装置およびその製造方法並びに半導体装置のキャップ | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040113 |