[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH11297872A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11297872A
JPH11297872A JP10101131A JP10113198A JPH11297872A JP H11297872 A JPH11297872 A JP H11297872A JP 10101131 A JP10101131 A JP 10101131A JP 10113198 A JP10113198 A JP 10113198A JP H11297872 A JPH11297872 A JP H11297872A
Authority
JP
Japan
Prior art keywords
semiconductor device
bump electrodes
substrate
assigned
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10101131A
Other languages
English (en)
Inventor
Tetsuo Washida
哲郎 鷲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10101131A priority Critical patent/JPH11297872A/ja
Priority to US09/144,643 priority patent/US6144091A/en
Priority to BE9900151A priority patent/BE1012885A3/fr
Publication of JPH11297872A publication Critical patent/JPH11297872A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】 【課題】 基板コストの低減を実現するため、基板上へ
の実装容易化を図ったバンプ電極を有する半導体装置を
提供する。 【解決手段】 本発明の半導体装置は、バンプ電極を有
する半導体装置において、上記半導体装置の端面近傍に
ある最外周に位置するバンプ電極から、内周に位置する
バンプ電極へと順に、電気的に接続が必要な信号ピンを
割り当て、残りのバンプ電極に電気的に接続の不要なＮ
Ｃピンを割り当てたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装型の半導
体装置の内、ＣＳＰ（Chip Size Package）やＢＧＡ（B
all Grid Array）等のバンプ電極を有する半導体装置に
関する。
【０００２】
【従来の技術】図８の（ａ）は、バンプ電極１０１を有
する従来の半導体装置１００の側面図であり、（ｂ）
は、半導体装置１００を下側（バンプ電極１０１が見え
る側）より見た図である。図示するように、通常、バン
プ電極１０１は、所定のマトリクス状に配置される。バ
ンプ電極の数は、内蔵するＩＣチップの電気的機能及び
特性により様々であるが、少ないもので約１０極、多い
もので数百極程である。
【０００３】
【発明が解決しようとする課題】半導体装置に封止され
るＩＣチップの各電極端子は、その配置に従って、それ
ぞれ近接する位置にあるバンプ電極に接続される。この
ため、各バンプ電極には、当該ＩＣチップに電源を供給
したり、信号やデータの授受を行うため、基板に電気的
に接続するピン（以下、信号ピンという）と、上記ＩＣ
チップにより使用されない接続不要なＮＣ（no connect
ion）ピンがランダムに割り当てられることになる。
【０００４】一般的に知られているマトリクス状に配置
されたバンプ電極の最小ピッチは約０．５ｍｍであり、
バンプ電極の最小の直径は約０．２ｍｍ〜０．３ｍｍで
あるのに対して、基板上に設けることのできる配線の最
小幅及び最小ピッチは約０．２ｍｍである。このため、
バンプ電極間には１本の配線しか通すことができず、図
８の（ｂ）に示すようにＩＣチップの電極端子の配置に
従ってＮＣピン１１０ａ〜１１０ｈがランダムに割り当
てられたり、特開平６−２１６２７１号公報のように最
外周にＮＣピンを配置した場合、これら内側の領域に位
置する信号ピンの割り当てられた複数のバンプ電極に対
して、単層基板上で配線を行うことは極めて難しくな
る。
【０００５】従来、内側に位置する複数のバンプ電極へ
の配線を可能にするため、基板の多層化や多スルーホー
ル配置配線等の基板設計手法が採用されていた。図９
は、上記半導体装置１００を基板１０２及び１０３より
なる２層構造の基板に実装した状態を示す断面図であ
り、図８の（ｂ）に示すＣ−Ｃ’断面を示す図である。
図示するように、最外周に位置するバンプ電極１２０及
び１２５は、１層目の基板１０２表面に設けられた配線
１０４及び１０７に接続される。最外周から１つ内周に
あるバンプ電極１２１及び１２４は、スルーホール１１
０及び１１３を介して２層目の基板１０３表面に設けら
れた配線１０５及び１０８に接続される。一番内周に位
置するバンプ電極１２２及び１２３は、スルーホール１
１１及び１１２を介して２層目の基板１０３裏面に設け
られた配線１０６及び１０９に接続される。上記基板の
多層化及び多スルーホール配置配線等の基板設計手法を
採用した基板１０２及び１０３は、通常の単層基板より
も設計に時間を要すると共に、構造が複雑になりコスト
高となる問題があった。
【０００６】そこで本発明は、基板構造及び基板設計の
簡単化と基板コストの低減を実現するため、基板上への
実装容易化を図ったバンプ電極を有する半導体装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の第１の半導体装
置は、複数のバンプ電極を有する半導体装置において、
上記バンプ電極の内、外側の領域に属するバンプ電極に
当該半導体装置を実装する基板に電気的に接続する信号
ピンを割り当て、内側の領域に属するバンプ電極にＮＣ
ピンを割り当てたことを特徴とする。
【０００８】本発明の第２の半導体装置は、上記第１の
半導体装置において、上記信号ピンを割り当てたバンプ
電極を千鳥状に配置したことを特徴とする。
【０００９】本発明の第３の半導体装置は、上記第１の
半導体装置において、上記バンプ電極の内、外側の領域
に属するバンプ電極であって、隣り合う複数のバンプ電
極に同一の信号ピンを割り当てたことを特徴とする。
【００１０】本発明の第１の基板は、複数のバンプ電極
を有する半導体装置を実装した基板であって、上記半導
体装置は、上記バンプ電極の内、外側の領域に属するバ
ンプ電極に信号ピンを割り当て、内側の領域に属するバ
ンプ電極にＮＣピンを割り当て、上記基板は、上記半導
体装置において信号ピンの割り当てられたバンプ電極へ
の配線を備えることを特徴とする。
【００１１】本発明の第２の基板は、上記第１の半導体
装置を実装した基板において、上記半導体装置は、上記
信号ピンを割り当てたバンプ電極を千鳥状に配置したこ
とを特徴とする。
【００１２】本発明の第３の基板は、上記第１の半導体
装置を実装した基板において、上記半導体装置は、上記
バンプ電極の内、外側の領域に属するバンプ電極であっ
て、隣り合う複数のバンプ電極に同一の信号ピンを割り
当て、上記基板は、同一の信号ピンが割り当てられた上
記隣り合う複数のバンプ電極同士を接続するバンプ接続
配線を備えることを特徴とする。
【００１３】本発明の第４の基板は、上記第１乃至第３
の何れかの半導体装置を実装した基板において、上記基
板は、ＮＣピンの割り当てられた全てのバンプ電極を接
続する単一の接続部を備えることを特徴とする。
【００１４】
【発明の実施の形態】本発明の半導体装置は、下面にバ
ンプ電極を有する半導体装置であって、外側の領域に属
するバンプ電極には、外半導体装置に内蔵するＩＣチッ
プに電源を供給したり、信号やデータの授受を行うた
め、当該半導体装置を実装する基板に電気的に接続する
ピン（以下、単に信号ピンという）を割り当て、内側の
領域に属するバンプ電極には、上記ＩＣチップにより使
用されない接続不要なＮＣ（no connection）ピンを割
り当てたことを特徴とする。これにより内周に位置する
バンプ電極に割り当てる信号ピンの数を減らして基板上
の配線を簡単にする。以下、上記特徴を具備した半導体
装置の実施の形態について説明する。
【００１５】（１）実施の形態１ 一般的に知られているマトリクス状に配置されたバンプ
電極の最小ピッチは約０．５ｍｍ、バンプ電極の最小の
直径は約０．２ｍｍ〜０．３ｍｍ程度である。一方、基
板上での配線の最小幅及び最小間隔は約０．２ｍｍであ
り、バンプ電極間には１本の配線しか通せず配線上の制
約が厳しい。特に、信号ピンの割り当てられたバンプ電
極が上記マトリクスの内側の領域に複数ある場合、単層
基板では配線不可能となることが多い。これに対して、
半導体装置に内蔵するＩＣチップ内の配線幅は約０．２
５μｍであり、上記基板上での配線幅の１／１０００程
度と非常に小さいため、電極端子の配置を変更してもサ
イズの変化が少なく設計の自由度が高い。そこで、実施
の形態１にかかる半導体装置１は、外側の領域に属する
バンプ電極に信号ピンを割り当て、内側の領域に属する
バンプ電極にＮＣピンを割り当てることができるように
電極端子の配置が変更されたＩＣチップを採用する。な
お、後に説明する実施の形態２及び３にかかる半導体装
置３０及び５０についても同様である。
【００１６】図１の（ａ）は半導体装置１の側面図であ
り、図１の（ｂ）は半導体装置１を下側（バンプ電極２
が見える側）より見た図である。半導体装置１は、上記
電極端子の配置の変更されたＩＣチップ（図示せず）の
各電極端子を、６×６のマトリクス状に並ぶバンプ電極
２に接続した後に、該ＩＣチップを封止したものであ
る。
【００１７】図１の（ｂ）に示すように、斜線で示す信
号ピン領域３、即ち最外周に位置するバンプ電極には、
信号ピンが割り当てられ、点線で囲むＮＣピン領域４、
即ち上記最外周よりも内側の領域に属するバンプ電極に
は、ＮＣピンが割り当てられる。
【００１８】なお、上記信号ピン領域３の範囲は、信号
ピンの数に応じて変化する。例えば、信号ピンの数が最
外周に位置するバンプ電極の数より少ない場合には、信
号ピン領域３を狭め、最外周に位置するバンプ電極の一
部のみに信号ピンを割り当てる。また、信号ピンの数が
最外周に位置するバンプ電極の数よりも多い場合には、
信号ピン領域３を拡げ、最外周より内側の周に位置する
バンプ電極にも信号ピンを割り当てる。
【００１９】図２は、半導体装置１を単層基板２０に実
装した状態を示す断面図であり、図１の（ｂ）に示すＡ
−Ａ’断面を示す図である。図示するように、信号ピン
の割り当てられているバンプ電極５及び１０に対しての
み配線１１及び１６が設けられる。ＮＣピンの割り当て
られているバンプ電極６、７、８、９は、単に基板２０
上にはんだ付けされているだけである。
【００２０】図３は、基板２０に実装した半導体装置１
を上から見た図である。図示するように、斜線で示す信
号ピン領域３のバンプ電極（例えば５及び１０）だけが
基板２０上に設けられた配線（例えば１１及び１６）に
接続されている。その他の点線で囲まれるＮＣピン領域
４のバンプ電極（例えば６、７、８及び９）は、単に基
板２０上にはんだ付けされているだけである。
【００２１】図２及び図３に示すように、半導体装置１
では最外周に位置するバンプ電極だけに信号ピンが割り
当てられているため、最外周より内側に位置するバンプ
電極への配線が不要となる。これにより、半導体装置１
を実装する基板２０を単層構造にすることができ、基板
設計の簡単化及び基板コストの低減を図ることができ
る。
【００２２】また、信号ピンの数が多く、最外周よりも
内周に位置するバンプ電極にも信号ピンを割り当てた場
合であっても、信号ピンがランダムに割り当てられた場
合に比べれば、内側に位置するバンプ電極に割り当てら
れる信号ピンの数が少ないため、基板構造と基板設計の
簡単化、及び、基板コストの低減を図ることができる。
【００２３】図４は、上記半導体装置１の基板２０への
実装方法の変形例を示す図である。半導体装置１では、
内側に位置するバンプ電極にはＮＣピンだけが割り当て
られる。そこで本変形例ではＮＣピンの割り当てられた
全てのバンプ電極（例えば６、７、８及び９）を単一の
はんだ部１７にはんだ付けする。これにより、基板上へ
の実装強度を向上することができる。
【００２４】（２）実施の形態２ 図５は、実施の形態２にかかる半導体装置３０の基板４
５への実装状態を上から見た図である。半導体装置３０
は、バンプ電極が千鳥状（例えばバンプ電極３３〜３８
とバンプ電極３９〜４４の位置関係を意味する）に配置
されており、斜線で示す信号ピン領域３１にあるバンプ
電極、即ち、最外周及び最外周より１つ内周のバンプ電
極に信号ピンが割り当てられている。当該構成を採用す
ることで、上記実施の形態１にかかる半導体装置１より
も多くのバンプ電極を、直線状の簡単な配線で接続する
ことができる。これにより基板４５の構造を簡単にする
ことができ、基板コストの低減を図ることができる。な
お、ＮＣピン領域３２に位置するバンプ電極は、単一の
はんだ部にはんだ付けしても良い。この場合、半導体装
置３０の基板４５への実装強度が向上する。
【００２５】（３）実施の形態３ 図６は、実施の形態３にかかる半導体装置５０を下側
（バンプ電極の見える側）より見た図であり、説明の便
宜のため、基板８０に設けるバンプ接続配線（図７を参
照）を太線で示す図である。半導体装置５０では、斜線
で示す信号ピン領域５２に属するバンプ電極であって、
最外周及び最外周より１つ内周に位置し、隣り合う複数
のバンプ電極（図中、太線で示すバンプ接続配線により
接続される複数のバンプ電極がこれに相当する。）に同
一の信号ピンを割り当て、点線で囲むＮＣピン領域５１
に属するバンプ電極にはＮＣピンを割り当てたことを特
徴とする。
【００２６】例えば、信号ピン領域５２内の左上隅に位
置する４つのバンプ電極６０、６１、６２及び６３に
は、同一の信号ピンが割り当てられる。上記バンプ電極
６０、６１、６２及び６３は、基板８０上に設けるバン
プ接続配線５３により互いに接続される。残りの３つの
隅にある各々４つのバンプ電極には、それぞれ同一の信
号ピンが割り当てられる。上記３つの隅にある各々４つ
のバンプ電極は、基板８０上に設けるバンプ接続配線５
４、５５、５６により互いに接続される。また、端面に
平行に並ぶバンプ電極、例えば６４と６５、７４と７５
には、それぞれ同一の信号ピンが割り当てられる。上記
端面に平行に並ぶバンプ電極、例えば６４と６５、７４
と７５は、基板８０上に設けるバンプ接続配線６６、６
７により互いに接続される。
【００２７】図７は、上記半導体装置５０を基板８０に
実装した状態を示す断面図であって、図６に示すＢ−
Ｂ’断面を示す図である。同一の信号ピンが割り当てら
れているバンプ電極７０及び７１は、バンプ接続配線６
７により互いに接続されると共に、配線７６に接続され
る。同様に、同一の信号ピンの割り当てられているバン
プ電極７４及び７５は、バンプ接続配線６８により互い
に接続されると共に、配線７９に接続されている。ま
た、ＮＣピンの割り当てられているバンプ電極７２及び
７３は、はんだ部７７及び７８に接続されている。
【００２８】上記構成を採用することで、環境温度の変
化による基板８０の伸縮や、取り扱い時に該基板８０に
対して与えられる応力により、上記同一の信号ピンを割
り当てた複数のバンプ電極の１つのはんだが剥がれて
も、残りのバンプ電極により電気的な接続を維持するこ
とができ、信号ピンの割り当てられたバンプ電極の基板
８０に対する接続信頼性を向上することができる。
【００２９】なお、上記バンプ接続配線（例えば５３、
５４、５５、５６、６６、６７及び６８）により互いに
接続されるバンプ電極は、バンプ接続配線のかわりに、
単一のはんだ部にはんだ付けして接続するのが好まし
い。これにより、信号ピンの割り当てられたバンプ電極
の基板８０への接続信頼性を更に向上することができ
る。また、ＮＣピン領域５１に位置するバンプ電極（例
えば７２及び７３）は、単一のはんだ部にはんだ付けし
ても良い。この場合、半導体装置５０の基板８０への実
装強度を向上することができる。
【００３０】
【発明の効果】本発明の第１の半導体装置では、外側の
領域に属するバンプ電極に信号ピンを割り当て、内側の
領域に属するバンプ電極にＮＣピンを割り当てたこと
で、最外周より内側に位置するバンプ電極への配線を減
らすことができ、当該半導体装置を実装する基板の構造
と設計の簡単化、及び、基板コストの低減を図ることが
できる。
【００３１】本発明の第２の半導体装置では、上記第１
の半導体装置において、信号ピンの割り当てられたバン
プ電極を千鳥状に配置したことで、当該半導体装置の最
外周及び最外周から１つ内側の周に位置するバンプ電極
は、直線状の簡単な配線により基板に接続することがで
きる。これにより、設計の容易化が図られる。
【００３２】本発明の第３の半導体装置では、上記第１
の半導体装置において、更に、上記バンプ電極の内、外
側の領域に属するバンプ電極であって、隣り合う複数の
バンプ電極に同一の信号ピンを割り当てることで、当該
半導体装置を実装する基板構造と基板設計の簡単化、及
び、基板コストの低減を図ることができる他、信号ピン
の接続強度を向上し、基板の撓み等によって組を構成す
る１つのバンプ電極が剥がれた場合であっても、組を構
成する他のバンプ電極により基板との接続を維持するこ
とができる。
【００３３】本発明の第１の半導体装置を実装した基板
では、外側の領域に属するバンプ電極に信号ピンを割り
当て、内側の領域に属するバンプ電極にＮＣピンを割り
当てた半導体装置を採用することで、より簡単な配線の
基板に半導体装置を確実に実装することができる。これ
により、当該半導体装置を実装した基板構造の簡単化及
び基板コストの低減を図ることができる。
【００３４】本発明の第２の半導体装置を実装した基板
では、上記第１の半導体装置を実装した基板であって、
半導体装置の備える信号ピンの割り当てられたバンプ電
極を千鳥状に配列したことで、当該半導体装置の最外周
及び最外周から１つ内側の周に位置するバンプ電極は、
直線状の簡単な配線により基板に接続することができ
る。
【００３５】本発明の第３の半導体装置を実装した基板
では、更に、上記バンプ電極の内、外側の領域に属する
バンプ電極であって、隣り合う複数のバンプ電極に同一
の信号ピンを割り当てることで、基板構造と基板設計の
簡単化、及び、基板コストの低減を図ることができる
他、信号ピンの接続信頼性を向上し、基板の撓み等によ
って組を構成する１つのバンプ電極が剥がれた場合であ
っても、組を構成する他のバンプ電極により基板との電
気的接続を維持することができる。
【００３６】本発明の第４の半導体装置を実装した基板
では、上記第１乃至第３の何れかの半導体装置を実装し
た基板であって、半導体装置内側の領域に集められたＮ
Ｃピンを単一の接続部に接続することで、半導体装置の
基板への実装強度を向上することができる。
【図面の簡単な説明】
【図１】 実施の形態１にかかる半導体装置の構成を示
す図である。
【図２】 実施の形態１にかかる半導体装置の実装状態
を示す断面図である。
【図３】 実施の形態１にかかる半導体装置の実装状態
を上から見た図である。
【図４】 実施の形態１にかかる半導体装置の実装方法
の変形例を示す断面図である。
【図５】 実施の形態２にかかる半導体装置の実装状態
を上から見た図である。
【図６】 実施の形態３にかかる半導体装置を下側より
見た図である。
【図７】 実施の形態３にかかる半導体装置の実装状態
を示す断面図である。
【図８】 従来の半導体装置の構成を示す図である。
【図９】 従来の半導体装置の実装状態を示す断面図で
ある。
【符号の説明】
１，３０，５０，１００ 半導体装置、２，５，６，
７，８，９，１０，３３，３４，３５，３６，３７，３
８，３９，４０，４１，４２，４３，４４，６０，６
１，６２，６３，６４，６５，７０，７１，７２，７
３，７４，７５，１００ａ，１００ｂ，１００ｃ，１０
０ｄ，１００ｅ，１００ｆ，１００ｇ，１００ｈ，１２
０，１２１，１２２，１２３，１２４，１２５ バンプ
電極、１１，１２，１３，１４，１５，１６，１７，７
６，７７，７８，７９ 配線、５３，５４，５５，５６
バンプ接続配線、２０，４５，８０，１０２，１０３
基板

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数のバンプ電極を有する半導体装置に
    おいて、 上記バンプ電極の内、外側の領域に属するバンプ電極に
    は、当該半導体装置を実装する基板に電気的に接続する
    信号ピンを割り当て、内側の領域に属するバンプ電極に
    は、ＮＣピンを割り当てたことを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１に記載する半導体装置におい
    て、 上記信号ピンを割り当てたバンプ電極を千鳥状に配置し
    たことを特徴とする半導体装置。
  3. 【請求項３】 請求項１に記載する半導体装置におい
    て、 上記バンプ電極の内、外側の領域に属するバンプ電極で
    あって、隣り合う複数のバンプ電極に同一の信号ピンを
    割り当てたことを特徴とする半導体装置。
  4. 【請求項４】 複数のバンプ電極を有する半導体装置を
    実装した基板において、 上記半導体装置は、上記バンプ電極の内、外側の領域に
    属するバンプ電極に信号ピンを割り当て、内側の領域に
    属するバンプ電極にＮＣピンを割り当て、 上記基板は、上記半導体装置において信号ピンの割り当
    てられたバンプ電極への配線を備えることを特徴とする
    半導体装置を実装した基板。
  5. 【請求項５】 請求項４に記載の半導体装置を実装した
    基板において、 上記半導体装置は、上記信号ピンを割り当てたバンプ電
    極を千鳥状に配置したことを特徴とする半導体装置を実
    装した基板。
  6. 【請求項６】 請求項４に記載の半導体装置を実装した
    基板において、 上記半導体装置は、上記バンプ電極の内、外側の領域に
    属するバンプ電極であって、隣り合う複数のバンプ電極
    に同一の信号ピンを割り当て、 上記基板は、同一の信号ピンが割り当てられた上記隣り
    合う複数のバンプ電極同士を接続するバンプ接続配線を
    備えることを特徴とする半導体装置を実装した基板。
  7. 【請求項７】 請求項４乃至請求項６の何れかに記載の
    半導体装置を実装した基板において、 上記基板は、ＮＣピンの割り当てられた全てのバンプ電
    極を接続する単一の接続部を備えることを特徴とする半
    導体装置を実装した基板。
JP10101131A 1998-04-13 1998-04-13 半導体装置 Pending JPH11297872A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10101131A JPH11297872A (ja) 1998-04-13 1998-04-13 半導体装置
US09/144,643 US6144091A (en) 1998-04-13 1998-08-31 Semiconductor device
BE9900151A BE1012885A3 (fr) 1998-04-13 1999-03-04 Appareil de selection de canal muni d'une fonction de prereglage automatique.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10101131A JPH11297872A (ja) 1998-04-13 1998-04-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH11297872A true JPH11297872A (ja) 1999-10-29

Family

ID=14292534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10101131A Pending JPH11297872A (ja) 1998-04-13 1998-04-13 半導体装置

Country Status (3)

Country Link
US (1) US6144091A (ja)
JP (1) JPH11297872A (ja)
BE (1) BE1012885A3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411295B2 (en) 2004-04-02 2008-08-12 Fujitsu Limited Circuit board, device mounting structure, device mounting method, and electronic apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548907B1 (en) * 1998-04-28 2003-04-15 Fujitsu Limited Semiconductor device having a matrix array of contacts and a fabrication process thereof
JP3498634B2 (ja) * 1999-05-31 2004-02-16 関西日本電気株式会社 半導体装置の製造方法
JP4341187B2 (ja) * 2001-02-13 2009-10-07 日本電気株式会社 半導体装置
GB2377080B (en) * 2001-09-11 2003-05-07 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
US20030102159A1 (en) * 2001-12-04 2003-06-05 Loo Mike C. Optimum power and ground bump pad and bump patterns for flip chip packaging
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
US7262509B2 (en) * 2004-05-11 2007-08-28 Intel Corporation Microelectronic assembly having a perimeter around a MEMS device
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US7275229B2 (en) * 2005-06-23 2007-09-25 International Business Machines Corporation Auto connection assignment system and method
US7871831B1 (en) * 2006-03-01 2011-01-18 Cadence Design Systems, Inc. Method for connecting flip chip components
JP2011029287A (ja) * 2009-07-22 2011-02-10 Renesas Electronics Corp プリント配線基板、半導体装置及びプリント配線基板の製造方法
US9343397B2 (en) * 2014-02-27 2016-05-17 Infineon Technologies Ag Method of connecting a semiconductor package to a board

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223724A (ja) * 1988-07-13 1990-01-25 Alpine Electron Inc 全世界対応ラジオ受信機
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
JP3163912B2 (ja) * 1994-09-06 2001-05-08 日立電線株式会社 Ｂｇａパッケージ
JP3319491B2 (ja) * 1995-01-19 2002-09-03 船井電機株式会社 放送波チャンネル同調方法
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
US5710992A (en) * 1996-07-12 1998-01-20 Uniden America Corporation Chain search in a scanning receiver
US5969417A (en) * 1996-08-27 1999-10-19 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
US5859474A (en) * 1997-04-23 1999-01-12 Lsi Logic Corporation Reflow ball grid array assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411295B2 (en) 2004-04-02 2008-08-12 Fujitsu Limited Circuit board, device mounting structure, device mounting method, and electronic apparatus

Also Published As

Publication number Publication date
US6144091A (en) 2000-11-07
BE1012885A3 (fr) 2001-05-08

Similar Documents

Publication Publication Date Title
US5780925A (en) Lead frame package for electronic devices
US4941033A (en) Semiconductor integrated circuit device
US5841191A (en) Ball grid array package employing raised metal contact rings
US5060052A (en) TAB bonded semiconductor device having off-chip power and ground distribution
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
JP3472455B2 (ja) 半導体集積回路装置及びそのパッケージ構造
US5744383A (en) Integrated circuit package fabrication method
JPH11297872A (ja) 半導体装置
US5723901A (en) Stacked semiconductor device having peripheral through holes
JP2568748B2 (ja) 半導体装置
JPH1144732A (ja) マルチチップモジュール
US5399904A (en) Array type semiconductor device having insulating circuit board
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
KR100336081B1 (ko) 반도체 칩
JPH11168150A (ja) 半導体集積回路装置
US4970572A (en) Semiconductor integrated circuit device of multilayer interconnection structure
JP3166490B2 (ja) Ｂｇａ型半導体装置
JP3330468B2 (ja) 配線基板及び半導体装置
JPH07202359A (ja) 回路基板
JPH02230749A (ja) 半導体チップ及び該チップを用いた半導体装置
EP0171783A2 (en) Module board and module using the same and method of treating them
JP2935356B2 (ja) 半導体装置および基板ならびに半導体装置の実装構造
JP2003007914A (ja) 半導体装置
JPH0697666A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226