[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006344824A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006344824A
JP2006344824A JP2005169936A JP2005169936A JP2006344824A JP 2006344824 A JP2006344824 A JP 2006344824A JP 2005169936 A JP2005169936 A JP 2005169936A JP 2005169936 A JP2005169936 A JP 2005169936A JP 2006344824 A JP2006344824 A JP 2006344824A
Authority
JP
Japan
Prior art keywords
terminals
semiconductor device
semiconductor chip
semiconductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005169936A
Other languages
English (en)
Inventor
Naohiro Takagi
直弘 高木
Yasuhiro Suzuki
康弘 鈴木
Kazuaki Sato
一暁 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005169936A priority Critical patent/JP2006344824A/ja
Priority to TW095120010A priority patent/TWI325615B/zh
Priority to US11/448,721 priority patent/US7687803B2/en
Priority to KR1020060052228A priority patent/KR100853136B1/ko
Priority to CNB2006100945675A priority patent/CN100456464C/zh
Publication of JP2006344824A publication Critical patent/JP2006344824A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置の端子数を確保しつつ、半導体チップの発熱に伴い半導体装置と実装基板とを接続する端子に生じるストレスを抑制する半導体装置を提供する。
【解決手段】半導体装置は、半導体チップ１４と配線基板１３とを備える。配線基板１３は、半導体チップ１４の電極に電気的に接続され、半導体チップ１４の搭載面の反対側の面に設けられた端子群を有する。その端子群は、複数の第１の端子１１と複数の第２の端子１２とに分けられる。複数の第１の端子１１は、半導体チップ１４の電極を外部に接続する必要のない端子であり、互いに近接して配線基板１３に配置される。この第１の端子１１のそれぞれには金属ボールが設けられていない。複数の第２の端子１２は、半導体チップ１４の電極を外部に接続するために設けられる端子であり、複数の第１の端子１１を取り囲むように配置される。この第２の端子１２のそれぞれには金属ボールが設けられている。
【選択図】 図１

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、その端子の配置に関する。
半導体技術の伸展によりＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の高集積化、多機能化が進行し、信号を入出力する端子数は増加の一途を辿っている。また、ＬＳＩに内蔵される機能の複雑化によってＬＳＩ自体のテストも高度になり、テストに使用される端子数も多くなっている。テストに使用される端子は、ユーザが使用するものではないため、その数は極力少ないことが望ましい。そのため、他の信号用端子との共用化やテスト信号のシリアル化などによりテスト専用に使用される端子数を削減する努力はなされているものの、その数は増加している。
ＬＳＩパッケージに実装できる端子数は、物理的に制限される。ユーザが使用する端子数を確保しながらテスト端子数を増加させる技術が、例えば特開２００４−２２６６４号公報に開示されている。この半導体装置のパッケージでは、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）において格子状に配列した外部配線端子の間にテスト端子が配列されている。しかし、テスト端子が通常の外部端子の間にあるため、テスト端子とテスト冶具とのコンタクトが容易ではない。
また、特開２００４−３４２９４７号公報には、実装基板との接続面に、実装基板と接続される複数の接続端子と複数の試験用端子とを備えた半導体装置に関する技術が開示されている。この半導体装置は、接続端子を所定ピッチで格子状に配列した第１エリアと、試験用端子を所定ピッチより狭いピッチで格子状に配列した第２エリアを配置している。第２エリアは、接続面の中央部に配置され、第１エリアは第２エリアの周囲を囲むように接続面の周辺部に配置される。または、第２エリアは接続面の周辺部に配置され、第１エリアは第２エリアを囲むように配置される。これらの接続端子及び試験用端子は半田ボールで形成される。または、これらの接続端子及び試験用端子はランドで形成される。
特開２００４−２２６６４号公報 特開２００４−３４２９４７号公報
このように、テスト端子、通常の外部端子の配置が工夫されている。しかし、テスト端子を通常の外部端子の間に配置すると、テスト端子とテスト冶具とのコンタクトが容易ではない。また、単に専用テスト端子を集中させる配置では、専用テスト端子は、通常実装基板上ではユーザにより使用されることがないにも拘わらず、実装基板と接続されている。したがって、実装基板の表層に専用テスト端子に接続されるランドが設けられ、ユーザが自由に配線できる実装基板の表層の空き領域が少なくなる。本発明は、これらの課題を解決する半導体装置を提供するものである。
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の観点では、半導体装置は、半導体チップ（１４）と配線基板（１３）とを備える。配線基板（１３）は、半導体チップ（１４）の電極に電気的に接続され、半導体チップ（１４）の搭載面の反対側の面に設けられた端子群（１１、１２）を有する。その端子群（１１、１２）は、複数の第１の端子と複数の第２の端子とに分けられる。複数の第１の端子（１１）は、半導体装置がユーザの実装基板等に実装された時、半導体チップ（１４）の電極を外部に接続する必要のない端子であり、互いに近接して集められて配線基板（１３）に配置される。この第１の端子のそれぞれ（１１）には金属ボールが設けられていない。複数の第２の端子（１２）は、半導体チップ（１４）の電極を外部に接続するために設けられる端子であり、複数の第１の端子（１１）を取り囲むように配置される。この第２の端子のぞれぞれ（１２）には金属ボールが設けられている。金属ボールは、球状であるとは限らず、半球や或いは半球よりも高さが低い場合もあり、形状は問わない。また、この金属ボールは、半田ボールと称されることもあり、コア（芯）を樹脂にしたり、銅（Ｃｕ）など他の金属を用いる場合もある。
本発明の複数の第２の端子のそれぞれ（１２）は、配線基板（１３）に直接接着されている半導体チップ（１４）の配線基板（１３）への搭載領域に対応する裏面領域の外側の領域に配置される。即ち、半導体チップ（１４）の直下には第２の端子（１２）はない。
また、本発明の複数の第１の端子（１１）が配置される間隔（ピッチ）は、複数の第２の端子（１２）が配置されるピッチより狭い。したがって、第２の端子（１２）が配置される場合よりも多くの第１の端子（１１）をその領域に配置することが可能となる。
さらに、本発明の複数の第１の端子（１１）の各々の大きさは、複数の第２の端子（１２）よりも小さい。したがって、より多くの第１の端子（１１）をその領域に配置することが可能となる。
本発明の配線基板（１３）は半導体チップ（１４）を複数搭載してもよい。この複数の半導体チップ（１４−１、２、３）が積層されて配線基板（１３）に搭載される場合、複数の第２の端子のそれぞれ（１２）は、積層される複数の半導体チップ（１４−１、２、３）のうち配線基板（１３）に最も近い最下段半導体チップ（１４−１）の配線基板（１３）への搭載領域に対応する裏面領域の外側の領域に配置される。
また、複数の半導体チップ（１４−４、５）が各々配線基板（１３）に直接接着されて搭載される場合、複数の第２の端子のそれぞれ（１２）は、複数の半導体チップ（１４−４、５）の搭載領域に対応する裏面領域の外側の領域に配置される。即ち、第２の端子が配置されない領域が、複数存在することになる。
また、半導体チップ（１４）は、ワイヤボンディングにより配線基板（１３）に電気的に接続されてもよいし、フリップチップボンディングにより配線基板（１３）に電気的に接続されてもよい。さらにワイヤボンディングとフリップチップボンディングが混在される場合もある。
本発明の第２の端子（１２）は、配線基板（１３）に設けられるランドのうちフラックスが塗布されたランドに金属ボールが接合されて形成される。第１の端子（１１）は、配線基板に設けられるランドのうちフラックスが塗布されず、露出したランドである。フラックスは、金属ボールに塗布されていてもよい。
本発明によれば、ユーザが使用する端子を確保しつつ、テスト用端子を増加することが可能な半導体装置を提供することができる。また、熱膨張による半導体装置と実装基板とを接続する端子のストレスが抑制される半導体装置を提供することができる。
図を参照して、本発明を実施するための最良の形態を説明する。
（第１の実施の形態）
図１に第１の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。図において端子の符号は代表の１個ずつしか付していないが、底面図の斜線付き円は外部端子１１を、白抜き円は外部端子１２を示している。半田ボールは球状であるとは限らず、半球や或いは半球よりも高さが低い場合もあり、形状は問わない。また、この半田ボールには、コア（芯）を樹脂にしたり、銅（Ｃｕ）など他の金属を用いたボールなどもある。
半導体チップ１４は、外部端子１１／１２が配置される面の反対側に、ダイボンド材１７により配線基板１３に接着される。半導体チップ１４は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。モールド樹脂１６は、配線基板１３上の半導体チップ１４及びボンディングワイヤ１８を覆って固定し、これらを保護する。
図１（ｂ）に示されるように、半田ボールが付いていない複数の外部端子１１は、配線基板１３の底面の中心部に格子状に配置される。その外部端子１１の周囲を取り囲むように半田ボール付きの複数の外部端子１２が配置される。この場合、半導体チップ１４が搭載される領域と反対側の配線基板１３の裏面領域に外部端子１１の全てと外部端子１２の一部とが配置される。半導体装置が実装基板（図示せず）に実装されたとき、外部端子１１は外部と接続されることはないため、外部端子１１が配置される領域に対面する実装基板の領域にユーザは自由に配線することが可能となる。
外部端子１１が配置される間隔（ピッチ）は、外部端子１２が配置される間隔より狭い。また、外部端子１１の開口部は、外部端子１２の開口部より小さい。したがって、半導体装置が実装基板に実装されたときに外部に接続する必要のない端子である外部端子１１の数を増加することが可能となる。
全ての端子が半田ボール付き端子である場合、端子間ピッチだけを狭くすると、その端子間ピッチは、半田ボールやランドのサイズにより制限される。したがって、端子間ピッチを変えるとともに、ランドサイズもそれに応じて変化させる方が配置の自由度が向上する。半田ボールを搭載する（半田ボールが取り付けられる）ランドのサイズが同じであれば、端子の高さは同一になり段差は生じないが、異なるサイズのランドに同一サイズの半田ボールを搭載すると端子の高さに段差を生じてしまう。
通常、１つのパッケージに搭載される半田ボールのサイズは１種類であり、半田ボールは、パッケージの全てのランドに対して一括して搭載される。この１種類の半田ボールを異なるサイズのランドに搭載すると、端子は異なる高さになる。ランドのサイズと端子の高さにあわせて半田ボールのサイズを設定し、その半田ボールを搭載することにより、端子の高さを揃えることは可能である。しかし、半田ボールのサイズは、あるステップサイズでしか存在しないため、最適なサイズを求めると、特殊サイズの半田ボールを準備しなくてはならなくなる。これは、技術的に可能ではあるが、コスト高を招くことになる。また、異なるサイズの半田ボールを搭載するためには、それぞれのサイズの半田ボールを搭載する工程が必要になり、これもコストを押し上げる要因になる。さらに、複数回にわたる半田ボールの搭載は、先に搭載された半田ボールを避けて行われる必要がある。そのため、位置づれ、振動によるボール脱落などが発生する可能性が高くなり、デメリットが大きい。したがって、一つの半導体装置内で端子間ピッチを変更する場合、上記実施の形態に説明したように、半田ボールの付いていない外部端子１１と半田ボール付きの外部端子１２とを配置することによりこのようなデメリットが解消され、配置の自由度が向上する。
（第２の実施の形態）
図２に第２の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。
半導体チップ１４は、外部端子１１／１２が配置される面の反対側に搭載される。半導体チップ１４は、半田などのバンプ２１により配線基板１３の配線と電気的に接続され、アンダーフィル樹脂２２により配線基板１３に接着される。モールド樹脂１６は、配線基板１３上の半導体チップ１４及びアンダーフィル樹脂２２を覆ってこれらを固定し、保護する。
第２の実施の形態の外部端子１１／１２の配置は、第１の実施の形態と同じである。図２（ｂ）に示されるように、半田ボールが付いていない複数の外部端子１１は、配線基板１３の底面の中心部に格子状に配置される。その外部端子１１の周囲を取り囲むように半田ボール付きの複数の外部端子１２が配置される。この場合、半導体チップ１４が搭載される領域の反対側の配線基板１３の領域に外部端子１１の全てと外部端子１２の一部とが配置される。半導体装置が実装基板に実装されたとき、外部端子１１は外部と接続されることはないため、外部端子１１が配置される領域に対面する実装基板の領域にユーザは自由に配線することが可能となる。
外部端子１１が配置される間隔（ピッチ）は、外部端子１２が配置される間隔より狭い。また、外部端子１１の開口部は、外部端子１２の開口部より小さい。したがって、半導体装置が実装基板に実装されたときに外部に接続する必要のない端子である外部端子１１の数を増加することが可能となる。
（第３の実施の形態）
図３に第３の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。
半導体チップ１４は、外部端子１１／１２が配置される面の反対側に、ダイボンド材１７により配線基板１３に接着される。半導体チップ１４は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。モールド樹脂１６は、配線基板１３上の半導体チップ１４及びボンディングワイヤ１８を覆って固定し、これらを保護する。
図３（ｂ）に示されるように、配線基板１３の底面の格子状に配置される半田ボール付きの外部端子１２の内側に、半田ボール無しの外部端子１１が１列配置される。ここでは外部端子１１は１列だけ配置されているが、２列以上であってもよい。即ち、第１の実施の形態における外部端子１１群の中心部の領域に空き領域ができた状態である。したがって、第１の実施の形態と同様に、この半導体装置が実装基板に実装されたとき、外部端子１１に取り囲まれる領域及び外部端子１１が配置される領域に対面する実装基板の領域は、空き領域となり、ユーザはこの領域に自由に配線することが可能となる。
（第４の実施の形態）
半導体装置を実装基板に実装した場合、接続端子及び試験用端子は実装基板に接続される。この半導体装置を実装基板に実装する際にリフロー加熱があったり、また、実装後の環境温度の変化、或いは半導体チップの動作により発熱して温度上昇することなどにより、半導体チップを搭載する半導体装置、更にその半導体装置を搭載する実装基板は熱膨張する。実装基板の熱膨張率は１２〜１６ｐｐｍ／℃であり、半導体チップの熱膨張率３ｐｐｍ／℃程度とは１桁違う。半導体装置のなかで半導体チップがない領域の熱膨張率は、実装基板の熱膨張率と同程度になる。しかし、半導体チップ搭載領域は、半導体チップ（シリコン）の熱膨張率の影響を受け、シリコンの熱膨張がミックスされた熱膨張挙動を示す。即ち、半導体装置は、搭載される実装基板と同程度に熱膨張するが、半導体装置のうち半導体チップと接着されている部分だけ、半導体チップと同程度の膨張率に制限される。そのため、その部分に配置される端子に大きなストレスが生じることになる。特に、チップ直下に置かれた半田ボールのうち、最外周の半田ボールが実装基板の熱膨張との差の影響を一番受けることになる。この熱膨張の影響を低減する第４の実施の形態を説明する。
図４に第４の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されていない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。
半導体チップ１４は、外部端子１１／１２が配置される面の反対側に、ダイボンド材１７により配線基板１３に接着される。半導体チップ１４は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。モールド樹脂１６は、配線基板１３上の半導体チップ１４及びボンディングワイヤ１８を覆って固定し、これらを保護する。
図４（ｂ）に示されるように、配線基板１３の底面の格子状に配置される半田ボール付きの外部端子１２の内側に、半田ボール無しの外部端子１１が１列配置される。ここでは外部端子１１は１列だけ配置されているが、２列以上であってもよい。この場合、半導体チップ１４が搭載される位置の裏側に外部端子１１が配置され、外部端子１２はその外側に配置される。この半導体装置が実装基板に実装されたとき、外部端子１１が配置される領域及び外部端子１１に囲まれる領域は、実装基板に接続されることは無い。したがって、この領域に対面する実装基板上の領域にユーザは自由に配線することが可能となる。また、半導体チップ１４が実装される位置の裏側に外部端子１２が存在しないため、外部端子１２に加わる熱膨張によるストレスは大幅に小さくなることが解る。
この場合、外部端子１１の並びのピッチと外部端子１２の並びのピッチは等しく、また、外部端子１１の開口部の大きさと外部端子１２の開口部の大きさは等しい。したがって、外部端子１１と外部端子１２とは同じ格子上に配置できる。
（第５の実施の形態）
図５に第５の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４−１〜−３とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。
半導体チップ１４−１は、外部端子１１／１２が配置される面の反対側に、ダイボンド材１７−１により配線基板１３に接着される。半導体チップ１４−１は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。半導体チップ１４−２は、半導体チップ１４−１の上にダイボンド材１７−２により接着される。半導体チップ１４−２は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。半導体チップ１４−３は、半導体チップ１４−２の上にダイボンド材１７−３により接着される。半導体チップ１４−３は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。即ち、半導体チップ１４−１〜−３は、配線基板１３の上に積層される。モールド樹脂１６は、配線基板１３上に積層された半導体チップ１４−１〜−３及びボンディングワイヤ１８を覆って固定し、これらを保護する。
図５（ｂ）に示されるように、半田ボールが付いていない複数の外部端子１１は、配線基板１３の底面の中心部に格子状に配置される。その外部端子１１の周囲を取り囲むように半田ボール付きの複数の外部端子１２が配置される。この場合、最下層即ち配線基板１３に直接接着される半導体チップ１４−１が搭載される領域と反対側の配線基板１３の裏面領域に外部端子１１の全てと外部端子１２の一部とが配置される。半導体装置が実装基板に実装されたとき、外部端子１１は外部と接続されることはないため、外部端子１１が配置される領域に対面する実装基板の領域にユーザは自由に配線することが可能となる。
外部端子１１が配置される間隔（ピッチ）は、外部端子１２が配置される間隔より狭い。また、外部端子１１の開口部は、外部端子１２の開口部より小さい。したがって、半導体装置が実装基板に実装されたときに外部に接続する必要のない端子である外部端子１１の数を増加することが可能となる。
（第６の実施の形態）
図６に第６の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４−１〜−３とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。
半導体チップ１４−１は、外部端子１１／１２が配置される面の反対面に、アンダーフィル樹脂２２により配線基板１３に接着される。半導体チップ１４−１は、バンプ２１により電気的に配線基板１３の配線に接続される。半導体チップ１４−２は、半導体チップ１４−１の上にダイボンド材１７−２により接着される。半導体チップ１４−２は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。半導体チップ１４−３は、半導体チップ１４−２の上にダイボンド材１７−３により接着される。半導体チップ１４−３は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。即ち、半導体チップ１４−１〜−３は、配線基板１３の上に積層される。モールド樹脂１６は、配線基板１３上に積層された半導体チップ１４−１〜−３及びボンディングワイヤ１８を覆って固定し、これらを保護する。
図６（ｂ）に示されるように、半田ボールが付いていない複数の外部端子１１は、配線基板１３の底面の中心部に格子状に配置される。その外部端子１１の周囲を取り囲むように半田ボール付きの複数の外部端子１２が配置される。この場合、最下層即ち配線基板１３に直接接着される半導体チップ１４−１が搭載される領域と反対側の配線基板１３の裏面領域に外部端子１１の全てと外部端子１２の一部とが配置される。半導体装置が実装基板に実装されたとき、外部端子１１は外部と接続されることはないため、外部端子１１が配置される領域に対面する実装基板の領域にユーザは自由に配線することが可能となる。
外部端子１１が配置される間隔（ピッチ）は、外部端子１２が配置される間隔より狭い。また、外部端子１１の開口部は、外部端子１２の開口部より小さい。したがって、半導体装置が実装基板に実装されたときに外部に接続する必要のない端子である外部端子１１の数を増加することが可能となる。
（第７の実施の形態）
図７に第７の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４−４、−５とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。
半導体チップ１４−４は、外部端子１１／１２が配置される面の反対面に、ダイボンド材１７−４により配線基板１３に接着される。半導体チップ１４−４は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。半導体チップ１４−５は、半導体チップ１４−４の横に並べられてダイボンド材１７−５により接着される。半導体チップ１４−５は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。モールド樹脂１６は、配線基板１３上の半導体チップ１４−４、−５及びボンディングワイヤ１８を覆って固定し、これらを保護する。
図７（ｂ）に示されるように、半田ボールが付いていない複数の外部端子１１は、配線基板１３の底面の中心部に格子状に配置される。その外部端子１１の周囲を取り囲むように半田ボール付きの複数の外部端子１２が配置される。半導体装置が実装基板に実装されたとき、外部端子１１は外部と接続されることはないため、外部端子１１が配置される領域に対面する実装基板の領域にユーザは自由に配線することが可能となる。
外部端子１１が配置される間隔（ピッチ）は、外部端子１２が配置される間隔より狭い。また、外部端子１１の開口部は、外部端子１２の開口部より小さい。したがって、半導体装置が実装基板に実装されたときに外部に接続する必要のない端子である外部端子１１の数を増加することが可能となる。特にテスト時にだけコンタクトが必要な半導体チップ１４−４／−５間の信号は、半導体装置の中央部集まりやすく、これを半導体装置の外に出力するときに有効である。
（第８の実施の形態）
図８に第８の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。
半導体チップ１４は、外部端子１１／１２が配置される面の反対側に、ダイボンド材１７により配線基板１３に接着される。半導体チップ１４は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。モールド樹脂１６は、配線基板１３上の半導体チップ１４及びボンディングワイヤ１８を覆って固定し、これらを保護する。
図８（ｂ）に示されるように、半田ボールが付いていない複数の外部端子１１は、配線基板１３の底面の中心部に格子状に配置される。その外部端子１１の周囲を囲むように複数の外部端子１２が配置される。この場合、半導体チップ１４が搭載される領域と反対側の配線基板１３の裏面領域に外部端子１１が配置され、外部端子１２は配置されない。即ち、次のように表わすことができる。半導体チップ１４は領域Ｃｘ×Ｃｙの裏面に搭載され、外部端子１１は領域Ｔｘ×Ｔｙに配置され、外部端子１２は領域Ｂｘ×Ｂｙの外側に配置される。外部端子１１が配置される領域Ｔｘ×Ｔｙは、外部端子１２が配置される領域の内側にある（Ｂｘ≧Ｔｘ、Ｂｙ≧Ｔｙ）。半導体チップ１４が搭載される裏面領域Ｃｘ×Ｃｙには外部端子１２は存在しない（Ｂｘ≧Ｃｘ、Ｂｙ≧Ｃｙ）。
この半導体装置が実装基板に実装されたとき、半導体チップ１４の直下に配置される外部端子１１は、実装基板に接続されることは無い。外部端子１２は、熱膨張率のほぼ等しい配線基板１３と実装基板とを接続するため、外部端子１２に加わる熱膨張によるストレスは大幅に小さい。
また、外部端子１１が配置される領域に対面する実装基板の領域は、半導体装置に接続されることは無く、この領域にユーザは自由に配線することが可能となる。外部端子１１が配置される間隔（ピッチ）は、外部端子１２が配置される間隔より狭い。また、外部端子１１の開口部は、外部端子１２の開口部より小さい。したがって、半導体装置が実装基板に実装されたときに外部に接続する必要のない端子である外部端子１１の数を増加することが可能となる。
また、図９に示されるように、外部端子１１が配置される間隔（ピッチ）と外部端子１２が配置される間隔は等しく、さらに、外部端子１１の開口部の大きさと外部端子１２の開口部の大きさは等しくしてもよい。その場合、外部端子１１と外部端子１２とは同じ格子上に配置することが可能となる。
（第９の実施の形態）
図１０に第９の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４−１〜−３とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。
半導体チップ１４−１は、外部端子１１／１２が配置される面の反対側に、ダイボンド材１７−１により配線基板１３に接着される。半導体チップ１４−１は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。半導体チップ１４−２は、半導体チップ１４−１の上にダイボンド材１７−２により接着される。半導体チップ１４−２は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。半導体チップ１４−３は、半導体チップ１４−２の上にダイボンド材１７−３により接着される。半導体チップ１４−３は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。即ち、半導体チップ１４−１〜−３は、配線基板１３の上に積層される。モールド樹脂１６は、配線基板１３上に積層された半導体チップ１４−１〜−３及びボンディングワイヤ１８を覆って固定し、これらを保護する。
図１０（ｂ）に示されるように、半田ボールが付いていない複数の外部端子１１は、配線基板１３の底面の中心部に格子状に配置される。その外部端子１１の周囲を取り囲むように半田ボール付きの複数の外部端子１２が配置される。この場合、半導体チップ１４−１が搭載される領域と反対側の配線基板１３の裏面領域に外部端子１１が配置され、外部端子１２は配置されない。即ち、次のように表わすことができる。最下層の半導体チップ１４−１は領域Ｃｘ×Ｃｙの裏面に搭載され、外部端子１１は領域Ｔｘ×Ｔｙに配置され、外部端子１２は領域Ｂｘ×Ｂｙの外側に配置される。外部端子１１が配置される領域Ｔｘ×Ｔｙは、外部端子１２が配置される領域の内側にある（Ｂｘ≧Ｔｘ、Ｂｙ≧Ｔｙ）。半導体チップ１４−１が搭載される裏面領域Ｃｘ×Ｃｙには外部端子１２は存在しない（Ｂｘ≧Ｃｘ、Ｂｙ≧Ｃｙ）。
この半導体装置が実装基板に実装されたとき、半導体チップ１４の直下に配置される外部端子１１は、実装基板に接続されることは無い。外部端子１２は、熱膨張率のほぼ等しい配線基板１３と実装基板とを接続するため、外部端子１２に加わる熱膨張によるストレスは大幅に小さい。
また、外部端子１１が配置される領域に対面する実装基板の領域は、半導体装置に接続されることは無く、この領域にユーザは自由に配線することが可能となる。外部端子１１が配置される間隔（ピッチ）は、外部端子１２が配置される間隔より狭い。また、外部端子１１の開口部は、外部端子１２の開口部より小さい。したがって、半導体装置が実装基板に実装されたときに外部に接続する必要のない端子である外部端子１１の数を増加することが可能となる。
また、図１１に示されるように、外部端子１１が配置される間隔（ピッチ）と外部端子１２が配置される間隔は等しく、さらに、外部端子１１の開口部の大きさと外部端子１２の開口部の大きさは等しくしてもよい。その場合、外部端子１１と外部端子１２とは同じ格子上に配置することが可能となる。
（第１０の実施の形態）
図１２に第１０の実施の形態に係る半導体装置の底面図（ｂ）と断面Ａ−Ａ’における断面図（ａ）が示される。半導体装置は、配線基板１３と半導体チップ１４−４、−５とモールド樹脂１６と複数の外部端子１１と複数の外部端子１２とを具備する。配線基板１３は、銅などの導体により配線され、その配線は表面に塗布されるソルダレジスト１５により保護されている。
外部端子１１は、ソルダレジスト１５が塗布されない開口部で配線の一部（ランド）が露出した部分である。外部端子１１に半田ボールは付いていない。外部端子１２は、ソルダレジスト１５が塗布されない開口部に半田ボールを備え、この半田ボールにより実装基板に接続される。
半導体チップ１４−４は、外部端子１１／１２が配置される面の反対面に、ダイボンド材１７−４により配線基板１３に接着される。半導体チップ１４−４は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。半導体チップ１４−５は、半導体チップ１４−４の横に並べられてダイボンド材１７−５により接着される。半導体チップ１４−５は、ボンディングワイヤ１８により電気的に配線基板１３の配線と接続される。モールド樹脂１６は、配線基板１３上の半導体チップ１４−４、−５及びボンディングワイヤ１８を覆って固定し、これらを保護する。
図１２（ｂ）に示されるように、半田ボールが付いていない複数の外部端子１１は、半導体チップ１４−４、−５の直下に格子状に配置される。その外部端子１１の周囲を取り囲むように複数の外部端子１２が配置される。即ち、次のように表わすことができる。半導体チップ１４−４は領域Ｃｘ１×Ｃｙ１の配線基板１３の反対面に搭載され、半導体チップ１４−５は領域Ｃｘ２×Ｃｙ２の配線基板１３の反対面に搭載される。半導体チップ１４−４の直下の外部端子１１は領域Ｔｘ１×Ｔｙ１に配置され、半導体チップ１４−５の直下の外部端子１２は領域Ｔｘ２×Ｔｙ２に配置される。外部端子１２は領域Ｂｘ１×Ｂｙ１と領域Ｂｘ２×Ｂｙ２とには配置されない。外部端子１１が配置される領域Ｔｘ１×Ｔｙ１は、外部端子１２が配置されない領域の内側にある（Ｂｘ１≧Ｔｘ１、Ｂｙ１≧Ｔｙ１）。半導体チップ１４−４が搭載される領域Ｃｘ１×Ｃｙ１の直下には外部端子１２は存在しない（Ｂｘ１≧Ｃｘ１、Ｂｙ１≧Ｃｙ１）。また、外部端子１１が配置される領域Ｔｘ２×Ｔｙ２は、外部端子１２が配置されない領域の内側にある（Ｂｘ２≧Ｔｘ２、Ｂｙ２≧Ｔｙ２）。半導体チップ１４−４が搭載される領域Ｃｘ２×Ｃｙ２の直下には外部端子１２は存在しない（Ｂｘ２≧Ｃｘ２、Ｂｙ２≧Ｃｙ２）。
この半導体装置が実装基板に実装されたとき、半導体チップ１４−４、−５の直下に配置される外部端子１１は、実装基板に接続されることは無い。外部端子１２は、熱膨張率のほぼ等しい配線基板１３と実装基板とを接続するため、外部端子１２に加わる熱膨張によるストレスは大幅に小さい。
また、外部端子１１が配置される領域に対面する実装基板の領域は、半導体装置に接続されることは無く、この領域にユーザは自由に配線することが可能となる。外部端子１１が配列される間隔（ピッチ）は、外部端子１２が配列される間隔より狭い。また、外部端子１１の開口部は、外部端子１２の開口部より小さい。したがって、半導体装置が実装基板に実装されたときに外部に接続する必要のない端子である外部端子１１の数を増加することが可能となる。
また、図１３に示されるように、外部端子１１が配置される間隔（ピッチ）と外部端子１２が配置される間隔は等しく、さらに、外部端子１１の開口部の大きさと外部端子１２の開口部の大きさは等しくしてもよい。その場合、外部端子１１と外部端子１２とは同じ格子上に配置することが可能となる。
以上において、外部端子１１の形状（開口部の形状）は、円形として説明したが、円形である必要はなく、三角形でも多角形であっても、図１４に示されるように、矩形であっても無論よい。矩形とした場合、外部端子１１の面積は最大となる。
また、ソルダレジスト１５から露出するランドは、そこに半田ボールが設置されるか否かにより、外部端子１１或いは外部端子１２になる。その製造方法として、例えば、フラックスを外部端子１２となるランドに塗布する方法がある。これには針を束ねたような所謂剣山状の冶具が使用される。針の先にフラックスがつけられる。この冶具を半導体装置に押し当てることにより、外部端子１２になるべきランドにフラックスが付着する。フラックスが付着したランドに半田ボールが取り付き、このランドは、外部端子１２になる。フラックスが付着しないランドには半田ボールが付かないため、このランドは、外部端子１１になる。また、半田ボールを吸着する冶具を使い、取り付けるランドに対応する位置にフラックスが塗布された半田ボールを取りつける方法でもよい。この冶具は、半田ボールを取り付ける端子に対応する位置にあわせて半田ボール吸着位置が設定される。冶具にフラックス付き半田ボールを吸着させ、半導体装置に押し当てることにより、外部端子１２になるべきランドにフラックス付き半田ボールが付着する。外部端子１１には半田ボールが付かないため、外部端子１１の配置は、この冶具に影響しない。半田ボールを吸着する方法では、半田ボールを吸着させてからその半田ボールにフラックスを塗布してもよい。
このように、本発明によれば、半田ボール無しの外部端子１１と、半田ボールが付いている外部端子１２とを設け、その半田ボール無しの外部端子１１を集めることによって、半導体装置が実装基板に実装されたときに実装基板に接続する必要のないテスト端子を増加することが可能となる。さらに、その外部端子１２を配置する領域を半導体チップ１４の直下に設定することにより、熱膨張による外部端子へのストレスを低減することが可能となる。
第１の実施の形態に係る半導体装置の底面および断面を示す図である。 第２の実施の形態に係る半導体装置の底面および断面を示す図である。 第３の実施の形態に係る半導体装置の底面および断面を示す図である。 第４の実施の形態に係る半導体装置の底面および断面を示す図である。 第５の実施の形態に係る半導体装置の底面および断面を示す図である。 第６の実施の形態に係る半導体装置の底面および断面を示す図である。 第７の実施の形態に係る半導体装置の底面および断面を示す図である。 第８の実施の形態に係る半導体装置の底面および断面を示す図である。 同変形例の底面および断面を示す図である。 第９の実施の形態に係る半導体装置の底面および断面を示す図である。 同変形例の底面および断面を示す図である。 第１０の実施の形態に係る半導体装置の底面および断面を示す図である。 同変形例の底面および断面を示す図である。 端子形状を説明する図である。
符号の説明
１１ 外部端子（第１の端子）
１２ 外部端子（第２の端子）
１３ 配線基板
１４、１４−１、１４−２、１４−３、１４−４、１４−５ 半導体チップ
１５ ソルダレジスト
１６ モールド樹脂
１７、１７−１、１７−２、１７−３、１７−４、１７−５ ダイボンド材
１８ ボンディングワイヤ
２１ バンプ
２２ アンダーフィル樹脂

Claims (18)

  1. 半導体チップと、
    前記半導体チップの電極に電気的に接続され、前記半導体チップの搭載面の反対側の面に設けられた端子群を有する配線基板と
    を備え、
    前記端子群は、
    前記半導体チップの電極を外部に接続する必要のない複数の第１の端子であって、互いに近接して集められた複数の第１の端子と、
    前記半導体チップの電極を外部に接続するために設けられた複数の第２の端子であって、前記第１の端子を取り囲むように配置された複数の第２の端子と
    に分けられ、
    前記第１の端子のそれぞれには金属ボールが設けられておらず、前記第２の端子のぞれぞれには金属ボールが設けられていることを特徴とする
    半導体装置。
  2. 前記複数の第２の端子のそれぞれは、前記配線基板に直接接着されている前記半導体チップの前記配線基板への搭載領域に対応する裏面領域の外側の領域に配置される
    請求項１に記載の半導体装置。
  3. 前記複数の第１の端子が配置される間隔は、前記複数の第２の端子が配置される間隔より狭い
    請求項１または請求項２に記載の半導体装置。
  4. 前記複数の第１の端子の各々の大きさは、前記複数の第２の端子よりも小さい
    請求項１から請求項３のいずれかに記載の半導体装置。
  5. 前記配線基板は、複数の前記半導体チップを搭載する
    請求項１から請求項４のいずれかに記載の半導体装置。
  6. 前記半導体チップの少なくとも一つは、ワイヤボンディングにより前記配線基板に電気的に接続される
    請求項１から請求項５のいずれかに記載の半導体装置。
  7. 前記半導体チップの少なくとも一つは、フリップチップボンディングにより前記配線基板に電気的に接続される
    請求項１から請求項５のいずれかに記載の半導体装置。
  8. 前記複数の前記半導体チップは、積層されて前記配線基板に搭載され、
    前記複数の第２の端子のそれぞれは、積層される前記複数の前記半導体チップのうち前記配線基板に最も近い最下段半導体チップの前記配線基板への搭載領域に対応する裏面領域の外側の領域に配置される
    請求項５に記載の半導体装置。
  9. 前記複数の前記半導体チップは、前記配線基板に直接接着され、
    前記複数の第２の端子のそれぞれは、前記複数の前記半導体チップの搭載領域に対応する裏面領域の外側の領域に配置される
    請求項５に記載の半導体装置。
  10. 前記配線基板は、複数の前記半導体チップを搭載する
    請求項１に記載の半導体装置。
  11. 前記複数の第１の端子の各々が配置される間隔は、前記複数の第２の端子の各々が配置される間隔より狭い
    請求項１０に記載の半導体回路。
  12. 前記複数の第１の端子の各々の大きさは、前記複数の第２の端子の各々の大きさよりも小さい
    請求項１０または請求項１１に記載の半導体装置。
  13. 前記複数の前記半導体チップは、積層されて前記配線基板に搭載される
    請求項１０から請求項１２のいずれかに記載の半導体装置。
  14. 前記複数の前記半導体チップは、前記配線基板に直接接着される
    請求項１０から請求項１２のいずれかに記載の半導体装置。
  15. 前記複数の前記半導体チップは、ワイヤボンディングにより前記配線基板に電気的に接続される
    請求項１０から請求項１４のいずれかに記載の半導体装置。
  16. 前記複数の前記半導体チップのうち前記配線基板に直接接着される半導体チップは、フリップチップボンディングにより前記配線基板に電気的に接続される
    請求項１０から請求項１４のいずれかに記載の半導体装置。
  17. 前記第２の端子は、前記配線基板に設けられるランドのうちフラックスが塗布されたランドに前記金属ボールが接着され、
    前記第１の端子は、前記配線基板に設けられるランドのうちフラックスが塗布されず、露出したランドである
    請求項１から請求項１６のいずれかに記載の半導体装置の製造方法。
  18. 前記第２の端子は、フラックスが塗布された前記金属ボールが接着されて形成され、
    前記第１の端子は、前記フラックスが塗布された前記金属ボールが接着されない
    請求項１から請求項１６のいずれかに記載の半導体装置の製造方法。
JP2005169936A 2005-06-09 2005-06-09 半導体装置および半導体装置の製造方法 Pending JP2006344824A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005169936A JP2006344824A (ja) 2005-06-09 2005-06-09 半導体装置および半導体装置の製造方法
TW095120010A TWI325615B (en) 2005-06-09 2006-06-06 Semiconductor device and method for manufacturing semiconductor device
US11/448,721 US7687803B2 (en) 2005-06-09 2006-06-08 Semiconductor device and method for manufacturing semiconductor device
KR1020060052228A KR100853136B1 (ko) 2005-06-09 2006-06-09 반도체 디바이스 및 반도체 디바이스를 제조하는 방법
CNB2006100945675A CN100456464C (zh) 2005-06-09 2006-06-09 半导体装置以及用于制造该半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005169936A JP2006344824A (ja) 2005-06-09 2005-06-09 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006344824A true JP2006344824A (ja) 2006-12-21

Family

ID=37510206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005169936A Pending JP2006344824A (ja) 2005-06-09 2005-06-09 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7687803B2 (ja)
JP (1) JP2006344824A (ja)
KR (1) KR100853136B1 (ja)
CN (1) CN100456464C (ja)
TW (1) TWI325615B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094250A (ja) * 2007-10-05 2009-04-30 Sharp Corp 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
KR20110094465A (ko) * 2010-02-16 2011-08-24 삼성전자주식회사 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ
US9198284B2 (en) 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same
KR20200037079A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 공면성 향상을 위한 범프 레이아웃
US10991638B2 (en) 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
US11075138B2 (en) 2018-05-11 2021-07-27 Samsung Electronics Co., Ltd. Semiconductor package system
US11211318B2 (en) 2018-09-28 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bump layout for coplanarity improvement
US11257794B2 (en) 2020-02-26 2022-02-22 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080017431A (ko) * 2006-01-27 2008-02-26 이비덴 가부시키가이샤 프린트 배선판 및 프린트 배선판의 제조 방법
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
US8089148B1 (en) * 2009-08-11 2012-01-03 Amkor Technology, Inc. Circuit board and semiconductor device having the same
JP2011249366A (ja) 2010-05-21 2011-12-08 Panasonic Corp 半導体装置及びその製造方法
KR101744756B1 (ko) * 2010-06-08 2017-06-09 삼성전자 주식회사 반도체 패키지
CN102315192A (zh) * 2011-09-20 2012-01-11 三星半导体(中国)研究开发有限公司 半导体封装件
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
US8716065B2 (en) 2011-09-23 2014-05-06 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
KR20130064477A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 단층 배선 패턴을 포함하는 인쇄회로기판
US9627306B2 (en) 2012-02-15 2017-04-18 Cypress Semiconductor Corporation Ball grid structure
JP5970348B2 (ja) 2012-11-16 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US9406531B1 (en) * 2014-03-28 2016-08-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with photoimagable dielectric-defined trace and method of manufacture thereof
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
US9633938B2 (en) 2015-09-25 2017-04-25 Intel Corporation Hybrid pitch package with ultra high density interconnect capability
US11324131B2 (en) * 2017-09-29 2022-05-03 Aisin Corporation Circuit board, designing method of circuit board, and semiconductor device
JP7080852B2 (ja) * 2019-06-25 2022-06-06 キヤノン株式会社 半導体モジュール、電子機器、及びプリント配線板
JP7400537B2 (ja) 2020-02-27 2023-12-19 セイコーエプソン株式会社 半導体装置
JP7500994B2 (ja) * 2020-02-27 2024-06-18 セイコーエプソン株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012809A (ja) * 1996-06-25 1998-01-16 Nec Corp マルチチップモジュール
JP2002076251A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP2004022664A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置のパッケージおよび検査回路
JP2004140080A (ja) * 2002-10-16 2004-05-13 Canon Inc エリアアレイ型半導体装置
JP2004342947A (ja) * 2003-05-19 2004-12-02 Oki Electric Ind Co Ltd 半導体パッケージ
JP2006278374A (ja) * 2005-03-28 2006-10-12 Sony Corp 半導体装置及びその実装構造

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JPH11297872A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp 半導体装置
JP3437107B2 (ja) * 1999-01-27 2003-08-18 シャープ株式会社 樹脂封止型半導体装置
JP3343730B2 (ja) * 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
JP2001257289A (ja) 2000-03-10 2001-09-21 Mitsubishi Electric Corp 半導体パッケージ、半導体装置並びに半導体装置の製造方法
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
CN1157790C (zh) * 2000-11-27 2004-07-14 矽品精密工业股份有限公司 芯片堆叠封装结构
JP4587593B2 (ja) 2001-04-12 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2003100801A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体装置
CN1216423C (zh) 2001-12-26 2005-08-24 矽品精密工业股份有限公司 半导体装置及其制法
EP1434264A3 (en) 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
JP2005129752A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012809A (ja) * 1996-06-25 1998-01-16 Nec Corp マルチチップモジュール
JP2002076251A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP2004022664A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置のパッケージおよび検査回路
JP2004140080A (ja) * 2002-10-16 2004-05-13 Canon Inc エリアアレイ型半導体装置
JP2004342947A (ja) * 2003-05-19 2004-12-02 Oki Electric Ind Co Ltd 半導体パッケージ
JP2006278374A (ja) * 2005-03-28 2006-10-12 Sony Corp 半導体装置及びその実装構造

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094250A (ja) * 2007-10-05 2009-04-30 Sharp Corp 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
KR20110094465A (ko) * 2010-02-16 2011-08-24 삼성전자주식회사 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
KR101633398B1 (ko) * 2010-02-16 2016-06-24 삼성전자주식회사 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
US9198284B2 (en) 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ
US11075138B2 (en) 2018-05-11 2021-07-27 Samsung Electronics Co., Ltd. Semiconductor package system
US10991638B2 (en) 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
US11658090B2 (en) 2018-05-14 2023-05-23 Samsung Electronics Co., Ltd. Semiconductor package system
KR20200037079A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 공면성 향상을 위한 범프 레이아웃
KR102309349B1 (ko) * 2018-09-28 2021-10-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 반도체 디바이스의 제조 방법
US11211318B2 (en) 2018-09-28 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bump layout for coplanarity improvement
US11257794B2 (en) 2020-02-26 2022-02-22 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US11658160B2 (en) 2020-02-26 2023-05-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
TW200644187A (en) 2006-12-16
US20060279315A1 (en) 2006-12-14
TWI325615B (en) 2010-06-01
KR20060128751A (ko) 2006-12-14
KR100853136B1 (ko) 2008-08-20
US7687803B2 (en) 2010-03-30
CN1877829A (zh) 2006-12-13
CN100456464C (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
JP2006344824A (ja) 半導体装置および半導体装置の製造方法
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US6731009B1 (en) Multi-die assembly
US6768190B2 (en) Stack type flip-chip package
US6552436B2 (en) Semiconductor device having a ball grid array and method therefor
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US6960826B2 (en) Multi-chip package and manufacturing method thereof
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
KR20150041029A (ko) Bva 인터포저
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
CN1983581A (zh) 半导体器件
US20080073786A1 (en) Semiconductor device and method of manufacturing the same
KR20060099414A (ko) 반도체 장치
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
US7868439B2 (en) Chip package and substrate thereof
US7667473B1 (en) Flip-chip package having thermal expansion posts
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP4539396B2 (ja) 半導体装置の実装構造
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
JP5543071B2 (ja) 半導体装置およびこれを有する半導体モジュール
JP2006253519A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100521