JPH1117058A - Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 - Google Patents
Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法Info
- Publication number
- JPH1117058A JPH1117058A JP9170043A JP17004397A JPH1117058A JP H1117058 A JPH1117058 A JP H1117058A JP 9170043 A JP9170043 A JP 9170043A JP 17004397 A JP17004397 A JP 17004397A JP H1117058 A JPH1117058 A JP H1117058A
- Authority
- JP
- Japan
- Prior art keywords
- bga package
- test
- board
- socket
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡパッケージの“はんだバンプのサイズ
の縮小化，はんだバンプの間隔の縮小化”が進んでも、
検査パッドの間隔及び面積に影響を受けない「ＢＧＡパ
ッケージ、その試験用ソケットおよびＢＧＡの試験方
法」を提供する。 【解決手段】 プリント基板12の表面にＩＣチップ11を
搭載し、ボンディングワイヤ16で基板12上の配線13(基
板表面の配線)と接続する。この基板12上の配線13は、
スル−ホ−ル14を介して裏面の配線13(基板裏面の配線)
に接続されており、この裏面の配線13に、はんだバンプ
15が接続されている。また、基板12上の配線13(基板表
面の配線)は、基板12の側面まで延長され、この延長さ
れた配線部分の上にNiメッキ層19とAuメッキ層20が施さ
れている。このメッキ層部分は、各々「はんだバンプ1
5，基板裏面の配線13，スルホール14，基板表面の配線1
3，ボンディングワイヤ16」を介して、ＩＣチップ11の
電極パッド11ａと電気的に通電しており、検査パッド18
として使用するように構成されている。
の縮小化，はんだバンプの間隔の縮小化”が進んでも、
検査パッドの間隔及び面積に影響を受けない「ＢＧＡパ
ッケージ、その試験用ソケットおよびＢＧＡの試験方
法」を提供する。 【解決手段】 プリント基板12の表面にＩＣチップ11を
搭載し、ボンディングワイヤ16で基板12上の配線13(基
板表面の配線)と接続する。この基板12上の配線13は、
スル−ホ−ル14を介して裏面の配線13(基板裏面の配線)
に接続されており、この裏面の配線13に、はんだバンプ
15が接続されている。また、基板12上の配線13(基板表
面の配線)は、基板12の側面まで延長され、この延長さ
れた配線部分の上にNiメッキ層19とAuメッキ層20が施さ
れている。このメッキ層部分は、各々「はんだバンプ1
5，基板裏面の配線13，スルホール14，基板表面の配線1
3，ボンディングワイヤ16」を介して、ＩＣチップ11の
電極パッド11ａと電気的に通電しており、検査パッド18
として使用するように構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ(Ball Grid
Array)パッケージ、その試験用ソケットおよびＢＧＡ
パッケージの試験方法に関する。
Array)パッケージ、その試験用ソケットおよびＢＧＡ
パッケージの試験方法に関する。
【０００２】
【従来の技術】従来、ＢＧＡパッケージ（ＢＧＡ型半導
体装置）を検査する際、このパッケージ裏面のはんだバ
ンプ（外部端子）に、検査用のソケツトピンを直接接触
させる手段がとられていた。このため、はんだバンプに
ソケツトピンの傷跡が残り、はんだバンプの外形にバラ
ツキが生じるという問題や、ソケツトピンにはんだ屑が
残り、検査時に、隣接するソケツトピンとショ−トする
といった欠点などが生じていた。
体装置）を検査する際、このパッケージ裏面のはんだバ
ンプ（外部端子）に、検査用のソケツトピンを直接接触
させる手段がとられていた。このため、はんだバンプに
ソケツトピンの傷跡が残り、はんだバンプの外形にバラ
ツキが生じるという問題や、ソケツトピンにはんだ屑が
残り、検査時に、隣接するソケツトピンとショ−トする
といった欠点などが生じていた。
【０００３】上記問題点，欠点を解消するため、特開平
8−78554号公報には、はんだバンプの近傍に、該はんだ
バンプに電気的に接続された検査用パットを設けたＢＧ
Ａパッケージ(ＢＧＡ型半導体装置)について記載されて
いる。この従来例について、図４および図５に基づいて
説明する。なお、図４は、従来のＢＧＡパッケージの断
面図であり、図５は、その裏面の平面図である。
8−78554号公報には、はんだバンプの近傍に、該はんだ
バンプに電気的に接続された検査用パットを設けたＢＧ
Ａパッケージ(ＢＧＡ型半導体装置)について記載されて
いる。この従来例について、図４および図５に基づいて
説明する。なお、図４は、従来のＢＧＡパッケージの断
面図であり、図５は、その裏面の平面図である。
【０００４】従来のＢＧＡパッケージ40は、図４に示す
ように、プリント基板42の表面にＩＣチップ41が搭載さ
れ、このＩＣチップ41の電極パッド41ａと後記するプリ
ント基板42表面の配線43との間は、ボンディングワイヤ
46により接続されている。そして、このＩＣチップ41お
よびボンディングワイヤ46は、モールド樹脂47により封
止されている。
ように、プリント基板42の表面にＩＣチップ41が搭載さ
れ、このＩＣチップ41の電極パッド41ａと後記するプリ
ント基板42表面の配線43との間は、ボンディングワイヤ
46により接続されている。そして、このＩＣチップ41お
よびボンディングワイヤ46は、モールド樹脂47により封
止されている。
【０００５】また、プリント基板42の表・裏面には、配
線43が形成されており、表・裏面の配線43，43間は、ス
ルホール44により接続されている。そして、プリント基
板42裏面の配線43の先端部には、はんだバンプ45が設け
られ、このはんだバンプ45の近傍に、はんだバンプ45と
電気的に接続された検査パッド48が設けられている(図
４，図５参照)。
線43が形成されており、表・裏面の配線43，43間は、ス
ルホール44により接続されている。そして、プリント基
板42裏面の配線43の先端部には、はんだバンプ45が設け
られ、このはんだバンプ45の近傍に、はんだバンプ45と
電気的に接続された検査パッド48が設けられている(図
４，図５参照)。
【０００６】図６は、前掲の図４に示すＢＧＡパッケー
ジを、従来のＩＣソケットに挿入した場合の一部断面図
である。従来のＩＣソケット60(ＢＧＡパッケージの試
験用ソケット)は、図６に示すように、その接触子とし
てボコピン61を有している。
ジを、従来のＩＣソケットに挿入した場合の一部断面図
である。従来のＩＣソケット60(ＢＧＡパッケージの試
験用ソケット)は、図６に示すように、その接触子とし
てボコピン61を有している。
【０００７】このボコピン61は、ボコピン可動用バネ62
により、上下高さが調節できるように構成されており、
そして、このボコピン61の先端部がＢＧＡパッケージの
検査パッド48に接触できるように構成されている。一
方、ＩＣソケット60の外部端子63は、ボコピン可動用バ
ネ62を通して、電気的に接続されている。なお、図６に
示すＢＧＡパッケージ40は、前掲の図４に示すＢＧＡパ
ッケージ40と同じであるので、その説明を省略する。
により、上下高さが調節できるように構成されており、
そして、このボコピン61の先端部がＢＧＡパッケージの
検査パッド48に接触できるように構成されている。一
方、ＩＣソケット60の外部端子63は、ボコピン可動用バ
ネ62を通して、電気的に接続されている。なお、図６に
示すＢＧＡパッケージ40は、前掲の図４に示すＢＧＡパ
ッケージ40と同じであるので、その説明を省略する。
【０００８】次に、前掲の図６を参照して、従来のＢＧ
Ａパッケージの試験方法を説明すると、従来の試験方法
では、「ＩＣソケット60の外部端子63，ＢＧＡパッケー
ジ40の検査パッド48，プリント基板42裏面の配線43，ス
ルホール44，プリント基板42表面の配線43，ボンディン
グワイヤ46，ＩＣチップ41の電極パッド41ａ」を介し
て、外部回路(図示せず)との接触を可能としている。こ
のため、ＩＣソケット60のボコピン61を直接はんだバン
プ45に接触させずに、選別・検査などを実施することが
できる。
Ａパッケージの試験方法を説明すると、従来の試験方法
では、「ＩＣソケット60の外部端子63，ＢＧＡパッケー
ジ40の検査パッド48，プリント基板42裏面の配線43，ス
ルホール44，プリント基板42表面の配線43，ボンディン
グワイヤ46，ＩＣチップ41の電極パッド41ａ」を介し
て、外部回路(図示せず)との接触を可能としている。こ
のため、ＩＣソケット60のボコピン61を直接はんだバン
プ45に接触させずに、選別・検査などを実施することが
できる。
【０００９】
【発明が解決しようとする課題】ところで、最近、携帯
電話などの縮小化に伴い、実装基板の省スペース化が要
求されており、ＢＧＡパッケージについても、パッケー
ジサイズの縮小化が必要となってきている。そして、Ｂ
ＧＡパッケージの縮小化には、どうしてもＢＧＡパッケ
ージのはんだバンプサイズの縮小化及びはんだバンプの
間隔の縮小化が必要である。
電話などの縮小化に伴い、実装基板の省スペース化が要
求されており、ＢＧＡパッケージについても、パッケー
ジサイズの縮小化が必要となってきている。そして、Ｂ
ＧＡパッケージの縮小化には、どうしてもＢＧＡパッケ
ージのはんだバンプサイズの縮小化及びはんだバンプの
間隔の縮小化が必要である。
【００１０】このように、はんだバンプのサイズおよび
その間隔が縮小されると、従来の前記「はんだバンプの
近傍に設けた検査パッド方式」では、選別・検査時に、
次の(1)，(2)のような問題が発生する。
その間隔が縮小されると、従来の前記「はんだバンプの
近傍に設けた検査パッド方式」では、選別・検査時に、
次の(1)，(2)のような問題が発生する。
【００１１】(1) はんだバンプの間隔が狭くなるため、
はんだバンプの脇に検査パッドを設けた前記従来方式で
は、隣りどうしのピンがショートしやすくなり、また、
検査パッドの面積が十分とれないため、“ＩＣソケット
のピンと検査パッドとの接触精度”の問題が生じる。 (2) はんだバンプより少し離れた箇所に検査パッドを設
けようとすると、はんだバンプ間に配線を通すことが難
しくなるため、多層基板等の方式によらないと実現でき
ず、プリント基板のコスト高になるという問題が生じ
る。
はんだバンプの脇に検査パッドを設けた前記従来方式で
は、隣りどうしのピンがショートしやすくなり、また、
検査パッドの面積が十分とれないため、“ＩＣソケット
のピンと検査パッドとの接触精度”の問題が生じる。 (2) はんだバンプより少し離れた箇所に検査パッドを設
けようとすると、はんだバンプ間に配線を通すことが難
しくなるため、多層基板等の方式によらないと実現でき
ず、プリント基板のコスト高になるという問題が生じ
る。
【００１２】本発明は、上記(1)，(2)の問題点に鑑みな
されたものであって、その目的とするところは、ＢＧＡ
パッケージの“はんだバンプのサイズの縮小化，はんだ
バンプの間隔の縮小化”が進んでも、検査パッドの間隔
および面積に影響を受けない「ＢＧＡパッケージ、その
試験用ソケットおよびＢＧＡの試験方法」を提供するこ
とにある。
されたものであって、その目的とするところは、ＢＧＡ
パッケージの“はんだバンプのサイズの縮小化，はんだ
バンプの間隔の縮小化”が進んでも、検査パッドの間隔
および面積に影響を受けない「ＢＧＡパッケージ、その
試験用ソケットおよびＢＧＡの試験方法」を提供するこ
とにある。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成する手段として、前記従来の、はんだバンプの近傍に
設けていた「検査パッド」を、ＢＧＡパッケージの側面
に設置するようにしたことを特徴とし、これにより、は
んだバンプの“サイズの縮小化”や、はんだバンプの
“間隔の縮小化”が進んでも、前記(1)，(2)の問題点を
解消できるようにしたものである。
成する手段として、前記従来の、はんだバンプの近傍に
設けていた「検査パッド」を、ＢＧＡパッケージの側面
に設置するようにしたことを特徴とし、これにより、は
んだバンプの“サイズの縮小化”や、はんだバンプの
“間隔の縮小化”が進んでも、前記(1)，(2)の問題点を
解消できるようにしたものである。
【００１４】即ち、本発明に係るＢＧＡパッケージ(Ｂ
ＧＡ型半導体装置)は、「ＢＧＡパッケージの側面に、
バンプと電気的に接続された検査パッドを配設してなる
ことを特徴とするＢＧＡパッケージ。」(請求項１)を要
旨とし、また、本発明に係るＢＧＡパッケージの試験用
ソケットは、「ＢＧＡパッケージ側面に配設した検査パ
ッドと電気的に接続するための接触子を設けたことを特
徴とするＢＧＡパッケージの試験用ソケット。」(請求
項３)を要旨とし、更に、本発明に係るＢＧＡパッケー
ジの試験方法は、「ＢＧＡパッケージ側面に、バンプと
電気的に接続された検査パッドを設け、該検査パッドを
介して、試験用ソケットの接触子と電気的導通をとるこ
とを特徴とするＢＧＡパッケージの試験方法。」(請求
項５)を要旨とする。
ＧＡ型半導体装置)は、「ＢＧＡパッケージの側面に、
バンプと電気的に接続された検査パッドを配設してなる
ことを特徴とするＢＧＡパッケージ。」(請求項１)を要
旨とし、また、本発明に係るＢＧＡパッケージの試験用
ソケットは、「ＢＧＡパッケージ側面に配設した検査パ
ッドと電気的に接続するための接触子を設けたことを特
徴とするＢＧＡパッケージの試験用ソケット。」(請求
項３)を要旨とし、更に、本発明に係るＢＧＡパッケー
ジの試験方法は、「ＢＧＡパッケージ側面に、バンプと
電気的に接続された検査パッドを設け、該検査パッドを
介して、試験用ソケットの接触子と電気的導通をとるこ
とを特徴とするＢＧＡパッケージの試験方法。」(請求
項５)を要旨とする。
【００１５】
【発明の実施の形態】以下、本発明（本発明に係るＢＧ
Ａパッケージ、その試験用ソケット及びＢＧＡパッケー
ジの試験方法）の実施の形態について説明する。
Ａパッケージ、その試験用ソケット及びＢＧＡパッケー
ジの試験方法）の実施の形態について説明する。
【００１６】本発明に係るＢＧＡパッケージは、具体的
には、 ・表・裏両面に配線を有し、この両面の配線がスル−ホ
−ルを介して接続されているプリント基板の表面にＩＣ
チップが搭載され、 ・このＩＣチップの電極パッドと上記基板表面の配線と
の間は、ボンディングワイヤにより接続され、 ・このＩＣチップおよびボンディングワイヤは、モール
ド樹脂により封止され、 ・上記基板裏面の配線上に、外部端子となるバンプが形
成されている、構成からなり、そして、このＢＧＡパッ
ケージの側面に、上記バンプと電気的に接続された「検
査パッド」を、所定間隔で設けられている構造のもので
ある。
には、 ・表・裏両面に配線を有し、この両面の配線がスル−ホ
−ルを介して接続されているプリント基板の表面にＩＣ
チップが搭載され、 ・このＩＣチップの電極パッドと上記基板表面の配線と
の間は、ボンディングワイヤにより接続され、 ・このＩＣチップおよびボンディングワイヤは、モール
ド樹脂により封止され、 ・上記基板裏面の配線上に、外部端子となるバンプが形
成されている、構成からなり、そして、このＢＧＡパッ
ケージの側面に、上記バンプと電気的に接続された「検
査パッド」を、所定間隔で設けられている構造のもので
ある。
【００１７】本発明に係るＢＧＡパッケージの試験用ソ
ケットは、具体的には、前記ＢＧＡパッケージの側面に
配設した「検査パッド」と電気的に接続するための“弾
力性を有する接触子”を設けた構成を含むものである。
また、本発明に係るＢＧＡパッケージの試験方法は、前
記ＢＧＡパッケージの側面にバンプと電気的に接続され
た「検査パッド」を設け、この「検査パッド」を介し
て、前記試験用ソケットの接触子と電気的導通をとる構
成を含むものである。
ケットは、具体的には、前記ＢＧＡパッケージの側面に
配設した「検査パッド」と電気的に接続するための“弾
力性を有する接触子”を設けた構成を含むものである。
また、本発明に係るＢＧＡパッケージの試験方法は、前
記ＢＧＡパッケージの側面にバンプと電気的に接続され
た「検査パッド」を設け、この「検査パッド」を介し
て、前記試験用ソケットの接触子と電気的導通をとる構
成を含むものである。
【００１８】本発明において、前記「検査パッド」の実
施形態としては、プリント基板表面又は裏面の配線をプ
リント基板の側面まで延長し、その延長された配線部分
の上層に金属層を形成してなるものである。金属層とし
ては、Ｎｉ層とＡｕ層のメッキ層が好ましいが、本発明
は、これのみに限定されるものではなく、Ｎｉ層とＳｎ
層の金属メッキ層やその他の金属層を施すことができ
る。なお、この金属層は、前記プリント基板の配線と同
一の金属からなる被覆層が施されてなることが好まし
い。
施形態としては、プリント基板表面又は裏面の配線をプ
リント基板の側面まで延長し、その延長された配線部分
の上層に金属層を形成してなるものである。金属層とし
ては、Ｎｉ層とＡｕ層のメッキ層が好ましいが、本発明
は、これのみに限定されるものではなく、Ｎｉ層とＳｎ
層の金属メッキ層やその他の金属層を施すことができ
る。なお、この金属層は、前記プリント基板の配線と同
一の金属からなる被覆層が施されてなることが好まし
い。
【００１９】また、本発明において、前記「バンプ」と
しては、はんだバンプの他にＣｕボールなどの金属バン
プを用いることもでき、いずれも本発明に包含されるも
のである。
しては、はんだバンプの他にＣｕボールなどの金属バン
プを用いることもでき、いずれも本発明に包含されるも
のである。
【００２０】
【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明する。
して詳細に説明する。
【００２１】（ＢＧＡパッケージの実施例）図１は、本
発明に係るＢＧＡパッケージの一実施例を示す図であっ
て、そのＢＧＡパッケージの断面図であり、図２は、図
１に示すＢＧＡパッケージ裏面の平面図である。
発明に係るＢＧＡパッケージの一実施例を示す図であっ
て、そのＢＧＡパッケージの断面図であり、図２は、図
１に示すＢＧＡパッケージ裏面の平面図である。
【００２２】本発明の一実施例であるＢＧＡパッケージ
10は、図１に示すように、プリント基板12（表・裏両面
に配線13を有し、この両面の配線13，13がスル−ホ−ル
14を介して接続されているプリント基板12）の表面にＩ
Ｃチップ11を搭載し、このＩＣチップ11の電極パッド11
ａと上記表面の配線13との間は、ボンディングワイヤ16
により接続されている。このＩＣチップ11及びボンディ
ングワイヤ16は、モールド樹脂17により封止されてい
る。また、上記裏面の配線13には、はんだバンプ15が接
続されている。
10は、図１に示すように、プリント基板12（表・裏両面
に配線13を有し、この両面の配線13，13がスル−ホ−ル
14を介して接続されているプリント基板12）の表面にＩ
Ｃチップ11を搭載し、このＩＣチップ11の電極パッド11
ａと上記表面の配線13との間は、ボンディングワイヤ16
により接続されている。このＩＣチップ11及びボンディ
ングワイヤ16は、モールド樹脂17により封止されてい
る。また、上記裏面の配線13には、はんだバンプ15が接
続されている。
【００２３】さらに、表面の配線13は、プリント基板12
の側面まで延長されている。そして、このプリント基板
12の側面に延長された配線13の上層に、Ｎｉメッキ層1
9，Ａｕメッキ層20が施されており、この部分を検査パ
ッド18として使用するものである(図１および図２参
照)。即ち、このメッキを施した部分は、図１に示すよ
うに、「はんだバンプ15，基板裏面の配線13，スルホー
ル14，基板表面の配線13，ボンディングワイヤ16」を介
して、ＩＣチップ11の電極パッド11ａと電気的に通電し
ており、検査パッド18として使用するように構成されて
いる。
の側面まで延長されている。そして、このプリント基板
12の側面に延長された配線13の上層に、Ｎｉメッキ層1
9，Ａｕメッキ層20が施されており、この部分を検査パ
ッド18として使用するものである(図１および図２参
照)。即ち、このメッキを施した部分は、図１に示すよ
うに、「はんだバンプ15，基板裏面の配線13，スルホー
ル14，基板表面の配線13，ボンディングワイヤ16」を介
して、ＩＣチップ11の電極パッド11ａと電気的に通電し
ており、検査パッド18として使用するように構成されて
いる。
【００２４】この検査パッド18は、図２に示すように、
ＢＧＡパッケージ10の各々の側面に、ある間隔をおいて
配置されている。そして、この検査パッド18は、前記し
たように、また、図１に示すように、プリント基板12の
表・裏面上の配線13，13と接続されており、「はんだバ
ンプ15，スルホール14、ボンディングワイヤ16」を介し
て、ＩＣチップ11の電極パッド11ａと電気的に導通して
いる。
ＢＧＡパッケージ10の各々の側面に、ある間隔をおいて
配置されている。そして、この検査パッド18は、前記し
たように、また、図１に示すように、プリント基板12の
表・裏面上の配線13，13と接続されており、「はんだバ
ンプ15，スルホール14、ボンディングワイヤ16」を介し
て、ＩＣチップ11の電極パッド11ａと電気的に導通して
いる。
【００２５】なお、図１には、プリント基板12表面の配
線13を延長させ、パッケージ10の側面に検査パッド18を
設けた例を示したが、本発明は、これに限定されるもの
ではなく、例えばプリント基板12裏面の配線13を延長さ
せてパッケージ10の側面に検査パッドを設けることも可
能であり、これも本発明に包含されるものである。
線13を延長させ、パッケージ10の側面に検査パッド18を
設けた例を示したが、本発明は、これに限定されるもの
ではなく、例えばプリント基板12裏面の配線13を延長さ
せてパッケージ10の側面に検査パッドを設けることも可
能であり、これも本発明に包含されるものである。
【００２６】（試験用ソケットの実施例）図３は、本発
明に係る試験用ソケットの一実施例を説明する図であっ
て、その試験用ソケット(ＩＣソケット)を前掲の図１に
示すＢＧＡパッケージに挿入した場合の一部断面図であ
る。
明に係る試験用ソケットの一実施例を説明する図であっ
て、その試験用ソケット(ＩＣソケット)を前掲の図１に
示すＢＧＡパッケージに挿入した場合の一部断面図であ
る。
【００２７】本発明に係る試験用ソケットの一実施例で
あるＩＣソケット30は、図３に示すように、接触子31を
有している。そして、このＩＣソケット30の接触子31
は、プリント基板12の側面に設置された検査パッド18の
メッキ部分であるＡｕメッキ層20と接触するように構成
されており、かつ、ＩＣソケット30の外部端子32と電気
的に接続されるように構成されている。即ち、ＩＣソケ
ット30の接触子31は、プリント基板12の側面に設置され
た検査パッド18に対応するように配置されており、ま
た、ＩＣソケット30の外部端子32と電気的に接続される
ように構成されている。
あるＩＣソケット30は、図３に示すように、接触子31を
有している。そして、このＩＣソケット30の接触子31
は、プリント基板12の側面に設置された検査パッド18の
メッキ部分であるＡｕメッキ層20と接触するように構成
されており、かつ、ＩＣソケット30の外部端子32と電気
的に接続されるように構成されている。即ち、ＩＣソケ
ット30の接触子31は、プリント基板12の側面に設置され
た検査パッド18に対応するように配置されており、ま
た、ＩＣソケット30の外部端子32と電気的に接続される
ように構成されている。
【００２８】上記ＩＣソケット30の接触子31は、ある程
度の弾力性があり、ＢＧＡパッケージ10が挿入されたと
き、このＩＣソケット接触子31は、バネのように曲り、
そして、検査パッド18と密着するように構成されてい
る。なお、図３に示すＢＧＡパッケージ10は、前掲の図
１に示すＢＧＡパッケージ10と同じであるので、その説
明を省略する。
度の弾力性があり、ＢＧＡパッケージ10が挿入されたと
き、このＩＣソケット接触子31は、バネのように曲り、
そして、検査パッド18と密着するように構成されてい
る。なお、図３に示すＢＧＡパッケージ10は、前掲の図
１に示すＢＧＡパッケージ10と同じであるので、その説
明を省略する。
【００２９】（ＢＧＡの試験方法の実施例）次に、本発
明に係るＢＧＡの試験方法の一実施例について、前掲の
図３を参照して説明する。
明に係るＢＧＡの試験方法の一実施例について、前掲の
図３を参照して説明する。
【００３０】本発明に係るＢＧＡの試験方法は、図３に
示すように、ＢＧＡパッケージ10の側面に、はんだバン
プ15と電気的に接続された検査パッド18を設け、この検
査パッド18を介して、ＩＣソケット30の接触子31と電気
的導通をとることで、ＢＧＡパッケージ10を試験するも
のである。即ち、検査パッド18を設けたＢＧＡパッケー
ジ10をＩＣソケット30に挿入し、この検査パッド18を、
検査パッド18のメッキ部分であるＡｕメッキ層20とＩＣ
ソケット30の接触子31とを接触させ、ＩＣソケット30の
外部端子32より電気的信号を取り出し、これにより、Ｂ
ＧＡパッケージ10の内部回路の特性検査などを行うもの
である。
示すように、ＢＧＡパッケージ10の側面に、はんだバン
プ15と電気的に接続された検査パッド18を設け、この検
査パッド18を介して、ＩＣソケット30の接触子31と電気
的導通をとることで、ＢＧＡパッケージ10を試験するも
のである。即ち、検査パッド18を設けたＢＧＡパッケー
ジ10をＩＣソケット30に挿入し、この検査パッド18を、
検査パッド18のメッキ部分であるＡｕメッキ層20とＩＣ
ソケット30の接触子31とを接触させ、ＩＣソケット30の
外部端子32より電気的信号を取り出し、これにより、Ｂ
ＧＡパッケージ10の内部回路の特性検査などを行うもの
である。
【００３１】
【発明の効果】本発明は、以上詳記したように、従来例
の、はんだバンプの近傍に設けていた「検査パッド」
を、ＢＧＡパッケージの側面に設置するようにしたの
で、ＢＧＡパッケージの“はんだバンプのサイズの縮小
化，はんだバンプの間隔の縮小化”が進んでも、検査パ
ッドの間隔及び面積に影響を受けないため、“隣どうし
のピンショートおよび検査パッドの面積が十分にとれな
くなる”などといった問題点を解決することができる。
また、プリント基板の表・裏面の配線を介して、ＢＧＡ
パッケージの側面に検査パッドを設置することができる
ので、高価な多層基板などを使用せずに、検査パッドの
設置が可能である。
の、はんだバンプの近傍に設けていた「検査パッド」
を、ＢＧＡパッケージの側面に設置するようにしたの
で、ＢＧＡパッケージの“はんだバンプのサイズの縮小
化，はんだバンプの間隔の縮小化”が進んでも、検査パ
ッドの間隔及び面積に影響を受けないため、“隣どうし
のピンショートおよび検査パッドの面積が十分にとれな
くなる”などといった問題点を解決することができる。
また、プリント基板の表・裏面の配線を介して、ＢＧＡ
パッケージの側面に検査パッドを設置することができる
ので、高価な多層基板などを使用せずに、検査パッドの
設置が可能である。
【図１】本発明に係るＢＧＡパッケージの一実施例を示
す図であって、そのＢＧＡパッケージの断面図である。
す図であって、そのＢＧＡパッケージの断面図である。
【図２】図１に示すＢＧＡパッケージ裏面の平面図であ
る。
る。
【図３】図３は、本発明に係る試験用ソケットの一実施
例を説明する図であって、その試験用ソケット(ＩＣソ
ケット)を図１に示すＢＧＡパッケージに挿入した場合
の一部断面図である。
例を説明する図であって、その試験用ソケット(ＩＣソ
ケット)を図１に示すＢＧＡパッケージに挿入した場合
の一部断面図である。
【図４】従来のＢＧＡパッケージの断面図である。
【図５】図４に示すＢＧＡパッケージ裏面の平面図であ
る。
る。
【図６】従来のＢＧＡパッケージをＩＣソケットに挿入
した場合の断面図である。
した場合の断面図である。
１０， ４０ ＢＧＡパッケージ １１， ４１ ＩＣチップ １１ａ，４１ａ 電極パッド １２， ４２ プリント基板 １３， ４３ 配線 １４， ４４ スルホール １５， ４５ はんだバンプ １６， ４６ ボンディングワイヤー １７， ４７ モールド樹脂 １８， ４８ 検査パッド １９ Ｎｉメッキ層 ２０ Ａｕメッキ層 ３０， ６０ ＩＣソケット ３１ ＩＣソケットの接触子 ３２ 外部端子 ６１ ボコピン ６２ ボコピン可動用バネ
Claims (5)
- 【請求項１】 ＢＧＡパッケージの側面に、バンプと電
気的に接続された検査パッドを配設してなることを特徴
とするＢＧＡパッケージ。 - 【請求項２】 前記検査パッドが、ＢＧＡパッケージの
側面に所定間隔で設けられていることを特徴とする請求
項１に記載のＢＧＡパッケージ。 - 【請求項３】 ＢＧＡパッケージの側面に配設した検査
パッドと電気的に接続するための接触子を設けたことを
特徴とするＢＧＡパッケージの試験用ソケット。 - 【請求項４】 前記接触子が、弾力性を有することを特
徴とする請求項３に記載のＢＧＡパッケージの試験用ソ
ケット。 - 【請求項５】 ＢＧＡパッケージの側面にバンプと電気
的に接続された検査パッドを設け、該検査パッドを介し
て、試験用ソケットの接触子と電気的導通をとることを
特徴とするＢＧＡパッケージの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9170043A JPH1117058A (ja) | 1997-06-26 | 1997-06-26 | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9170043A JPH1117058A (ja) | 1997-06-26 | 1997-06-26 | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117058A true JPH1117058A (ja) | 1999-01-22 |
Family
ID=15897561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9170043A Pending JPH1117058A (ja) | 1997-06-26 | 1997-06-26 | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117058A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303876B1 (en) | 1999-05-13 | 2001-10-16 | Nec Corporation | LSI package structure |
| JP2002036200A (ja) * | 2000-06-06 | 2002-02-05 | Lucent Technol Inc | マイクロメカニカルデバイスの相互接続 |
| US6756666B2 (en) | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
| WO2005071743A1 (ja) * | 2004-01-22 | 2005-08-04 | Renesas Technology Corp. | 半導体パッケージ及び半導体装置 |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| JP2009147165A (ja) * | 2007-12-14 | 2009-07-02 | Shinko Electric Ind Co Ltd | 半導体装置 |
| US7674989B2 (en) | 2005-06-17 | 2010-03-09 | Nec Electronics Corporation | Wiring board and method for manufacturing the same |
| JP2013004984A (ja) * | 2011-06-17 | 2013-01-07 | Biotronik Se & Co Kg | 半導体パッケージ |
| US8648451B2 (en) | 2010-04-22 | 2014-02-11 | Samsung Electronics Co., Ltd. | Semiconductor package, test socket and related methods |
-
1997
- 1997-06-26 JP JP9170043A patent/JPH1117058A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303876B1 (en) | 1999-05-13 | 2001-10-16 | Nec Corporation | LSI package structure |
| US6756666B2 (en) | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| JP2002036200A (ja) * | 2000-06-06 | 2002-02-05 | Lucent Technol Inc | マイクロメカニカルデバイスの相互接続 |
| US6841862B2 (en) | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
| US7585699B2 (en) | 2000-06-30 | 2009-09-08 | Nec Corporation | Semiconductor package board using a metal base |
| US7696007B2 (en) | 2000-06-30 | 2010-04-13 | Nec Corporation | Semiconductor package board using a metal base |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| WO2005071743A1 (ja) * | 2004-01-22 | 2005-08-04 | Renesas Technology Corp. | 半導体パッケージ及び半導体装置 |
| US7674989B2 (en) | 2005-06-17 | 2010-03-09 | Nec Electronics Corporation | Wiring board and method for manufacturing the same |
| JP2009147165A (ja) * | 2007-12-14 | 2009-07-02 | Shinko Electric Ind Co Ltd | 半導体装置 |
| US8648451B2 (en) | 2010-04-22 | 2014-02-11 | Samsung Electronics Co., Ltd. | Semiconductor package, test socket and related methods |
| JP2013004984A (ja) * | 2011-06-17 | 2013-01-07 | Biotronik Se & Co Kg | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870276B1 (en) | Apparatus for supporting microelectronic substrates | |
| US6062873A (en) | Socket for chip package test | |
| JP4308608B2 (ja) | 半導体装置 | |
| US7898276B2 (en) | Probe card with stacked substrate | |
| JP5342422B2 (ja) | 半導体装置およびその製造方法 | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| JPH10229142A (ja) | ボールグリッドアレイパッケージ | |
| JP3692978B2 (ja) | 配線基板の製造方法 | |
| US6946860B2 (en) | Modularized probe head | |
| US6548756B2 (en) | Packaging and interconnection of contact structure | |
| JPH1117058A (ja) | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
| US6628136B2 (en) | Method and apparatus for testing a semiconductor package | |
| JP3150560B2 (ja) | 半導体装置 | |
| JP2571023B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
| JP3485424B2 (ja) | Ｉｃパッケージ | |
| JP4613457B2 (ja) | 表面実装用接触端子、その端子を用いたプリント基板、および携帯情報端末装置 | |
| JP3895465B2 (ja) | 基板の実装方法、基板の実装構造 | |
| KR100771873B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JP2924847B2 (ja) | 半導体パッケージ | |
| JP2001319943A (ja) | 半導体装置 | |
| JP2024051858A (ja) | 半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ |