JP2001319943A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001319943A JP2001319943A JP2000138262A JP2000138262A JP2001319943A JP 2001319943 A JP2001319943 A JP 2001319943A JP 2000138262 A JP2000138262 A JP 2000138262A JP 2000138262 A JP2000138262 A JP 2000138262A JP 2001319943 A JP2001319943 A JP 2001319943A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pads
- circuit board
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 外形サイズを大きくすることなく、外部への
引出しピン数を減少し、あるいは外部回路基板へのボン
ディングエリアを含めた実装面積を小さくする。 【解決手段】 集積回路基材１１の表面及び裏面に第１
及び第２の半導体集積回路１２，１４が形成されてい
る。集積回路１２は、パッド１３及びワイヤ１７を介し
て、外部の回路基板３０に接続される。集積回路１４
は、バンプ１６を介して回路基板３０に接続される。
引出しピン数を減少し、あるいは外部回路基板へのボン
ディングエリアを含めた実装面積を小さくする。 【解決手段】 集積回路基材１１の表面及び裏面に第１
及び第２の半導体集積回路１２，１４が形成されてい
る。集積回路１２は、パッド１３及びワイヤ１７を介し
て、外部の回路基板３０に接続される。集積回路１４
は、バンプ１６を介して回路基板３０に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
構成及び回路基板への実装構造を改良した半導体装置、
特に外部への引出し端子数（即ち、ピン数）が多い多ピ
ン半導体装置に好適な半導体装置の構造に関するもので
ある。
構成及び回路基板への実装構造を改良した半導体装置、
特に外部への引出し端子数（即ち、ピン数）が多い多ピ
ン半導体装置に好適な半導体装置の構造に関するもので
ある。
【０００２】
【従来の技術】一般に、半導体集積回路（以下単に「集
積回路」という。）を内蔵し、外部への引出しピンを有
する半導体装置の基板実装方法及びこの構造として、例
えば、次の〜等のようなものがある。 リードフレームを用いたもの（ＳＯＰ／ＱＦＰ） ＳＯＰ（Smoll Outline Package ）タイプは、ＬＳＩ
（Large Scale Integration ）の両側からリードが出て
いる面実装タイプである。ＱＦＰ（Quad Flat Package
）タイプは、ＬＳＩの４方向からリードが出ている面
実装タイプである。 ＦＰＣを用いたもの（ＴＡＢ） ＴＡＢ（Tape Automated Bonding）タイプは、テープキ
ャリアと呼ばれるフレキシブル基板に半導体チップが搭
載されている形態のものである。
積回路」という。）を内蔵し、外部への引出しピンを有
する半導体装置の基板実装方法及びこの構造として、例
えば、次の〜等のようなものがある。 リードフレームを用いたもの（ＳＯＰ／ＱＦＰ） ＳＯＰ（Smoll Outline Package ）タイプは、ＬＳＩ
（Large Scale Integration ）の両側からリードが出て
いる面実装タイプである。ＱＦＰ（Quad Flat Package
）タイプは、ＬＳＩの４方向からリードが出ている面
実装タイプである。 ＦＰＣを用いたもの（ＴＡＢ） ＴＡＢ（Tape Automated Bonding）タイプは、テープキ
ャリアと呼ばれるフレキシブル基板に半導体チップが搭
載されている形態のものである。
【０００３】 ワイヤボンディングを用いたもの（Ｃ
ＯＢ） ＣＯＢ（Chip On Board ）タイプは、半導体チップ自身
を直接基板に乗せ、ワイヤボンディングで基板と接続さ
せる構造のものである。 ボールグリッドを用いたもの（ＰＧＡ／ＢＧＡ／フ
リップチップ） ＰＧＡ（Pin Grid Array Package）タイプは、半導体パ
ッケージ裏面から接続ピンが出ている形態のものであ
る。ＢＧＡ（Ball Grid Array Package ）タイプは、半
導体パッケージ裏面から接続用のボール端子（即ち、バ
ンプ）が出ている面実装形態のものである。
ＯＢ） ＣＯＢ（Chip On Board ）タイプは、半導体チップ自身
を直接基板に乗せ、ワイヤボンディングで基板と接続さ
せる構造のものである。 ボールグリッドを用いたもの（ＰＧＡ／ＢＧＡ／フ
リップチップ） ＰＧＡ（Pin Grid Array Package）タイプは、半導体パ
ッケージ裏面から接続ピンが出ている形態のものであ
る。ＢＧＡ（Ball Grid Array Package ）タイプは、半
導体パッケージ裏面から接続用のボール端子（即ち、バ
ンプ）が出ている面実装形態のものである。
【０００４】ところが、これらの半導体装置の構成で
は、次の（ａ）〜（ｃ）のような問題点があった。 （ａ） 複数個の半導体装置を回路基板に搭載する際
は、これらの半導体装置の数に応じた実装面積が必要と
なる。特に、ワイヤボンディングの場合は、半導体装置
周りのボンディングエリアを含めた実装面積を考慮しな
ければならなくなる。 （ｂ） 複数個の半導体装置を回路基板上に並べた場
合、これらの半導体装置同士の配線が複雑になり、回路
基板層数を増やす等の対応をしなければ配線ができない
場合が生じる。 （ｃ） 複数個の半導体装置を回路基板上で接続する場
合、これらの配線長が長くなり、電気的なロスが大きか
った。
は、次の（ａ）〜（ｃ）のような問題点があった。 （ａ） 複数個の半導体装置を回路基板に搭載する際
は、これらの半導体装置の数に応じた実装面積が必要と
なる。特に、ワイヤボンディングの場合は、半導体装置
周りのボンディングエリアを含めた実装面積を考慮しな
ければならなくなる。 （ｂ） 複数個の半導体装置を回路基板上に並べた場
合、これらの半導体装置同士の配線が複雑になり、回路
基板層数を増やす等の対応をしなければ配線ができない
場合が生じる。 （ｃ） 複数個の半導体装置を回路基板上で接続する場
合、これらの配線長が長くなり、電気的なロスが大きか
った。
【０００５】これらの問題点を解決するために、従来、
例えば、次のような文献等で種々の提案が行われてい
る。 文献１；特開平３−２５７８３９号公報 文献２；特開平７−１６９９０５号公報 文献３；特開平７−２２１１３５号公報
例えば、次のような文献等で種々の提案が行われてい
る。 文献１；特開平３−２５７８３９号公報 文献２；特開平７−１６９９０５号公報 文献３；特開平７−２２１１３５号公報
【０００６】文献１の技術は、ＴＡＢ技術を用いて製造
されるテープキャリアを用いた半導体装置において、半
導体素子の上下の両面に電気回路パターン及び突起電極
を設け、前記半導体素子の上下の両面をインナリードボ
ンディングすることにより、上下２枚のテープキャリア
に実装し、前記テープキャリアのアウタリード部を形成
することにより、回路基板に実装可能としている。これ
により、半導体装置の外形サイズを大きくすることな
く、外部引出しピンであるアウタリード部の数の増加を
可能にしている。
されるテープキャリアを用いた半導体装置において、半
導体素子の上下の両面に電気回路パターン及び突起電極
を設け、前記半導体素子の上下の両面をインナリードボ
ンディングすることにより、上下２枚のテープキャリア
に実装し、前記テープキャリアのアウタリード部を形成
することにより、回路基板に実装可能としている。これ
により、半導体装置の外形サイズを大きくすることな
く、外部引出しピンであるアウタリード部の数の増加を
可能にしている。
【０００７】文献２の技術は、表裏から使用可能なパタ
ーンを形成した回路基板に１箇所以上の開口部を設け、
この開口部のサイズよりも大きな半導体素子を該開口部
上に固着し、前記半導体素子の裏面に他の半導体素子を
固着し、これら２つの半導体素子を前記回路基板上のパ
ターンとワイヤボンディングあるいはＴＡＢにより接続
し、全体を樹脂封止している。これにより、半導体素子
と回路基板の全体の厚みを薄くできる。
ーンを形成した回路基板に１箇所以上の開口部を設け、
この開口部のサイズよりも大きな半導体素子を該開口部
上に固着し、前記半導体素子の裏面に他の半導体素子を
固着し、これら２つの半導体素子を前記回路基板上のパ
ターンとワイヤボンディングあるいはＴＡＢにより接続
し、全体を樹脂封止している。これにより、半導体素子
と回路基板の全体の厚みを薄くできる。
【０００８】文献３の技術は、２つの集積回路に、面対
称の位置に電極パッドを設け、これらを対向させてバン
プによって接着し、一方の集積回路を、回路基板等にダ
イボンディングし、さらにこの集積回路の電極パッドを
ワイヤボンディングによって基板のパッドと接続してい
る。これにより、実装密度を向上している。
称の位置に電極パッドを設け、これらを対向させてバン
プによって接着し、一方の集積回路を、回路基板等にダ
イボンディングし、さらにこの集積回路の電極パッドを
ワイヤボンディングによって基板のパッドと接続してい
る。これにより、実装密度を向上している。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
文献１、２、３等の半導体装置では、外部に引出すピン
数が増えると、外形サイズが大きくなったり、あるいは
回路基板へのボンディングエリアを含めた実装面積が大
きくなる等、未だ技術的に十分満足のゆく半導体装置を
提供することが困難であった。本発明は、前記従来技術
が持っていた課題を解決し、外部引出しのピン数が多く
なっても、外形サイズあるいは回路基板への実装面積を
小さくできる半導体装置を提供することを目的とする。
文献１、２、３等の半導体装置では、外部に引出すピン
数が増えると、外形サイズが大きくなったり、あるいは
回路基板へのボンディングエリアを含めた実装面積が大
きくなる等、未だ技術的に十分満足のゆく半導体装置を
提供することが困難であった。本発明は、前記従来技術
が持っていた課題を解決し、外部引出しのピン数が多く
なっても、外形サイズあるいは回路基板への実装面積を
小さくできる半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、半導体装置におい
て、表面に第１の集積回路及び裏面に第２の集積回路が
それぞれ形成された集積回路基材と、前記集積回路基材
の表面に形成されて前記第１の集積回路に接続され、外
部の回路基板のパッドにワイヤで接続される複数の第１
のパッドと、前記集積回路基材の裏面に形成されて前記
第２の集積回路に接続された複数の第２のパッドと、前
記複数の第２のパッドに固着され、前記外部の回路基板
のパッドに溶着される複数のバンプと、を有している。
これにより、第１のパッドをワイヤにて外部の回路基板
のパッドに接続し、バンプをその外部の回路基板の他の
パッドに溶着すれば、外部の回路基板上への実装が行え
る。
に、本発明のうちの第１の発明は、半導体装置におい
て、表面に第１の集積回路及び裏面に第２の集積回路が
それぞれ形成された集積回路基材と、前記集積回路基材
の表面に形成されて前記第１の集積回路に接続され、外
部の回路基板のパッドにワイヤで接続される複数の第１
のパッドと、前記集積回路基材の裏面に形成されて前記
第２の集積回路に接続された複数の第２のパッドと、前
記複数の第２のパッドに固着され、前記外部の回路基板
のパッドに溶着される複数のバンプと、を有している。
これにより、第１のパッドをワイヤにて外部の回路基板
のパッドに接続し、バンプをその外部の回路基板の他の
パッドに溶着すれば、外部の回路基板上への実装が行え
る。
【００１１】第２の発明は、半導体装置において、表面
に第１の集積回路及び裏面に第２の集積回路がそれぞれ
形成された集積回路基材と、前記集積回路基材の表面に
形成されて前記第１の集積回路に接続された複数の第１
のパッドと、内側がワイヤによって前記第１のパッドに
接続され、外側が外部の回路基板のパッドに接続される
複数のリードフレームと、前記集積回路基材の裏面に形
成されて前記第２の集積回路に接続された複数の第２の
パッドと、前記複数の第２のパッドに固着され、前記外
部の回路基板のパッドに溶着される複数のバンプとを有
し、前記第１の集積回路、前記複数の第１のパッド、前
記ワイヤ、及び前記複数のリードフレームの内側が樹脂
封止されている。これにより、リードフレームを外部の
回路基板のパッドに接続し、その外部の回路基板の他の
パッドにバンプを溶着すれば、外部の回路基板上への実
装が行える。
に第１の集積回路及び裏面に第２の集積回路がそれぞれ
形成された集積回路基材と、前記集積回路基材の表面に
形成されて前記第１の集積回路に接続された複数の第１
のパッドと、内側がワイヤによって前記第１のパッドに
接続され、外側が外部の回路基板のパッドに接続される
複数のリードフレームと、前記集積回路基材の裏面に形
成されて前記第２の集積回路に接続された複数の第２の
パッドと、前記複数の第２のパッドに固着され、前記外
部の回路基板のパッドに溶着される複数のバンプとを有
し、前記第１の集積回路、前記複数の第１のパッド、前
記ワイヤ、及び前記複数のリードフレームの内側が樹脂
封止されている。これにより、リードフレームを外部の
回路基板のパッドに接続し、その外部の回路基板の他の
パッドにバンプを溶着すれば、外部の回路基板上への実
装が行える。
【００１２】第３の発明は、第１又は第２の発明の半導
体装置において、前記集積回路基材は、表面に前記第１
の集積回路及び前記複数の第１のパッドが形成された第
１の集積回路基材と、表面が前記第１の集積回路基材の
裏面に接着され、裏面に前記第２の集積回路及び前記複
数の第２のパッドが形成されると共にこの複数の第２の
パッドに前記複数のバンプが固着された第２の集積回路
基材と、で構成している。これにより、第１のパッドを
ワイヤにて外部の回路基板のパッドに接続し、その外部
の回路基板の他のパッドにバンプを溶着すれば、外部の
回路基板上への実装が行える。
体装置において、前記集積回路基材は、表面に前記第１
の集積回路及び前記複数の第１のパッドが形成された第
１の集積回路基材と、表面が前記第１の集積回路基材の
裏面に接着され、裏面に前記第２の集積回路及び前記複
数の第２のパッドが形成されると共にこの複数の第２の
パッドに前記複数のバンプが固着された第２の集積回路
基材と、で構成している。これにより、第１のパッドを
ワイヤにて外部の回路基板のパッドに接続し、その外部
の回路基板の他のパッドにバンプを溶着すれば、外部の
回路基板上への実装が行える。
【００１３】第４の発明は、半導体装置において、表面
に第１の集積回路及びこの第１の集積回路に接続された
複数の第１のパッドが形成された第１の集積回路基材
と、裏面が前記第１の集積回路基材の表面に接着され、
表面に第２の集積回路及びこの第２の集積回路に接続さ
れた複数の第２のパッドが形成された第２の集積回路基
材と、前記複数の第１のパッドと前記複数の第２のパッ
ドを接続する複数の第１のワイヤと、内側が複数の第２
のワイヤによって前記第１のパッド及び前記第２のパッ
ドに接続され、外側が外部の回路基板のパッドに接続さ
れる複数のリードフレームとを有し、前記第１の集積回
路、前記複数の第１のパッド、前記第２の集積回路、前
記複数の第２のパッド、前記複数の第１のワイヤ、前記
複数の第２のワイヤ、及び前記複数のリードフレームの
内側が樹脂封止されている。これにより、第１の集積回
路と第２の集積回路が第１のワイヤによって電気的に接
続される。そして、リードフレームを外部の回路基板の
パッドに接続すれば、外部の回路基板上への実装が行え
る。
に第１の集積回路及びこの第１の集積回路に接続された
複数の第１のパッドが形成された第１の集積回路基材
と、裏面が前記第１の集積回路基材の表面に接着され、
表面に第２の集積回路及びこの第２の集積回路に接続さ
れた複数の第２のパッドが形成された第２の集積回路基
材と、前記複数の第１のパッドと前記複数の第２のパッ
ドを接続する複数の第１のワイヤと、内側が複数の第２
のワイヤによって前記第１のパッド及び前記第２のパッ
ドに接続され、外側が外部の回路基板のパッドに接続さ
れる複数のリードフレームとを有し、前記第１の集積回
路、前記複数の第１のパッド、前記第２の集積回路、前
記複数の第２のパッド、前記複数の第１のワイヤ、前記
複数の第２のワイヤ、及び前記複数のリードフレームの
内側が樹脂封止されている。これにより、第１の集積回
路と第２の集積回路が第１のワイヤによって電気的に接
続される。そして、リードフレームを外部の回路基板の
パッドに接続すれば、外部の回路基板上への実装が行え
る。
【００１４】第５の発明は、半導体装置において、裏面
に第１の集積回路が形成された第１の集積回路基材と、
前記第１の集積回路基材に形成されて前記第１の集積回
路に接続され、外部の回路基板の開口部周辺に形成され
たパッドに導体によって接続される複数の第１のパッド
と、表面に第２の集積回路が形成され、前記外部の回路
基板の開口部内に収容されかつ該第２の集積回路が導電
性接着材によって前記第１の集積回路に接続された第２
の集積回路基材とを有し、前記外部の回路基板の開口部
内、前記第１の集積回路基材の裏面側、及び前記第２の
集積回路基材が樹脂封止されている。
に第１の集積回路が形成された第１の集積回路基材と、
前記第１の集積回路基材に形成されて前記第１の集積回
路に接続され、外部の回路基板の開口部周辺に形成され
たパッドに導体によって接続される複数の第１のパッド
と、表面に第２の集積回路が形成され、前記外部の回路
基板の開口部内に収容されかつ該第２の集積回路が導電
性接着材によって前記第１の集積回路に接続された第２
の集積回路基材とを有し、前記外部の回路基板の開口部
内、前記第１の集積回路基材の裏面側、及び前記第２の
集積回路基材が樹脂封止されている。
【００１５】第６の発明は、第５の発明の半導体装置に
おいて、前記導体はバンプで構成し、前記導電性接着材
は異方性導電シートで構成している。このように第５及
び第６の発明を構成したことにより、導電性接着材によ
って第１の集積回路と第２の集積回路が電気的に接続さ
れる。また、第１のパッドと外部の回路基板のパッドと
が導体によって接続され、該外部の回路基板上に実装さ
れる。
おいて、前記導体はバンプで構成し、前記導電性接着材
は異方性導電シートで構成している。このように第５及
び第６の発明を構成したことにより、導電性接着材によ
って第１の集積回路と第２の集積回路が電気的に接続さ
れる。また、第１のパッドと外部の回路基板のパッドと
が導体によって接続され、該外部の回路基板上に実装さ
れる。
【００１６】
【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態を示す半導体装置の概略の縦断面図
である。この半導体装置１０は、回路基板３０の表面に
形成された複数のＣｕ等のパッド３１に搭載されて接続
されるものであり、シリコン等の集積回路基材１１を有
している。集積回路基材１１の表面には、電子回路から
なる第１の集積回路１２が形成されると共に、この集積
回路１２に接続された複数のＣｕ等の第１のパッド１３
が形成されている。集積回路基材１１の裏面には、電子
回路からなる第２の集積回路１４が形成されると共に、
この集積回路１４に接続された複数のＣｕ等の第２のパ
ッド１５が形成されている。各パッド１５上には、ほぼ
半円球形の半田、Ａｕ等のバンプ１６が固着されてい
る。複数のパッド１３は、ワイヤ１７によって外部の回
路基板３０のパッド３１に接続されるようになってい
る。
明の第１の実施形態を示す半導体装置の概略の縦断面図
である。この半導体装置１０は、回路基板３０の表面に
形成された複数のＣｕ等のパッド３１に搭載されて接続
されるものであり、シリコン等の集積回路基材１１を有
している。集積回路基材１１の表面には、電子回路から
なる第１の集積回路１２が形成されると共に、この集積
回路１２に接続された複数のＣｕ等の第１のパッド１３
が形成されている。集積回路基材１１の裏面には、電子
回路からなる第２の集積回路１４が形成されると共に、
この集積回路１４に接続された複数のＣｕ等の第２のパ
ッド１５が形成されている。各パッド１５上には、ほぼ
半円球形の半田、Ａｕ等のバンプ１６が固着されてい
る。複数のパッド１３は、ワイヤ１７によって外部の回
路基板３０のパッド３１に接続されるようになってい
る。
【００１７】このような構成の半導体装置１０を回路基
板３０上に実装するには、まず、半導体装置１０の裏面
に突出したバンプ１６を位置決めして回路基板３０のパ
ッド３１上に載置する。そして、加熱処理等を施して、
バンプ１６を回路基板３０のパッド３１に溶着する。次
に、半導体装置１０の表面のパッド１３と回路基板３０
の他のパッド３１とを、ワイヤボンディング技術によっ
てワイヤ１７で接続する。これにより、半導体装置１０
が回路基板３０上に実装される。
板３０上に実装するには、まず、半導体装置１０の裏面
に突出したバンプ１６を位置決めして回路基板３０のパ
ッド３１上に載置する。そして、加熱処理等を施して、
バンプ１６を回路基板３０のパッド３１に溶着する。次
に、半導体装置１０の表面のパッド１３と回路基板３０
の他のパッド３１とを、ワイヤボンディング技術によっ
てワイヤ１７で接続する。これにより、半導体装置１０
が回路基板３０上に実装される。
【００１８】このようにして回路基板３０上に実装され
た半導体装置１０では、表面側の集積回路１２が、パッ
ド１３及びワイヤ１７を介して回路基板３０のパッド３
１に電気的に接続され、さらに裏面側の集積回路１４
が、パッド１５及びバンプ１６を介して回路基板３０の
他のパッド３１に電気的に接続される。集積回路１２と
集積回路１４との信号接続は、回路基板３０を介して電
気的に接続される。
た半導体装置１０では、表面側の集積回路１２が、パッ
ド１３及びワイヤ１７を介して回路基板３０のパッド３
１に電気的に接続され、さらに裏面側の集積回路１４
が、パッド１５及びバンプ１６を介して回路基板３０の
他のパッド３１に電気的に接続される。集積回路１２と
集積回路１４との信号接続は、回路基板３０を介して電
気的に接続される。
【００１９】この第１の実施形態では、次の（１）、
（２）のような効果がある。 （１） 半導体装置１０の表面及び裏面に２種類の集積
回路１２，１４が形成されているので、これを回路基板
３０上に実装する場合、従来のような個別の２種類の集
積回路を実装する場合に比べて、実装面積を１／２に削
減することができる。
（２）のような効果がある。 （１） 半導体装置１０の表面及び裏面に２種類の集積
回路１２，１４が形成されているので、これを回路基板
３０上に実装する場合、従来のような個別の２種類の集
積回路を実装する場合に比べて、実装面積を１／２に削
減することができる。
【００２０】（２） 半導体装置１０の表面及び裏面に
２つの集積回路１２，１４が形成され、この２つの集積
回路１２及び１４間の接続は、回路基板３０を介して接
続される。このため、集積回路１２及び１４間の配線距
離を短くでき、特性改善が可能になると共に、高密度実
装が可能になる。さらに、回路基板３０上に実装した複
数の半導体装置１０同士を配線する場合、これらの配線
を簡素化して最適化することができる。また、予め外部
の回路基板３０側の配線を考慮してから２つの集積回路
１２，１４を設計すれば、より一層の効果を得ることが
可能となる。
２つの集積回路１２，１４が形成され、この２つの集積
回路１２及び１４間の接続は、回路基板３０を介して接
続される。このため、集積回路１２及び１４間の配線距
離を短くでき、特性改善が可能になると共に、高密度実
装が可能になる。さらに、回路基板３０上に実装した複
数の半導体装置１０同士を配線する場合、これらの配線
を簡素化して最適化することができる。また、予め外部
の回路基板３０側の配線を考慮してから２つの集積回路
１２，１４を設計すれば、より一層の効果を得ることが
可能となる。
【００２１】（第２の実施形態）図２は、本発明の第２
の実施形態を示す半導体装置の概略の縦断面図であり、
第１の実施形態を示す図１中の要素と共通の要素には共
通の符号が付されている。この半導体装置１０Ａでは、
図１の１枚の集積回路基材１１に代えて、シリコン等の
第１の集積回路基材１１−１とシリコン等の第２の集積
回路基材１１−２とを接着剤１８によって貼り合わせた
構成になっている。即ち、第１の集積回路基材１１−１
の表面には、電子回路からなる第１の集積回路１２が形
成されると共に、この集積回路１２に接続された複数の
Ｃｕ等のパッド１３が形成されている。第１の集積回路
基材１１−１の裏面には、樹脂等の絶縁性の接着剤１８
によって第２の集積回路基材１１−２の表面が貼着され
ている。第２の集積回路基材１１−２の裏面には、電子
回路からなる第２の集積回路１４が形成されると共に、
この集積回路１４に接続された複数のＣｕ等の第２のパ
ッド１５が形成されている。
の実施形態を示す半導体装置の概略の縦断面図であり、
第１の実施形態を示す図１中の要素と共通の要素には共
通の符号が付されている。この半導体装置１０Ａでは、
図１の１枚の集積回路基材１１に代えて、シリコン等の
第１の集積回路基材１１−１とシリコン等の第２の集積
回路基材１１−２とを接着剤１８によって貼り合わせた
構成になっている。即ち、第１の集積回路基材１１−１
の表面には、電子回路からなる第１の集積回路１２が形
成されると共に、この集積回路１２に接続された複数の
Ｃｕ等のパッド１３が形成されている。第１の集積回路
基材１１−１の裏面には、樹脂等の絶縁性の接着剤１８
によって第２の集積回路基材１１−２の表面が貼着され
ている。第２の集積回路基材１１−２の裏面には、電子
回路からなる第２の集積回路１４が形成されると共に、
この集積回路１４に接続された複数のＣｕ等の第２のパ
ッド１５が形成されている。
【００２２】第１の集積回路基材１１−１の表面の複数
のパッド１３は、図１に示すように、ワイヤ１７によっ
て回路基板３０のパッド３１に接続されるようになって
いる。第２の集積回路基材１１−２の裏面の複数のパッ
ド１５には、複数の半田、Ａｕ等のバンプ１６が固着さ
れ、このバンプ１６が回路基板３０のパッド３１上に溶
着されるようになっている。その他の構成は、第１の実
施形態と同様である。このような半導体装置１０Ａは、
第１の実施形態と同様にして回路基板３０上に実装され
る。
のパッド１３は、図１に示すように、ワイヤ１７によっ
て回路基板３０のパッド３１に接続されるようになって
いる。第２の集積回路基材１１−２の裏面の複数のパッ
ド１５には、複数の半田、Ａｕ等のバンプ１６が固着さ
れ、このバンプ１６が回路基板３０のパッド３１上に溶
着されるようになっている。その他の構成は、第１の実
施形態と同様である。このような半導体装置１０Ａは、
第１の実施形態と同様にして回路基板３０上に実装され
る。
【００２３】この第２の実施形態では、第１の実施形態
の効果（１）、（２）と同様の効果が得られる。さら
に、この第２の実施形態では、集積回路１２及びパッド
１３が形成された集積回路基材１１−１と、集積回路１
４及びパッド１５が形成された集積回路基材１１−２と
を、接着剤１８によって貼り合わせた構成であるため、
集積回路基材１１−１と１１−２を別々に製造でき、第
１の実施形態の半導体装置１０に比べて製造工程を簡略
化できるという効果がある。
の効果（１）、（２）と同様の効果が得られる。さら
に、この第２の実施形態では、集積回路１２及びパッド
１３が形成された集積回路基材１１−１と、集積回路１
４及びパッド１５が形成された集積回路基材１１−２と
を、接着剤１８によって貼り合わせた構成であるため、
集積回路基材１１−１と１１−２を別々に製造でき、第
１の実施形態の半導体装置１０に比べて製造工程を簡略
化できるという効果がある。
【００２４】（第３の実施形態）図３は、本発明の第３
の実施形態を示すＳＯＰ形状あるいはＱＦＰ形状の半導
体装置の概略の縦断面図であり、第１の実施形態を示す
図１中の要素と共通の要素には共通の符号が付されてい
る。この半導体装置１０Ｂでは、図１のワイヤ１７に代
えて、ワイヤ１７Ａ及びリードフレーム１９が設けられ
ると共に、表面側が樹脂部材２０で覆われている。即
ち、１枚の集積回路基材１１の表面には、第１の集積回
路１２が形成されると共に、この集積回路１２に接続さ
れた複数のパッド１３が形成されている。集積回路基材
１１の底面には、第２の集積回路１４が形成されると共
に、この集積回路１４に接続された複数のパッド１５が
形成され、さらにこの各パッド１５上にバンプ１６が固
着されている。集積回路基材１１の側面側には、複数の
Ｃｕ等のリードフレーム１９が配設され、これらのリー
ドフレーム１９の内側と集積回路基材１１の表面の複数
のパッド１３とが、ワイヤボンディング技術によってワ
イヤ１７Ａで接続されている。
の実施形態を示すＳＯＰ形状あるいはＱＦＰ形状の半導
体装置の概略の縦断面図であり、第１の実施形態を示す
図１中の要素と共通の要素には共通の符号が付されてい
る。この半導体装置１０Ｂでは、図１のワイヤ１７に代
えて、ワイヤ１７Ａ及びリードフレーム１９が設けられ
ると共に、表面側が樹脂部材２０で覆われている。即
ち、１枚の集積回路基材１１の表面には、第１の集積回
路１２が形成されると共に、この集積回路１２に接続さ
れた複数のパッド１３が形成されている。集積回路基材
１１の底面には、第２の集積回路１４が形成されると共
に、この集積回路１４に接続された複数のパッド１５が
形成され、さらにこの各パッド１５上にバンプ１６が固
着されている。集積回路基材１１の側面側には、複数の
Ｃｕ等のリードフレーム１９が配設され、これらのリー
ドフレーム１９の内側と集積回路基材１１の表面の複数
のパッド１３とが、ワイヤボンディング技術によってワ
イヤ１７Ａで接続されている。
【００２５】集積回路基材１１の表面の第１の集積回路
１２、複数のパッド１３、複数のワイヤ１７Ａ、及び複
数のリードフレーム１９の内側には、合成樹脂等の樹脂
部材２０が充填されて樹脂封止されている。そして、集
積回路基材１１の裏面の集積回路１４、バンプ１６、及
びリードフレーム１９の外側のみが、樹脂部材２０から
突出して外部に露出している。その他の構成は、第１の
実施形態と同様である。
１２、複数のパッド１３、複数のワイヤ１７Ａ、及び複
数のリードフレーム１９の内側には、合成樹脂等の樹脂
部材２０が充填されて樹脂封止されている。そして、集
積回路基材１１の裏面の集積回路１４、バンプ１６、及
びリードフレーム１９の外側のみが、樹脂部材２０から
突出して外部に露出している。その他の構成は、第１の
実施形態と同様である。
【００２６】このようなＳＯＰ形状あるいはＱＦＰ形状
の半導体装置１０Ｂを製造するには、例えば、集積回路
１２，１４、パッド１３，１５、及びバンプ１６が形成
された集積回路基材１１を用意し、この集積回路基材１
１とリードフレーム１９とを金型等にセットする。そし
て、ワイヤボンディング技術によって集積回路基材１１
の表面のパッド１３とリードフレーム１９の内側とをワ
イヤ１７Ａで接続する。その後、集積回路基材１１及び
リードフレーム１９の接続箇所を覆うように、樹脂部材
２０を充填して樹脂封止すれば、図３の半導体装置１０
Ｂが得られる。
の半導体装置１０Ｂを製造するには、例えば、集積回路
１２，１４、パッド１３，１５、及びバンプ１６が形成
された集積回路基材１１を用意し、この集積回路基材１
１とリードフレーム１９とを金型等にセットする。そし
て、ワイヤボンディング技術によって集積回路基材１１
の表面のパッド１３とリードフレーム１９の内側とをワ
イヤ１７Ａで接続する。その後、集積回路基材１１及び
リードフレーム１９の接続箇所を覆うように、樹脂部材
２０を充填して樹脂封止すれば、図３の半導体装置１０
Ｂが得られる。
【００２７】製造された半導体装置１０Ｂを、例えば図
１の外部の回路基板３０上に実装するには、バンプ１６
及びリードフレーム１９の外側を位置決めして回路基板
３０のパッド３１上に載置する。そして、半田リフロー
等により、バンプ１６及びリードフレーム１９の外側と
回路基板３０のパッド３１とを接続すれば、該回路基板
３０上に半導体装置１０Ｂが実装される。
１の外部の回路基板３０上に実装するには、バンプ１６
及びリードフレーム１９の外側を位置決めして回路基板
３０のパッド３１上に載置する。そして、半田リフロー
等により、バンプ１６及びリードフレーム１９の外側と
回路基板３０のパッド３１とを接続すれば、該回路基板
３０上に半導体装置１０Ｂが実装される。
【００２８】このようにして実装された半導体装置１０
Ｂでは、集積回路基材１１の表面の集積回路１２が、パ
ッド１３、ワイヤ１７Ａ及びリードフレーム１９を介し
て回路基板３０のパッド３１に接続され、該集積回路基
材１１の裏面の集積回路１４が、バンプ１６を介して該
回路基板３０のパッド３１に接続される。集積回路基材
１１の表面の集積回路１２と裏面の集積回路１４とは、
外部の回路基板３０を介して電気的に接続されることに
なる。
Ｂでは、集積回路基材１１の表面の集積回路１２が、パ
ッド１３、ワイヤ１７Ａ及びリードフレーム１９を介し
て回路基板３０のパッド３１に接続され、該集積回路基
材１１の裏面の集積回路１４が、バンプ１６を介して該
回路基板３０のパッド３１に接続される。集積回路基材
１１の表面の集積回路１２と裏面の集積回路１４とは、
外部の回路基板３０を介して電気的に接続されることに
なる。
【００２９】この第３の実施形態では、第１の実施形態
の効果（１）、（２）が得られる他に、次の（ａ）、
（ｂ）のような効果もある。 （ａ） 外部の回路基板３０のパッド３１にワイヤボン
ディングすることなく、他のデュアルインパッケージ
（ＤＩＰ）タイプ等の半導体装置と同様に、半田リフロ
ー等により、バンプ１６及びリードフレーム１９の外側
を外部の回路基板３０のパッド３１に接続することがで
きる。このため、従来のボンディング装置をそのまま使
用することができる。
の効果（１）、（２）が得られる他に、次の（ａ）、
（ｂ）のような効果もある。 （ａ） 外部の回路基板３０のパッド３１にワイヤボン
ディングすることなく、他のデュアルインパッケージ
（ＤＩＰ）タイプ等の半導体装置と同様に、半田リフロ
ー等により、バンプ１６及びリードフレーム１９の外側
を外部の回路基板３０のパッド３１に接続することがで
きる。このため、従来のボンディング装置をそのまま使
用することができる。
【００３０】（ｂ） 集積回路基材１１の表面の集積回
路１２、ワイヤ１７Ａ、及びリードフレーム１９の内側
が樹脂部材２０で覆われているため、強度的に信頼性の
ある半導体装置部品とすることができる。また、集積回
路基材１１の裏面側の集積回路１４を樹脂部材２０で覆
い、この樹脂部材２０からバンプ１６を突出させるよう
にすれば、より信頼性の高い半導体装置部品が得られ
る。
路１２、ワイヤ１７Ａ、及びリードフレーム１９の内側
が樹脂部材２０で覆われているため、強度的に信頼性の
ある半導体装置部品とすることができる。また、集積回
路基材１１の裏面側の集積回路１４を樹脂部材２０で覆
い、この樹脂部材２０からバンプ１６を突出させるよう
にすれば、より信頼性の高い半導体装置部品が得られ
る。
【００３１】（第４の実施形態）図４は、本発明の第４
の実施形態を示す半導体装置の概略の縦断面図であり、
第２の実施形態を示す図２及び第３の実施形態を示す図
３中の要素と共通の要素には共通の符号が付されてい
る。この半導体装置１０Ｃでは、図３の半導体装置１０
Ｂにおいて、この１枚の集積回路基材１１に代えて、図
２に示す２枚の集積回路基材１１−１，１１−２を設け
た構成になっている。
の実施形態を示す半導体装置の概略の縦断面図であり、
第２の実施形態を示す図２及び第３の実施形態を示す図
３中の要素と共通の要素には共通の符号が付されてい
る。この半導体装置１０Ｃでは、図３の半導体装置１０
Ｂにおいて、この１枚の集積回路基材１１に代えて、図
２に示す２枚の集積回路基材１１−１，１１−２を設け
た構成になっている。
【００３２】即ち、第１の集積回路基材１１−１の表面
には、第１の集積回路１２が形成されると共に、この集
積回路１２に接続された複数の第１のパッド１３が形成
されている。第１の集積回路基材１１−１の表面には、
接着剤１８によって第２の集積回路基材１１−２の裏面
が接着されている。第２の集積回路基材１１−２の表面
には、第２の集積回路１４が形成されると共に、この集
積回路１４に接続された複数の第２のパッド１５が形成
されている。接着剤１８によって２段重ねに接着された
集積回路基材１１−１及び１１−２の側面側には、複数
のリードフレーム１９が配設されている。上側の集積回
路１４と下側の集積回路１２とは、パッド１５及び１３
に接続されたワイヤ１７Ｂによって電気的に接続されて
いる。さらに、上側のパッド１５はワイヤ１７Ｃによっ
てリードフレーム１９の内側に接続され、下側のパッド
１３がワイヤ１７Ｄによって他のリードフレーム１９の
内側に接続されている。２段の集積回路基材１１−１，
１１−２の側面と表面、ワイヤ１７Ｂ，１７Ｃ，１７
Ｄ、及びリードフレーム１９の内側には、合成樹脂等の
樹脂部材２０Ａが充填されて樹脂封止されている。
には、第１の集積回路１２が形成されると共に、この集
積回路１２に接続された複数の第１のパッド１３が形成
されている。第１の集積回路基材１１−１の表面には、
接着剤１８によって第２の集積回路基材１１−２の裏面
が接着されている。第２の集積回路基材１１−２の表面
には、第２の集積回路１４が形成されると共に、この集
積回路１４に接続された複数の第２のパッド１５が形成
されている。接着剤１８によって２段重ねに接着された
集積回路基材１１−１及び１１−２の側面側には、複数
のリードフレーム１９が配設されている。上側の集積回
路１４と下側の集積回路１２とは、パッド１５及び１３
に接続されたワイヤ１７Ｂによって電気的に接続されて
いる。さらに、上側のパッド１５はワイヤ１７Ｃによっ
てリードフレーム１９の内側に接続され、下側のパッド
１３がワイヤ１７Ｄによって他のリードフレーム１９の
内側に接続されている。２段の集積回路基材１１−１，
１１−２の側面と表面、ワイヤ１７Ｂ，１７Ｃ，１７
Ｄ、及びリードフレーム１９の内側には、合成樹脂等の
樹脂部材２０Ａが充填されて樹脂封止されている。
【００３３】このような構成の半導体装置１０Ｃを製造
するには、例えば、集積回路基材１１−１及び１１−２
を接着剤１８によって接着しておき、この２段の集積回
路基板１１−１，１１−２と複数のリードフレーム１９
とを金型等にセットする。そして、上側の集積回路１４
のパッド１５と下側の集積回路１２のパッド１３とをワ
イヤ１７Ｂで電気的に接続すると共に、上側のパッド１
５とリードフレーム１９の内側とをワイヤ１７Ｃで接続
し、さらに下側のパッド１３と他のリードフレーム１９
の内側とをワイヤ１７Ｄで接続する。その後、２段の集
積回路基材１１−１，１１−２の表面と側面、及びリー
ドフレーム１９の内側の接続箇所に樹脂部材２０Ａを充
填して樹脂封止すれば、図４の半導体装置１０Ｃが得ら
れる。
するには、例えば、集積回路基材１１−１及び１１−２
を接着剤１８によって接着しておき、この２段の集積回
路基板１１−１，１１−２と複数のリードフレーム１９
とを金型等にセットする。そして、上側の集積回路１４
のパッド１５と下側の集積回路１２のパッド１３とをワ
イヤ１７Ｂで電気的に接続すると共に、上側のパッド１
５とリードフレーム１９の内側とをワイヤ１７Ｃで接続
し、さらに下側のパッド１３と他のリードフレーム１９
の内側とをワイヤ１７Ｄで接続する。その後、２段の集
積回路基材１１−１，１１−２の表面と側面、及びリー
ドフレーム１９の内側の接続箇所に樹脂部材２０Ａを充
填して樹脂封止すれば、図４の半導体装置１０Ｃが得ら
れる。
【００３４】製造された半導体装置１０Ｃを図１の回路
基板３０上に実装するには、例えば、樹脂部材２０Ａか
ら突出したリードフレーム１９の外側を位置決めして回
路基板３０のパッド３１上に載置する。そして、半田リ
フロー等により、リードフレーム１９の外側と回路基板
３０のパッド３１とを接続すれば、半導体装置１０Ｃを
回路基板３０上に実装できる。
基板３０上に実装するには、例えば、樹脂部材２０Ａか
ら突出したリードフレーム１９の外側を位置決めして回
路基板３０のパッド３１上に載置する。そして、半田リ
フロー等により、リードフレーム１９の外側と回路基板
３０のパッド３１とを接続すれば、半導体装置１０Ｃを
回路基板３０上に実装できる。
【００３５】この第４の実施形態では、第１〜第３の実
施形態とほぼ同様の効果が得られる上に、次の（ｉ）〜
(iii）のような効果もある。 （ｉ） 異なる２つの集積回路１２及び１４間を、半導
体装置１０Ｃ内のワイヤ１７Ｂによって接続するため、
第１〜第３の実施形態のように、これらの集積回路１２
と１４を外部の回路基板３０を介して接続する必要がな
く、接続の効率化を図ることができる。しかも、集積回
路１２と１４間の配線距離も短くできることで、特性改
善が可能になる。例えば、集積回路１２のパッド１３の
数が３００ピン、集積回路１４のパッド１５の数が２０
０ピンで、これらの集積回路１２と１４の接続パッド数
が１００ピンの場合、半導体装置１０Ｃ内での接続が１
００本となり、外部へは３００ピン引出せばよいことに
なる。従来のように集積回路１２と１４を個別に分けて
回路基板３０上に実装すると、パッド１３の数及びパッ
ド１５の数を合わせて５００ピン分引出す必要がある。
本実施形態では、２００ピン分、回路基板３０側の負担
が少なくなり、高密度実装が可能になる。従って、２つ
の集積回路１２と１４間の配線を最適化することができ
る。また、予め回路基板３０側の配線を考慮してから重
ねる集積回路１２と１４を設計すると、より一層の効果
を得ることが可能となる。
施形態とほぼ同様の効果が得られる上に、次の（ｉ）〜
(iii）のような効果もある。 （ｉ） 異なる２つの集積回路１２及び１４間を、半導
体装置１０Ｃ内のワイヤ１７Ｂによって接続するため、
第１〜第３の実施形態のように、これらの集積回路１２
と１４を外部の回路基板３０を介して接続する必要がな
く、接続の効率化を図ることができる。しかも、集積回
路１２と１４間の配線距離も短くできることで、特性改
善が可能になる。例えば、集積回路１２のパッド１３の
数が３００ピン、集積回路１４のパッド１５の数が２０
０ピンで、これらの集積回路１２と１４の接続パッド数
が１００ピンの場合、半導体装置１０Ｃ内での接続が１
００本となり、外部へは３００ピン引出せばよいことに
なる。従来のように集積回路１２と１４を個別に分けて
回路基板３０上に実装すると、パッド１３の数及びパッ
ド１５の数を合わせて５００ピン分引出す必要がある。
本実施形態では、２００ピン分、回路基板３０側の負担
が少なくなり、高密度実装が可能になる。従って、２つ
の集積回路１２と１４間の配線を最適化することができ
る。また、予め回路基板３０側の配線を考慮してから重
ねる集積回路１２と１４を設計すると、より一層の効果
を得ることが可能となる。
【００３６】（ii） 半導体装置１０Ｃを回路基板３０
上に実装する場合、リードフレーム１９のみを接続すれ
ばよいので、該リードフレーム１９の接続本数を削減で
き、さらにこの削減によってリードフレーム間のピッチ
を広くすることができるため、接続信頼性をより向上で
きる。 (iii） 集積回路１２及び１４間の接続を最短にできる
ため、低消費電力化が可能になる。
上に実装する場合、リードフレーム１９のみを接続すれ
ばよいので、該リードフレーム１９の接続本数を削減で
き、さらにこの削減によってリードフレーム間のピッチ
を広くすることができるため、接続信頼性をより向上で
きる。 (iii） 集積回路１２及び１４間の接続を最短にできる
ため、低消費電力化が可能になる。
【００３７】（第５の実施形態）図５は、本発明の第５
の実施形態を示す半導体装置の概略の縦断面図である。
この半導体装置１０Ｄは、外部の回路基板３０に形成さ
れた開口部３２に実装されるものであり、第１の集積回
路基材１１−１を有している。集積回路基材１１−１の
裏面には、電子回路からなる第１の集積回路１２が形成
されると共に、この集積回路１２に接続された複数の第
１のパッド１３が形成されている。各パッド１３上に
は、導体（例えば、半田、Ａｕ等のバンプ）１６Ａが固
着され、このバンプ１６Ａが、外部の回路基板３０の開
口部３２周辺に形成された複数のパッド３１上に載置さ
れて接続されるようになっている。第１の集積回路基材
１１−１の裏面には、導電性接着材（例えば、異方性導
電シート）２１によって第２の集積回路基材１１−２の
表面が接着されている。第２の集積回路基材１１−２
は、開口部３２内に収容され、表面に電子回路からなる
第２の集積回路１４が形成されている。
の実施形態を示す半導体装置の概略の縦断面図である。
この半導体装置１０Ｄは、外部の回路基板３０に形成さ
れた開口部３２に実装されるものであり、第１の集積回
路基材１１−１を有している。集積回路基材１１−１の
裏面には、電子回路からなる第１の集積回路１２が形成
されると共に、この集積回路１２に接続された複数の第
１のパッド１３が形成されている。各パッド１３上に
は、導体（例えば、半田、Ａｕ等のバンプ）１６Ａが固
着され、このバンプ１６Ａが、外部の回路基板３０の開
口部３２周辺に形成された複数のパッド３１上に載置さ
れて接続されるようになっている。第１の集積回路基材
１１−１の裏面には、導電性接着材（例えば、異方性導
電シート）２１によって第２の集積回路基材１１−２の
表面が接着されている。第２の集積回路基材１１−２
は、開口部３２内に収容され、表面に電子回路からなる
第２の集積回路１４が形成されている。
【００３８】異方性導電シート２１は、シリコンゴムベ
ースシート等の絶縁部２１ａの表裏に複数の金属線２１
ｂが埋められた構造をしており、シート上下方向の接続
のみ可能で、左右方向は絶縁されており、ＬＳＩソケッ
ト等でも使用されている。集積回路基材１１−１と１１
−２を異方性導電シート２１で接着することにより、第
１の集積回路１２と第２の集積回路１４とがこの異方性
導電シート２１を介して電気的に接続されている。回路
基板３０の開口部３２内には、合成樹脂等の樹脂部材２
０Ｂが充填され、この樹脂部材２０Ｂによって第１の集
積回路１２、異方性導電シート２１、及び第２の集積回
路基材１１−２が樹脂封止されている。
ースシート等の絶縁部２１ａの表裏に複数の金属線２１
ｂが埋められた構造をしており、シート上下方向の接続
のみ可能で、左右方向は絶縁されており、ＬＳＩソケッ
ト等でも使用されている。集積回路基材１１−１と１１
−２を異方性導電シート２１で接着することにより、第
１の集積回路１２と第２の集積回路１４とがこの異方性
導電シート２１を介して電気的に接続されている。回路
基板３０の開口部３２内には、合成樹脂等の樹脂部材２
０Ｂが充填され、この樹脂部材２０Ｂによって第１の集
積回路１２、異方性導電シート２１、及び第２の集積回
路基材１１−２が樹脂封止されている。
【００３９】このような構成の半導体装置１０Ｄを製造
するには、例えば、集積回路１２、複数のパッド１３、
及び複数のバンプ１６Ａが形成された集積回路基材１１
−１の裏面に、異方性導電シート２１によって集積回路
基材１１−２を接着しておく。そして、集積回路基材１
１−１側のバンプ１６Ａを位置決めして回路基板３０の
パッド３１上に載置し、半田付け等によって該バンプ１
６Ａをパッド３１に接続する。その後、回路基板３０の
開口部３２内に樹脂部材２０Ｂを充填して集積回路基材
１１−２等を樹脂封止すれば、図５の半導体装置１０Ｄ
が得られる。製造された半導体装置１０Ｄでは、第１の
集積回路１２と第２の集積回路１４とが、該半導体装置
１０Ｄ内の異方性導電シート２１によって接続される。
そして、第１の集積回路１２は、パッド１３及びバンプ
１６Ａを介して外部の回路基板３０のパッド３１と接続
されることとなる。
するには、例えば、集積回路１２、複数のパッド１３、
及び複数のバンプ１６Ａが形成された集積回路基材１１
−１の裏面に、異方性導電シート２１によって集積回路
基材１１−２を接着しておく。そして、集積回路基材１
１−１側のバンプ１６Ａを位置決めして回路基板３０の
パッド３１上に載置し、半田付け等によって該バンプ１
６Ａをパッド３１に接続する。その後、回路基板３０の
開口部３２内に樹脂部材２０Ｂを充填して集積回路基材
１１−２等を樹脂封止すれば、図５の半導体装置１０Ｄ
が得られる。製造された半導体装置１０Ｄでは、第１の
集積回路１２と第２の集積回路１４とが、該半導体装置
１０Ｄ内の異方性導電シート２１によって接続される。
そして、第１の集積回路１２は、パッド１３及びバンプ
１６Ａを介して外部の回路基板３０のパッド３１と接続
されることとなる。
【００４０】この第５の実施形態では、第１〜第４の実
施形態とほぼ同様の効果が得られる上に、次の（イ）〜
（ハ）のような効果もある。 （イ） 外部の回路基板３０の開口部３２内に集積回路
基材１１−２を収容するようにしたので、該回路基板３
０に対し、半導体装置１０Ｄの実装高さを大幅に抑える
ことができる。 （ロ） 開口部３２内に充填した樹脂部材２０Ｂによっ
て集積回路基材１１−２等が樹脂封止されているので、
強度信頼性が向上する。 （ハ） 第１の集積回路１２と第２の集積回路１４は、
異方性導電シート２１によって接続されているので、こ
れらの間の接続をさらに短縮でき、これによって消費電
力をより減少できる。
施形態とほぼ同様の効果が得られる上に、次の（イ）〜
（ハ）のような効果もある。 （イ） 外部の回路基板３０の開口部３２内に集積回路
基材１１−２を収容するようにしたので、該回路基板３
０に対し、半導体装置１０Ｄの実装高さを大幅に抑える
ことができる。 （ロ） 開口部３２内に充填した樹脂部材２０Ｂによっ
て集積回路基材１１−２等が樹脂封止されているので、
強度信頼性が向上する。 （ハ） 第１の集積回路１２と第２の集積回路１４は、
異方性導電シート２１によって接続されているので、こ
れらの間の接続をさらに短縮でき、これによって消費電
力をより減少できる。
【００４１】（変形例）なお、本発明は上記実施形態に
限定されず、種々の変形が可能である。この変形例とし
ては、例えば、次の（１）、（２）のようなものがあ
る。 （１） 図３において、１枚の集積回路基材１１に代え
て、図２の２枚の集積回路基材１１−１，１１−２を設
けてもよい。これにより、図３の第３の実施形態とほぼ
同様の効果が得られる。
限定されず、種々の変形が可能である。この変形例とし
ては、例えば、次の（１）、（２）のようなものがあ
る。 （１） 図３において、１枚の集積回路基材１１に代え
て、図２の２枚の集積回路基材１１−１，１１−２を設
けてもよい。これにより、図３の第３の実施形態とほぼ
同様の効果が得られる。
【００４２】（２） 図５において、集積回路基材１１
−１の裏面に接着された集積回路基材１１−２を予め樹
脂部材２０Ｂで樹脂封止しておき、この樹脂部材２０Ｂ
を回路基板３０の開口部３２内に挿入して実装するよう
にしてもよい。これにより、実装作業を簡略化できる。
また、バンプ１６Ａは、リードフレーム、ＴＡＢ導体等
の他の導体を用いて回路基板３０のパッド３１に接続し
たり、あるいは異方性導電シート２１を他の導電性接着
材で置き換えてもよい。
−１の裏面に接着された集積回路基材１１−２を予め樹
脂部材２０Ｂで樹脂封止しておき、この樹脂部材２０Ｂ
を回路基板３０の開口部３２内に挿入して実装するよう
にしてもよい。これにより、実装作業を簡略化できる。
また、バンプ１６Ａは、リードフレーム、ＴＡＢ導体等
の他の導体を用いて回路基板３０のパッド３１に接続し
たり、あるいは異方性導電シート２１を他の導電性接着
材で置き換えてもよい。
【００４３】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、集積回路基材の表面及び裏面に第１及び第２
の集積回路を形成し、これらの第１の集積回路をワイヤ
によって外部の回路基板のパッドに接続すると共に、第
２の集積回路をバンプによって該回路基板の他のパッド
に接続するようにしたので、外部への接続のためのパッ
ド数が多い多ピン半導体装置においても、外形サイズを
大きくすることなく、外部の回路基板へのボンディング
エリアを含めた実装面積を小さくすることができる。
によれば、集積回路基材の表面及び裏面に第１及び第２
の集積回路を形成し、これらの第１の集積回路をワイヤ
によって外部の回路基板のパッドに接続すると共に、第
２の集積回路をバンプによって該回路基板の他のパッド
に接続するようにしたので、外部への接続のためのパッ
ド数が多い多ピン半導体装置においても、外形サイズを
大きくすることなく、外部の回路基板へのボンディング
エリアを含めた実装面積を小さくすることができる。
【００４４】第２の発明によれば、集積回路基材の表面
及び裏面に第１及び第２の集積回路を形成し、これらの
第１の集積回路にリードフレームを接続すると共に、第
２の集積回路にパッドを接続し、さらにこれらの集積回
路基材、及びリードフレームとの接続箇所を樹脂封止す
るようにしたので、第１の発明とほぼ同様の効果が得ら
れる上に、リードフレームを用いて外部の回路基板と簡
単に接続して実装することができる。さらに、集積回路
基材及びリードフレームとの接続箇所が樹脂封止されて
いるので、強度的信頼性を向上できる。
及び裏面に第１及び第２の集積回路を形成し、これらの
第１の集積回路にリードフレームを接続すると共に、第
２の集積回路にパッドを接続し、さらにこれらの集積回
路基材、及びリードフレームとの接続箇所を樹脂封止す
るようにしたので、第１の発明とほぼ同様の効果が得ら
れる上に、リードフレームを用いて外部の回路基板と簡
単に接続して実装することができる。さらに、集積回路
基材及びリードフレームとの接続箇所が樹脂封止されて
いるので、強度的信頼性を向上できる。
【００４５】第３の発明によれば、第１の集積回路基材
と第２の集積回路基材とを接着したので、第１及び第２
の発明とほぼ同様の効果が得られる上に、第１と第２の
集積回路基材を別個に製造しておき、これらを接着すれ
ばよいので、第１及び第２の発明のような１枚の集積回
路基材を用いたものよりも、製造の簡略化が可能にな
る。
と第２の集積回路基材とを接着したので、第１及び第２
の発明とほぼ同様の効果が得られる上に、第１と第２の
集積回路基材を別個に製造しておき、これらを接着すれ
ばよいので、第１及び第２の発明のような１枚の集積回
路基材を用いたものよりも、製造の簡略化が可能にな
る。
【００４６】第４の発明によれば、第１と第２の集積回
路を半導体装置内のワイヤによって接続するようにした
ので、第１〜第３の発明とほぼ同様の効果が得られる上
に、第１と第２の集積回路が内部のワイヤで接続されて
いるため、該第１と第２の集積回路間の配線を最適化で
きる。さらに、リードフレームによって外部の回路基板
と接続するだけで実装できるので、このリードフレーム
の数を削減でき、この削減によってリードフレームのピ
ッチを広くすることができるため、接続信頼性を向上で
きる。さらに、予め外部の回路基板側の配線を考慮して
から重ねる第１と第２の集積回路を設計すると、より一
層の効果を得ることができる。
路を半導体装置内のワイヤによって接続するようにした
ので、第１〜第３の発明とほぼ同様の効果が得られる上
に、第１と第２の集積回路が内部のワイヤで接続されて
いるため、該第１と第２の集積回路間の配線を最適化で
きる。さらに、リードフレームによって外部の回路基板
と接続するだけで実装できるので、このリードフレーム
の数を削減でき、この削減によってリードフレームのピ
ッチを広くすることができるため、接続信頼性を向上で
きる。さらに、予め外部の回路基板側の配線を考慮して
から重ねる第１と第２の集積回路を設計すると、より一
層の効果を得ることができる。
【００４７】第５の発明によれば、第１と第２の集積回
路を導電性接着材によって接着し、第２の集積回路基材
を外部の回路基板の開口部内に収容し、この開口部内を
樹脂封止するようにしたので、外部の回路基板に対し、
半導体装置の実装高さを大幅に抑えることができ、さら
に開口部内が樹脂封止されているので、強度信頼性が向
上する。しかも、第１と第２の集積回路が導電性接着材
によって電気的に接続されているので、この第１と第２
の集積回路間の接続をさらに短縮でき、これによってさ
らなる低消費電力化が可能になる。第６の発明によれ
ば、導体をバンプで構成したので、外部の回路基板への
実装時の接続が簡単になる。さらに、導電性接着材を異
方性導電シートで構成したので、第１と第２の集積回路
を簡単かつ的確に接続できる。
路を導電性接着材によって接着し、第２の集積回路基材
を外部の回路基板の開口部内に収容し、この開口部内を
樹脂封止するようにしたので、外部の回路基板に対し、
半導体装置の実装高さを大幅に抑えることができ、さら
に開口部内が樹脂封止されているので、強度信頼性が向
上する。しかも、第１と第２の集積回路が導電性接着材
によって電気的に接続されているので、この第１と第２
の集積回路間の接続をさらに短縮でき、これによってさ
らなる低消費電力化が可能になる。第６の発明によれ
ば、導体をバンプで構成したので、外部の回路基板への
実装時の接続が簡単になる。さらに、導電性接着材を異
方性導電シートで構成したので、第１と第２の集積回路
を簡単かつ的確に接続できる。
【図１】本発明の第１の実施形態を示す半導体装置の概
略の縦断面図である。
略の縦断面図である。
【図２】本発明の第２の実施形態を示す半導体装置の概
略の縦断面図である。
略の縦断面図である。
【図３】本発明の第３の実施形態を示す半導体装置の概
略の縦断面図である。
略の縦断面図である。
【図４】本発明の第４の実施形態を示す半導体装置の概
略の縦断面図である。
略の縦断面図である。
【図５】本発明の第５の実施形態を示す半導体装置の概
略の縦断面図である。
略の縦断面図である。
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 半導体装置 １１，１１−１，１１−２ 集積回路基材 １２，１４ 集積回路 １３，１５，３１ パッド １６，１６Ａ バンプ １７，１７Ａ，１７Ｂ，１７Ｃ，１７Ｄ ワイヤ １８ 接着剤 ２０，２０Ａ，２０Ｂ 樹脂部材 ２１ 異方性導電シート ３０ 回路基板 ３２ 開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18
Claims (6)
- 【請求項１】 表面に第１の半導体集積回路及び裏面に
第２の半導体集積回路がそれぞれ形成された集積回路基
材と、 前記集積回路基材の表面に形成されて前記第１の半導体
集積回路に接続され、外部の回路基板のパッドにワイヤ
で接続される複数の第１のパッドと、 前記集積回路基材の裏面に形成されて前記第２の半導体
集積回路に接続された複数の第２のパッドと、 前記複数の第２のパッドに固着され、前記外部の回路基
板のパッドに溶着される複数のバンプと、 を有することを特徴とする半導体装置。 - 【請求項２】 表面に第１の半導体集積回路及び裏面に
第２の半導体集積回路がそれぞれ形成された集積回路基
材と、 前記集積回路基材の表面に形成されて前記第１の半導体
集積回路に接続された複数の第１のパッドと、 内側がワイヤによって前記第１のパッドに接続され、外
側が外部の回路基板のパッドに接続される複数のリード
フレームと、 前記集積回路基材の裏面に形成されて前記第２の半導体
集積回路に接続された複数の第２のパッドと、 前記複数の第２のパッドに固着され、前記外部の回路基
板のパッドに溶着される複数のバンプとを有し、 前記第１の半導体集積回路、前記複数の第１のパッド、
前記ワイヤ、及び前記複数のリードフレームの内側が樹
脂封止されたことを特徴とする半導体装置。 - 【請求項３】 前記集積回路基材は、 表面に前記第１の半導体集積回路及び前記複数の第１の
パッドが形成された第１の集積回路基材と、 表面が前記第１の集積回路基材の裏面に接着され、裏面
に前記第２の半導体集積回路及び前記複数の第２のパッ
ドが形成されると共にこの複数の第２のパッドに前記複
数のバンプが固着された第２の集積回路基材と、 で構成したことを特徴とする請求項１又は２記載の半導
体装置。 - 【請求項４】 表面に第１の半導体集積回路及びこの第
１の半導体集積回路に接続された複数の第１のパッドが
形成された第１の集積回路基材と、 裏面が前記第１の集積回路基材の表面に接着され、表面
に第２の半導体集積回路及びこの第２の半導体集積回路
に接続された複数の第２のパッドが形成された第２の集
積回路基材と、 前記複数の第１のパッドと前記複数の第２のパッドを接
続する複数の第１のワイヤと、 内側が複数の第２のワイヤによって前記第１のパッド及
び前記第２のパッドに接続され、外側が外部の回路基板
のパッドに接続される複数のリードフレームとを有し、 前記第１の半導体集積回路、前記複数の第１のパッド、
前記第２の半導体集積回路、前記複数の第２のパッド、
前記複数の第１のワイヤ、前記複数の第２のワイヤ、及
び前記複数のリードフレームの内側が樹脂封止されたこ
とを特徴とする半導体装置。 - 【請求項５】 裏面に第１の半導体集積回路が形成され
た第１の集積回路基材と、 前記第１の集積回路基材に形成されて前記第１の半導体
集積回路に接続され、外部の回路基板の開口部周辺に形
成されたパッドに導体によって接続される複数の第１の
パッドと、 表面に第２の半導体集積回路が形成され、前記外部の回
路基板の開口部内に収容されかつ該第２の半導体集積回
路が導電性接着材によって前記第１の半導体集積回路に
接続された第２の集積回路基材とを有し、 前記外部の回路基板の開口部内、前記第１の集積回路基
材の裏面側、及び前記第２の集積回路基材が樹脂封止さ
れたことを特徴とする半導体装置。 - 【請求項６】 前記導体はバンプで構成し、前記導電性
接着材は異方性導電シートで構成したことを特徴とする
請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138262A JP2001319943A (ja) | 2000-05-11 | 2000-05-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138262A JP2001319943A (ja) | 2000-05-11 | 2000-05-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001319943A true JP2001319943A (ja) | 2001-11-16 |
Family
ID=18645901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000138262A Pending JP2001319943A (ja) | 2000-05-11 | 2000-05-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001319943A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332549A (ja) * | 2002-05-17 | 2003-11-21 | Fuji Photo Film Co Ltd | 実装構造および撮像装置 |
| JP2010141110A (ja) * | 2008-12-11 | 2010-06-24 | Sharp Corp | 半導体装置 |
| JP2011176049A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Electric Works Co Ltd | 半導体素子の実装構造 |
-
2000
- 2000-05-11 JP JP2000138262A patent/JP2001319943A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332549A (ja) * | 2002-05-17 | 2003-11-21 | Fuji Photo Film Co Ltd | 実装構造および撮像装置 |
| JP2010141110A (ja) * | 2008-12-11 | 2010-06-24 | Sharp Corp | 半導体装置 |
| CN101752340B (zh) * | 2008-12-11 | 2012-04-18 | 夏普株式会社 | 半导体装置 |
| US8269353B2 (en) | 2008-12-11 | 2012-09-18 | Sharp Kabushiki Kaisha | Semiconductor device having a plurality of adhesion area patterns and one or more non-adhesion area patterns |
| JP2011176049A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Electric Works Co Ltd | 半導体素子の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US6891276B1 (en) | Semiconductor package device | |
| JPH07335783A (ja) | 半導体装置及び半導体装置ユニット | |
| JPH0637248A (ja) | 積み重ね半導体マルチチップモジュールおよびその製造方法 | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| US20120306064A1 (en) | Chip package | |
| US6455355B1 (en) | Method of mounting an exposed-pad type of semiconductor device over a printed circuit board | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JP2001156251A (ja) | 半導体装置 | |
| US6989295B1 (en) | Method of making a semiconductor package device that includes an insulative housing with first and second housing portions | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP2001319943A (ja) | 半導体装置 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3600138B2 (ja) | 半導体装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH08220188A (ja) | 半導体装置用ソケット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |