JPH1091136A - 電子計算機システム - Google Patents
電子計算機システムInfo
- Publication number
- JPH1091136A JPH1091136A JP9153659A JP15365997A JPH1091136A JP H1091136 A JPH1091136 A JP H1091136A JP 9153659 A JP9153659 A JP 9153659A JP 15365997 A JP15365997 A JP 15365997A JP H1091136 A JPH1091136 A JP H1091136A
- Authority
- JP
- Japan
- Prior art keywords
- register
- memory
- address
- cycle
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】高速な画像データ処理を可能にする低コストな
コンピュータを提供すること。 【解決手段】システムメモリ１９及び表示メモリ１５と
してＤＲＡＭアレイを使用し、表示制御装置５が、シス
テムメモリ１９及び表示メモリ５に対するＤＲＡＭリフ
レッシュの制御を行うと共に、ホストプロセッサ１がら
のアクセス要求のサイクルとＤＲＡＭリフレッシュのサ
イクルと優先順位を可変にし得る。
コンピュータを提供すること。 【解決手段】システムメモリ１９及び表示メモリ１５と
してＤＲＡＭアレイを使用し、表示制御装置５が、シス
テムメモリ１９及び表示メモリ５に対するＤＲＡＭリフ
レッシュの制御を行うと共に、ホストプロセッサ１がら
のアクセス要求のサイクルとＤＲＡＭリフレッシュのサ
イクルと優先順位を可変にし得る。
Description
【０００１】
【産業上の利用分野】本発明は電子計算機装置（システ
ム）およびこれに類似したものに関し、特に高解像度の
ビデオ表示を実現するための改良されたデータ処理装置
に関する。
ム）およびこれに類似したものに関し、特に高解像度の
ビデオ表示を実現するための改良されたデータ処理装置
に関する。
【０００２】
【従来の技術】陰極線管等の画面上の画像として電子計
算機（コンピュータ）からの出力を与えることは従来か
ら行われている。この画面は実際上ドット（画素）の集
まりで構成され、したがって画像は、所望の画像を形成
するのに必要なこれらの画素を選択し照射することによ
って形成される。得ようとした画像が数字や他の記号の
単純なパターンにすぎないならば、この画像は比較的少
ない数の画素で実現できる。しかし、（高い解像度をも
った）より複雑な画像を得ようとするならば、かなり多
数の画素をもった画面を選ばなければならない。
算機（コンピュータ）からの出力を与えることは従来か
ら行われている。この画面は実際上ドット（画素）の集
まりで構成され、したがって画像は、所望の画像を形成
するのに必要なこれらの画素を選択し照射することによ
って形成される。得ようとした画像が数字や他の記号の
単純なパターンにすぎないならば、この画像は比較的少
ない数の画素で実現できる。しかし、（高い解像度をも
った）より複雑な画像を得ようとするならば、かなり多
数の画素をもった画面を選ばなければならない。
【０００３】ここで、画像を形成するのに用いられる各
画素はコンピュータの処理部からの別々の出力信号によ
って照射されること、解像度を高めるためにはより多数
の画素を有する画面が必要であることが理解されるべき
である。すなわち、各ビデオデータ信号も画面に転送さ
れる以前に記憶されなければならないから、画像の解像
度を高めるためにも、データ記憶部はこれら全部のデー
タ信号を受信し保持するためのメモリセルの数を対応し
て増加させなければならない。
画素はコンピュータの処理部からの別々の出力信号によ
って照射されること、解像度を高めるためにはより多数
の画素を有する画面が必要であることが理解されるべき
である。すなわち、各ビデオデータ信号も画面に転送さ
れる以前に記憶されなければならないから、画像の解像
度を高めるためにも、データ記憶部はこれら全部のデー
タ信号を受信し保持するためのメモリセルの数を対応し
て増加させなければならない。
【０００４】画面上に表示される画像の解像度を高める
目的で多数の画素をもつ別の画面が用いられるとすれ
ば、それだけで装置全体のコストが不釣り合いに増大す
ることはない。しかし、メモリ要素（回路）の大きさ
（容量）は装置のコストの重要なファクタであり、また
提供されている画像の解像度が増大すると記憶部とビデ
オ部の間で全てのデータ信号の完全な転送をなすのに利
用できる時間間隔は実際に減少してしまう。
目的で多数の画素をもつ別の画面が用いられるとすれ
ば、それだけで装置全体のコストが不釣り合いに増大す
ることはない。しかし、メモリ要素（回路）の大きさ
（容量）は装置のコストの重要なファクタであり、また
提供されている画像の解像度が増大すると記憶部とビデ
オ部の間で全てのデータ信号の完全な転送をなすのに利
用できる時間間隔は実際に減少してしまう。
【０００５】これらの欠点を回避、軽減するために多く
の企画、提案がなされた。特に、大容量記憶装置は多数
の入力信号を収容するのに用いることができるが、前述
したように、このような装置はもともと高価で、ホーム
コンピュータ（マイコン）装置（システム）でそれを使
用するとこのようなコンピュータシステムのコストが大
きく増大してしまう。高いデータ速度のために高速アク
セスのできる特製の記憶装置を与える技術を用いること
もできるが、このような装置は低速アクセス記憶装置よ
りなお一層高価である。
の企画、提案がなされた。特に、大容量記憶装置は多数
の入力信号を収容するのに用いることができるが、前述
したように、このような装置はもともと高価で、ホーム
コンピュータ（マイコン）装置（システム）でそれを使
用するとこのようなコンピュータシステムのコストが大
きく増大してしまう。高いデータ速度のために高速アク
セスのできる特製の記憶装置を与える技術を用いること
もできるが、このような装置は低速アクセス記憶装置よ
りなお一層高価である。
【０００６】別の記憶装置（メモリユニット）を単に付
加するだけでもデータ記憶容量は増大できる。しかし、
これによってシステム全体コストが増大するだけでな
く、各記憶装置は別々の記憶構成要素であるから、画素
にビデオデータを転送するのに要する時間が長くなりが
ちである。
加するだけでもデータ記憶容量は増大できる。しかし、
これによってシステム全体コストが増大するだけでな
く、各記憶装置は別々の記憶構成要素であるから、画素
にビデオデータを転送するのに要する時間が長くなりが
ちである。
【０００７】データ記憶装置が複数個の別々のＲＡＭ装
置（チップ）によって構成されるとき生ずる問題の一部
を、それらＲＡＭ装置をシフトレジスタと並列に相互接
続してこれらＲＡＭ装置の全部がアンロードされかつそ
の内容が同時にシフトレジスタに転送されるようにして
軽減することが提案された。次に、シフトレジスタ内の
データは順次適当なビデオデータ転送速度で画素にクロ
ックされる。この技術はデータ転送サイクルを単一のメ
モリチップに対応するサイクルまで減少するには極めて
有益であったが、コスト増大の問題には解決を示してい
ない。さらに、記憶回路は標準的な構造のメモリユニッ
トで構成されるから、記憶装置には元々、画面上の画素
よりも多くのセルが存在し、記憶装置がビデオ部にアン
ロードされるときにはいつでも画像を形成するのに実際
必要なものより多くのセルをアンロードすることが必要
である。
置（チップ）によって構成されるとき生ずる問題の一部
を、それらＲＡＭ装置をシフトレジスタと並列に相互接
続してこれらＲＡＭ装置の全部がアンロードされかつそ
の内容が同時にシフトレジスタに転送されるようにして
軽減することが提案された。次に、シフトレジスタ内の
データは順次適当なビデオデータ転送速度で画素にクロ
ックされる。この技術はデータ転送サイクルを単一のメ
モリチップに対応するサイクルまで減少するには極めて
有益であったが、コスト増大の問題には解決を示してい
ない。さらに、記憶回路は標準的な構造のメモリユニッ
トで構成されるから、記憶装置には元々、画面上の画素
よりも多くのセルが存在し、記憶装置がビデオ部にアン
ロードされるときにはいつでも画像を形成するのに実際
必要なものより多くのセルをアンロードすることが必要
である。
【０００８】従来の装置（システム）用の制御回路は３
つの別々の制御器すなわち、システムメモリを取扱うも
の、テキスト情報を取扱うもの、図形情報を取扱うもの
を必要とした。これらの従来のシステムはしばしばビデ
オメモリの障害となった。
つの別々の制御器すなわち、システムメモリを取扱うも
の、テキスト情報を取扱うもの、図形情報を取扱うもの
を必要とした。これらの従来のシステムはしばしばビデ
オメモリの障害となった。
【０００９】ビットマップされたコントローラサブシス
テムの性能が適当な時間内にテキストを扱うのに十分な
程のものならテキストサブシステムが必要となるにすぎ
ない。今日、多くの製品ではテキストとグラフィックス
は１つのサブシステムに結合される。しかし、これらの
システムはシステムメモリのほんの一部と表示メモリと
の間で物理的に分離されたデータバスを持たなければな
らないという欠点がある。主システムメモリの一部が表
示データと共通のメモリスペースを持っている一例で
は、性能にとって重要なルーチンを含むのに用いられる
高速ＯＭに接続された別の分離したデータバスが存在す
る。
テムの性能が適当な時間内にテキストを扱うのに十分な
程のものならテキストサブシステムが必要となるにすぎ
ない。今日、多くの製品ではテキストとグラフィックス
は１つのサブシステムに結合される。しかし、これらの
システムはシステムメモリのほんの一部と表示メモリと
の間で物理的に分離されたデータバスを持たなければな
らないという欠点がある。主システムメモリの一部が表
示データと共通のメモリスペースを持っている一例で
は、性能にとって重要なルーチンを含むのに用いられる
高速ＯＭに接続された別の分離したデータバスが存在す
る。
【００１０】表示装置は大抵、常時表示データでリフレ
ッシュされなければならないという事実のために、表示
メモリの内容を表示装置に連続して転送するという比較
的一定した“バックグラウンド”タスクを行う必要があ
る。通常のＲＡＭを用いるこのバックグラウンドタスク
はそのＲＡＭとの間のデータバスを８５％も独占するこ
とがある。マルチポートビデオＲＡＭ型装置（たとえば
テキサスインスツルメンツ社のＴＭＳ４１６１）では、
表示リフレッシュタスクに必要とされるデータバスの必
要量は３％以下に落とすことができる。他の型式のＲＡ
Ｍを用いると上記の障害が生じる。
ッシュされなければならないという事実のために、表示
メモリの内容を表示装置に連続して転送するという比較
的一定した“バックグラウンド”タスクを行う必要があ
る。通常のＲＡＭを用いるこのバックグラウンドタスク
はそのＲＡＭとの間のデータバスを８５％も独占するこ
とがある。マルチポートビデオＲＡＭ型装置（たとえば
テキサスインスツルメンツ社のＴＭＳ４１６１）では、
表示リフレッシュタスクに必要とされるデータバスの必
要量は３％以下に落とすことができる。他の型式のＲＡ
Ｍを用いると上記の障害が生じる。
【００１１】表示データを保持する従来のメモリを用い
るシステムでは、処理装置の主システムメモリのかなり
の部分が表示データバスと同じ物理的データバス上に存
在しないことが必須であって、そうでないとシステムの
性能は大幅に減少してしまうであろう。たとえば、バス
サイクルの８０％が表示リフレッシュに割当てられてい
るバスに処理装置が接続されているとすれば、全体のシ
ステム性能は（アクセスがほんの２０％すなわち１／５
になるために）１／５にも低下するだろう。
るシステムでは、処理装置の主システムメモリのかなり
の部分が表示データバスと同じ物理的データバス上に存
在しないことが必須であって、そうでないとシステムの
性能は大幅に減少してしまうであろう。たとえば、バス
サイクルの８０％が表示リフレッシュに割当てられてい
るバスに処理装置が接続されているとすれば、全体のシ
ステム性能は（アクセスがほんの２０％すなわち１／５
になるために）１／５にも低下するだろう。
【００１２】表示データに対して従来のメモリを用い
る、現在までの解決方法は（全部ではないにしても）少
なくともかなりの部分でＣＰＵの主システムメモリバス
を表示メモリデータバスから隔離することであった。こ
の隔離によって、処理装置は表示メモリバスの外でより
隔離されたシステムメモリバス上でかなり高速で動作す
ることになる。日本電気株式会社によって製造されたＮ
ＥＣ７２２０を用いるシステムのような場合には、表示
メモリの隔離は、処理装置のそこへのアクセスを非常に
限定されたものにするにすぎない。
る、現在までの解決方法は（全部ではないにしても）少
なくともかなりの部分でＣＰＵの主システムメモリバス
を表示メモリデータバスから隔離することであった。こ
の隔離によって、処理装置は表示メモリバスの外でより
隔離されたシステムメモリバス上でかなり高速で動作す
ることになる。日本電気株式会社によって製造されたＮ
ＥＣ７２２０を用いるシステムのような場合には、表示
メモリの隔離は、処理装置のそこへのアクセスを非常に
限定されたものにするにすぎない。
【００１３】
【発明の概要】本発明は、上述の従来技術の課題のいく
つかを克服し、高速なデータ処理を低コストで可能にす
る電子計算機システムを提供する。即ち本願発明は、デ
ータを記憶するためのＤＲＡＭアレイを有するメモリ
と、表示用ビットマップ・データを記憶するＤＲＡＭア
レイを有する表示メモリと、前記システムメモリに記憶
されたデータを処理し、そお処理デーを前記表示メモリ
に送るホストプロセッサと、前記システムメモリ及び表
示メモリに対するＤＲＡＭリフレッシュの制御を行うと
共に、前記システムメモリ及び表示メモリに対する前記
ホストプロセッサのアクセス要求のサイクルと前記ＤＲ
ＡＭリフレッシュのサイクルとの優先順位を変更する表
示制御装置、を含む電子計算機システムである。この構
成により、低コストのＤＲＡＭアレイをシステムメモリ
及び表示メモリ双方として用い、かつその２つのメモリ
を共通データバスに接続する場合に生じるおそれのある
メモリサイクルの重複をサイクルの優先順位の変更を行
う制御により対応し、高速な画像データ処理を低コスト
で可能にする。
つかを克服し、高速なデータ処理を低コストで可能にす
る電子計算機システムを提供する。即ち本願発明は、デ
ータを記憶するためのＤＲＡＭアレイを有するメモリ
と、表示用ビットマップ・データを記憶するＤＲＡＭア
レイを有する表示メモリと、前記システムメモリに記憶
されたデータを処理し、そお処理デーを前記表示メモリ
に送るホストプロセッサと、前記システムメモリ及び表
示メモリに対するＤＲＡＭリフレッシュの制御を行うと
共に、前記システムメモリ及び表示メモリに対する前記
ホストプロセッサのアクセス要求のサイクルと前記ＤＲ
ＡＭリフレッシュのサイクルとの優先順位を変更する表
示制御装置、を含む電子計算機システムである。この構
成により、低コストのＤＲＡＭアレイをシステムメモリ
及び表示メモリ双方として用い、かつその２つのメモリ
を共通データバスに接続する場合に生じるおそれのある
メモリサイクルの重複をサイクルの優先順位の変更を行
う制御により対応し、高速な画像データ処理を低コスト
で可能にする。
【００１４】
【実施例】図１を参照する。図１は本発明によるビデオ
システムコントローラの実施例を示すブロック図であ
る。図１に示されたブロックには、マイクロプロセッサ
１、ビデオシステムコントローラ３、および表示メモリ
（表示マルチポートメモリ）５（これは本発明の譲受人
に譲受されここに参考のために加入されている米国特許
出願第５６７，０４０号に開示されたようなものであ
る）がある。表示メモリ５の出力はシフトレジスタ７に
接続される。そのシフトレジスタ７は双方向データバス
９Ａを介して適当なモニタ（テレビジョン）表示装置
（ＣＲＴモニタ）１１や他の出力装置または入力装置へ
印加するためにデータを任意のデジタル−アナログ（Ｄ
−Ａ）コンバータ９にシフトする。さらに、システムダ
イナミックＲＡＭ１９がマイクロプロセッサ１による処
理のためのデータや命令の記憶のために備えられてい
る。マイクロプロセッサ１は端子１５からのデータ入力
を含み、ビデオシステムコントローラ３、表示メモリ５
およびシステムダイナミックＲＡＭ１９にマイクロプロ
セッサ１を接続する双方向データバス１７にそのデータ
を与える。さらに、マイクロプロセッサ１はビデオシス
テムコントローラ３および第２の端子１９にアドレス情
報を与え、これらは端子１５とともにキーボードのよう
なポート装置および当該システムが用いることのできる
他の周辺装置に接続される。マイクロプロセッサ１はア
ドレスバス２１を介してアドレス情報をビデオシステム
コントローラ３に与える。マイクロプロセッサ１とビデ
オシステムコントローラ３の間のインタフェースの処理
は双方向バス２３によってなされ、それを通って制御信
号が両者の間で転送される。ビデオシステムコントロー
ラ３の出力はアドレスバス２５を介して表示メモリ５お
よびシステムダイナミックＲＡＭ１９にアドレス情報お
よび制御信号の形で与えられる。表示メモリ５とシステ
ムダイナミックＲＡＭ１９の間のデータ転送の制御は制
御バス２７を介してビデオシステムコントローラ３によ
ってなされる。さらに、同期・帰線消去信号が同期線２
９を介してＣＲＴモニタ１１に与えられる。マイクロプ
ロセッサ１は、データバス１７によってそこに与えられ
るか、それ自身の内部メモリに記憶されたプログラム命
令を実行する。これらのプログラム命令に応答して、コ
マンドの形の制御信号およびデータがビデオシステムコ
ントローラ３に送られる。ビデオシステムコントローラ
３は４つの基本的な作用を行う。この４つの作用とは、
(1)マイクロプロセッサ１がシステムダイナミックＲＡ
Ｍ１９および表示メモリ５への事実上無競争のアクセス
をなすことができるようにすること、(2) システムダイ
ナミックＲＡＭ１９および表示メモリ５の内部に記憶さ
れたデータを維持するのに必要なリフレッシュサイクル
を自動的に発生すること、(3) 表示メモリ５、とくにそ
の内部に含まれるシフトレジスタ内に新しいビデオデー
タを周期的にロードするのに必要な表示更新サイクルを
実施すること、(4) ＣＲＴモニタ１１を制御するのに必
要なビデオ同期信号および帰線消去信号を発生するこ
と、である。
システムコントローラの実施例を示すブロック図であ
る。図１に示されたブロックには、マイクロプロセッサ
１、ビデオシステムコントローラ３、および表示メモリ
（表示マルチポートメモリ）５（これは本発明の譲受人
に譲受されここに参考のために加入されている米国特許
出願第５６７，０４０号に開示されたようなものであ
る）がある。表示メモリ５の出力はシフトレジスタ７に
接続される。そのシフトレジスタ７は双方向データバス
９Ａを介して適当なモニタ（テレビジョン）表示装置
（ＣＲＴモニタ）１１や他の出力装置または入力装置へ
印加するためにデータを任意のデジタル−アナログ（Ｄ
−Ａ）コンバータ９にシフトする。さらに、システムダ
イナミックＲＡＭ１９がマイクロプロセッサ１による処
理のためのデータや命令の記憶のために備えられてい
る。マイクロプロセッサ１は端子１５からのデータ入力
を含み、ビデオシステムコントローラ３、表示メモリ５
およびシステムダイナミックＲＡＭ１９にマイクロプロ
セッサ１を接続する双方向データバス１７にそのデータ
を与える。さらに、マイクロプロセッサ１はビデオシス
テムコントローラ３および第２の端子１９にアドレス情
報を与え、これらは端子１５とともにキーボードのよう
なポート装置および当該システムが用いることのできる
他の周辺装置に接続される。マイクロプロセッサ１はア
ドレスバス２１を介してアドレス情報をビデオシステム
コントローラ３に与える。マイクロプロセッサ１とビデ
オシステムコントローラ３の間のインタフェースの処理
は双方向バス２３によってなされ、それを通って制御信
号が両者の間で転送される。ビデオシステムコントロー
ラ３の出力はアドレスバス２５を介して表示メモリ５お
よびシステムダイナミックＲＡＭ１９にアドレス情報お
よび制御信号の形で与えられる。表示メモリ５とシステ
ムダイナミックＲＡＭ１９の間のデータ転送の制御は制
御バス２７を介してビデオシステムコントローラ３によ
ってなされる。さらに、同期・帰線消去信号が同期線２
９を介してＣＲＴモニタ１１に与えられる。マイクロプ
ロセッサ１は、データバス１７によってそこに与えられ
るか、それ自身の内部メモリに記憶されたプログラム命
令を実行する。これらのプログラム命令に応答して、コ
マンドの形の制御信号およびデータがビデオシステムコ
ントローラ３に送られる。ビデオシステムコントローラ
３は４つの基本的な作用を行う。この４つの作用とは、
(1)マイクロプロセッサ１がシステムダイナミックＲＡ
Ｍ１９および表示メモリ５への事実上無競争のアクセス
をなすことができるようにすること、(2) システムダイ
ナミックＲＡＭ１９および表示メモリ５の内部に記憶さ
れたデータを維持するのに必要なリフレッシュサイクル
を自動的に発生すること、(3) 表示メモリ５、とくにそ
の内部に含まれるシフトレジスタ内に新しいビデオデー
タを周期的にロードするのに必要な表示更新サイクルを
実施すること、(4) ＣＲＴモニタ１１を制御するのに必
要なビデオ同期信号および帰線消去信号を発生するこ
と、である。
【００１５】表示メモリ５はＣＲＴモニタ１１用のどん
な画面表示も収容するに十分なセルを有するビットマッ
プＲＡＭユニット（チップ）を含み、さらに、表示メモ
リ５内の別々の事前選択された列のセルに対応する位置
に複数個のタップを有する直列シフトレジスタを含む。
さらに、問題のビットを含むそのシフトレジスタの一部
だけをアンロードするためにタップを選択するための設
備がなされ、それによってそのシフトレジスタの使用さ
れない部分を効果的に除外でき、問題となっているデー
タをＣＲＴモニタ１１に転送する時間が減少される。任
意の高速シフトレジスタ７は導体３１を介して表示メモ
リ５の内部シフトレジスタポートにインタフェースさ
れ、任意のＤ−Ａビデオ変換器９または他の出力装置、
入力装置にデータをシフトする。ＣＲＴモニタ１１は、
ビデオシステムコントローラ３（これは任意のシフトレ
ジスタ７およびＤ−Ａビデオ変換器９を介した表示メモ
リ５からＣＲＴモニタ１１へのデータ転送を処理する）
の制御の下にデータバス１７を介してマイクロプロセッ
サ１から与えられた情報を表示する。システムに対する
タイミングはシステムクロック３３によって与えられ、
それはシステム、特にビデオシステムコントローラ３、
表示メモリ５およびシフトレジスタ７にシフト、ロード
クロックを与える。
な画面表示も収容するに十分なセルを有するビットマッ
プＲＡＭユニット（チップ）を含み、さらに、表示メモ
リ５内の別々の事前選択された列のセルに対応する位置
に複数個のタップを有する直列シフトレジスタを含む。
さらに、問題のビットを含むそのシフトレジスタの一部
だけをアンロードするためにタップを選択するための設
備がなされ、それによってそのシフトレジスタの使用さ
れない部分を効果的に除外でき、問題となっているデー
タをＣＲＴモニタ１１に転送する時間が減少される。任
意の高速シフトレジスタ７は導体３１を介して表示メモ
リ５の内部シフトレジスタポートにインタフェースさ
れ、任意のＤ−Ａビデオ変換器９または他の出力装置、
入力装置にデータをシフトする。ＣＲＴモニタ１１は、
ビデオシステムコントローラ３（これは任意のシフトレ
ジスタ７およびＤ−Ａビデオ変換器９を介した表示メモ
リ５からＣＲＴモニタ１１へのデータ転送を処理する）
の制御の下にデータバス１７を介してマイクロプロセッ
サ１から与えられた情報を表示する。システムに対する
タイミングはシステムクロック３３によって与えられ、
それはシステム、特にビデオシステムコントローラ３、
表示メモリ５およびシフトレジスタ７にシフト、ロード
クロックを与える。
【００１６】図２を説明する。図２は図１のビデオシス
テムコントローラ３の機能ブロック図を示す。図２にお
いて、マルチプレクサ４９は、表示メモリ５のメモリセ
ルをリフレッシュするのに用いられるリフレッシュアド
レスカウンタからと、Ｘ−Ｙアドレスレジスタ４３から
と、そして制御ビデオ内部レジスタ３９からのシフトレ
ジスタアドレスと同様に、アドレスバス２１経由でのマ
イクロプロセッサ１からのアドレスを受ける。これらの
アドレスは表示メモリ５やシステムＤＲＡＭ１９に対し
て必要な列アドレスの９ビット行に変換される。マイク
ロプロセッサ１によって与えられるアドレスは２つのグ
ループに分けられる。すなわちＲＡ０〜ＲＡ８はデータ
バス２１Ｒを介して行アドレスラッチ４７に与えられる
行アドレスビットであり、ＣＡ０〜ＣＡ８はデータバス
２１Ｃを介して列アドレスラッチ４１に与えられる列ア
ドレスビットである。無論、簡略記号ＣＡは列アドレス
ビットを表わす。アービタ作動可能論理３７は、データ
バス２３を介して運ばれる制御信号の一部としてマイク
ロプロセッサ１に作動可能／保留信号を与えるととも
に、マルチプレクサ４９およびデータバス２５によって
表示メモリ５に与えられるアドレス源を決定する。マル
チプレクサ４９およびそれにともなう行列アドレスのマ
ルチプレクシングを制御するのに用いられる制御信号
は、メモリアドレスを表わすＭＡ０〜ＭＡ８の形でデー
タバス２５で出力されるときメモリサイクル発生器３５
によって発生される。マイクロプロセッサ１からの行ア
ドレス入力および列アドレス入力はそれぞれ、表示メモ
リ５にマルチプレクシングされる前に制御信号“ＡＬ
Ｅ”の立下り端によって行アドレスラッチ４７および列
アドレスラッチ４１に保持される。Ｘ−Ｙアドレスレジ
スタ４３および制御・ビデオ内部レジスタ３９はマイク
ロプロセッサ１によって直接アクセス可能なプログラム
可能レジスタである。
テムコントローラ３の機能ブロック図を示す。図２にお
いて、マルチプレクサ４９は、表示メモリ５のメモリセ
ルをリフレッシュするのに用いられるリフレッシュアド
レスカウンタからと、Ｘ−Ｙアドレスレジスタ４３から
と、そして制御ビデオ内部レジスタ３９からのシフトレ
ジスタアドレスと同様に、アドレスバス２１経由でのマ
イクロプロセッサ１からのアドレスを受ける。これらの
アドレスは表示メモリ５やシステムＤＲＡＭ１９に対し
て必要な列アドレスの９ビット行に変換される。マイク
ロプロセッサ１によって与えられるアドレスは２つのグ
ループに分けられる。すなわちＲＡ０〜ＲＡ８はデータ
バス２１Ｒを介して行アドレスラッチ４７に与えられる
行アドレスビットであり、ＣＡ０〜ＣＡ８はデータバス
２１Ｃを介して列アドレスラッチ４１に与えられる列ア
ドレスビットである。無論、簡略記号ＣＡは列アドレス
ビットを表わす。アービタ作動可能論理３７は、データ
バス２３を介して運ばれる制御信号の一部としてマイク
ロプロセッサ１に作動可能／保留信号を与えるととも
に、マルチプレクサ４９およびデータバス２５によって
表示メモリ５に与えられるアドレス源を決定する。マル
チプレクサ４９およびそれにともなう行列アドレスのマ
ルチプレクシングを制御するのに用いられる制御信号
は、メモリアドレスを表わすＭＡ０〜ＭＡ８の形でデー
タバス２５で出力されるときメモリサイクル発生器３５
によって発生される。マイクロプロセッサ１からの行ア
ドレス入力および列アドレス入力はそれぞれ、表示メモ
リ５にマルチプレクシングされる前に制御信号“ＡＬ
Ｅ”の立下り端によって行アドレスラッチ４７および列
アドレスラッチ４１に保持される。Ｘ−Ｙアドレスレジ
スタ４３および制御・ビデオ内部レジスタ３９はマイク
ロプロセッサ１によって直接アクセス可能なプログラム
可能レジスタである。
【００１７】図２の実施例のデータバス１７はほんの８
ビット幅で、Ｘ−Ｙアドレスレジスタ４３、制御・ビデ
オレジスタ３９の各レジスタは１６ビット幅である。結
局、マイクロプロセッサ１はレジスタの上位ビットおよ
び下位ビットを別々のサイクルでアクセスする。アドレ
スバス２１Ｃの一部である列アドレスビット線に入力さ
れたビット値はレジスタの上位バイト、下位バイトのど
ちらがアドレス指定されるかを決定する。内部レジスタ
のアクセスは、サイクルの最初に機能選択線ＦＳ０〜Ｆ
Ｓ２によって指定される適当な機能コード選択を設定す
ることによって可能である。レジスタ（図２の実施例で
は全部で１８個まで）のうちの１つを選択することは、
マイクロプロセッサ１によるアクセスの間にアクセスバ
ス２１Ｃの一部であるデータ線ＣＡ６〜ＣＡ２上の５ビ
ットコード入力によって決定される。ＣＡ１上の入力値
はレジスタの上位バイトまたは下位バイトを選択する。
読出し書込み線の状態、すなわち、データバス２３上に
存在する制御線である列アドレス使用可能下位バイト、
ＣＥＬが低くなる以前およびその間有効でなければなら
ないＲ／Ｗ入力はレジスタアクセスが読取りであるか書
込みであるかを決定する。制御・ビデオ内部レジスタは
ビデオタイミングレジスタ、表示更新レジスタおよび制
御レジスタを含む。ビデオタイミングレジスタは図１の
ＣＲＴモニタ１１を制御するのに必要な水平、垂直同期
信号および帰線消去信号を発生するためにプログラムさ
れる。これらのレジスタにロードされる値はＣＲＴモニ
タ１１の特別の表示解像度よびタイミング条件に合うよ
うに特注される。インターレース走査モード、非インタ
ーレース走査モードとも利用可能である。ビデオシステ
ムコントローラは、表示メモリ５内に発生する図形画像
が外部のビデオ信号に重ねられなければならない適用分
解を外部的に発生する同期信号に限定するためにプログ
ラムできる。
ビット幅で、Ｘ−Ｙアドレスレジスタ４３、制御・ビデ
オレジスタ３９の各レジスタは１６ビット幅である。結
局、マイクロプロセッサ１はレジスタの上位ビットおよ
び下位ビットを別々のサイクルでアクセスする。アドレ
スバス２１Ｃの一部である列アドレスビット線に入力さ
れたビット値はレジスタの上位バイト、下位バイトのど
ちらがアドレス指定されるかを決定する。内部レジスタ
のアクセスは、サイクルの最初に機能選択線ＦＳ０〜Ｆ
Ｓ２によって指定される適当な機能コード選択を設定す
ることによって可能である。レジスタ（図２の実施例で
は全部で１８個まで）のうちの１つを選択することは、
マイクロプロセッサ１によるアクセスの間にアクセスバ
ス２１Ｃの一部であるデータ線ＣＡ６〜ＣＡ２上の５ビ
ットコード入力によって決定される。ＣＡ１上の入力値
はレジスタの上位バイトまたは下位バイトを選択する。
読出し書込み線の状態、すなわち、データバス２３上に
存在する制御線である列アドレス使用可能下位バイト、
ＣＥＬが低くなる以前およびその間有効でなければなら
ないＲ／Ｗ入力はレジスタアクセスが読取りであるか書
込みであるかを決定する。制御・ビデオ内部レジスタは
ビデオタイミングレジスタ、表示更新レジスタおよび制
御レジスタを含む。ビデオタイミングレジスタは図１の
ＣＲＴモニタ１１を制御するのに必要な水平、垂直同期
信号および帰線消去信号を発生するためにプログラムさ
れる。これらのレジスタにロードされる値はＣＲＴモニ
タ１１の特別の表示解像度よびタイミング条件に合うよ
うに特注される。インターレース走査モード、非インタ
ーレース走査モードとも利用可能である。ビデオシステ
ムコントローラは、表示メモリ５内に発生する図形画像
が外部のビデオ信号に重ねられなければならない適用分
解を外部的に発生する同期信号に限定するためにプログ
ラムできる。
【００１８】表示更新レジスタが要求されるのはビデオ
システムコントローラ３がビデオ表示を周期的にリフレ
ッシュするのに必要な表示更新サイクルを発生するから
である。表示更新レジスタは各表示更新サイクルの間表
示メモリ５への行、タップ点アドレスを保持する。表示
更新サイクルは、メモリシステムの各表示メモリ５内で
メモリセルアレイとシフトレジスタの間で２５６ビット
のデータを転送する特別の形式の表示メモリ５のアクセ
スである。図形表示の適用では表示更新サイクルは水平
帰線消去の間に起こり、シフトレジスタをメモリセルア
レイからの新しいデータロードでロードする。
システムコントローラ３がビデオ表示を周期的にリフレ
ッシュするのに必要な表示更新サイクルを発生するから
である。表示更新レジスタは各表示更新サイクルの間表
示メモリ５への行、タップ点アドレスを保持する。表示
更新サイクルは、メモリシステムの各表示メモリ５内で
メモリセルアレイとシフトレジスタの間で２５６ビット
のデータを転送する特別の形式の表示メモリ５のアクセ
スである。図形表示の適用では表示更新サイクルは水平
帰線消去の間に起こり、シフトレジスタをメモリセルア
レイからの新しいデータロードでロードする。
【００１９】次の能動水平走査の間、表示メモリ５内の
シフトレジスタの内容は直列の外パッドからクロック信
号が供給され、ＣＲＴモニタ１１上に表示される。ビデ
オシステムコントローラ３は反対の方向で、すなわちシ
フトレジスタからメモリセルアレイへデータを転送する
ためにプログラムできる（メモリセルアレイは全部が表
示メモリ５内に含まれている）。この動作モードは、外
部的に発生し、次に先行する能動水平走査の間に直列入
力を介してシフトレジスタ内にクロック入力される画像
を捕えるのに便利である。
シフトレジスタの内容は直列の外パッドからクロック信
号が供給され、ＣＲＴモニタ１１上に表示される。ビデ
オシステムコントローラ３は反対の方向で、すなわちシ
フトレジスタからメモリセルアレイへデータを転送する
ためにプログラムできる（メモリセルアレイは全部が表
示メモリ５内に含まれている）。この動作モードは、外
部的に発生し、次に先行する能動水平走査の間に直列入
力を介してシフトレジスタ内にクロック入力される画像
を捕えるのに便利である。
【００２０】表示制御レジスタは画面の左上に表示され
る表示メモリ５内の位置に対応する出発表示アドレスを
含む。表示アドレスが表示更新サイクルの間に増大され
る量もプログラム可能である。これらのプログラム可能
な特性は、(1) 連続した表示更新サイクル間の走査線の
数を特定すること、(2) データ転送の方向（読出しまた
は書込み）を特定すること、(3) 入力または出力となる
べき水平同期(Hsync)線および垂直同期(Vsync) 線を特
定すること、(4) インターレースビデオ、非インターレ
ースビデオのいずれかを選択すること、を含む。これら
の特性は制御レジスタおよびビデオタイミングレジスタ
にロードされた値によって制御される。図２のブロック
図で示された実施例には２つの制御レジスタがあり、こ
れらのレジスタは、前述したビデオシステムコントロー
ラ３によって支援される種々動作モードを含む多数のプ
ログラム可能な特性の特定を制御する。各能動レジスタ
はマイクロプロセッサ１で読出し、書込みとも可能であ
る。このレジスタのブロックには読出すことはできるが
書込むことはできない状態レジスタも含まれている。
る表示メモリ５内の位置に対応する出発表示アドレスを
含む。表示アドレスが表示更新サイクルの間に増大され
る量もプログラム可能である。これらのプログラム可能
な特性は、(1) 連続した表示更新サイクル間の走査線の
数を特定すること、(2) データ転送の方向（読出しまた
は書込み）を特定すること、(3) 入力または出力となる
べき水平同期(Hsync)線および垂直同期(Vsync) 線を特
定すること、(4) インターレースビデオ、非インターレ
ースビデオのいずれかを選択すること、を含む。これら
の特性は制御レジスタおよびビデオタイミングレジスタ
にロードされた値によって制御される。図２のブロック
図で示された実施例には２つの制御レジスタがあり、こ
れらのレジスタは、前述したビデオシステムコントロー
ラ３によって支援される種々動作モードを含む多数のプ
ログラム可能な特性の特定を制御する。各能動レジスタ
はマイクロプロセッサ１で読出し、書込みとも可能であ
る。このレジスタのブロックには読出すことはできるが
書込むことはできない状態レジスタも含まれている。
【００２１】状態レジスタは３つのアクティブ（稼働
中）ビットを含む。その１つは画面上の特定の水平走査
がいつ表示されたかを示す。他の２つの状態ビットはエ
ラー条件を示す。つまり、一方はＤＲＡＭリフレッシュ
サイクルに対する保留要求がどの位長くロックアウトさ
れていたかを示し、他方は表示更新サイクルに対する保
留要求がどの位長くブロックされていたかを示す。使用
可能化されると、これらの状態条件によって割込要求が
マイクロプロセッサ１に送られる。
中）ビットを含む。その１つは画面上の特定の水平走査
がいつ表示されたかを示す。他の２つの状態ビットはエ
ラー条件を示す。つまり、一方はＤＲＡＭリフレッシュ
サイクルに対する保留要求がどの位長くロックアウトさ
れていたかを示し、他方は表示更新サイクルに対する保
留要求がどの位長くブロックされていたかを示す。使用
可能化されると、これらの状態条件によって割込要求が
マイクロプロセッサ１に送られる。
【００２２】Ｘ−Ｙアドレスレジスタ４３は表示モニタ
１１によって表示されている図形画面上のある位置の
Ｘ，Ｙ座標の連結を表わすＸ−Ｙアドレスを維持する。
ビデオシステムコントローラ３はマイクロプロセッサ１
によって与えられるアドレスの代わりに内部的な２０ビ
ットＸ−Ｙアドレスを与えるよう設計することができ
る。この特徴は特定プロセッサのアドレス範囲を広げる
のに役立つ。マイクロプロセッサ１が画面上のどの画素
にも直接アクセスできる程の十分なアドレス範囲をもつ
場合でも、アクセス間のＸ−Ｙアドレスのハードウエア
による更新はマイクロプロセッサ１のソフトウエアでな
される同じ作用よりも効果的になりそうである。アドレ
スのＸ−Ｙ部は、Ｘ−Ｙアドレス４３の各アクセスの間
にマイクロプロセッサ１によって与えられる入力ＣＡ４
〜ＣＡ１の制御の下に、独立して増加、減少またはクリ
アすることができる。増加が生じて、続いて次のＸ−Ｙ
アドレスのＸ−Ｙアドレスレジスタ４３への転送の準備
のためのアクセスが完了する。ビデオシステムコントロ
ーラのＸ−Ｙアドレス指定機構によって、線画やカスタ
ム文字描画ルーチンのような内部アルゴリズムがハード
ウエア支援速度で画面上の一連の隣接画素にアクセスで
きるようになる。
１１によって表示されている図形画面上のある位置の
Ｘ，Ｙ座標の連結を表わすＸ−Ｙアドレスを維持する。
ビデオシステムコントローラ３はマイクロプロセッサ１
によって与えられるアドレスの代わりに内部的な２０ビ
ットＸ−Ｙアドレスを与えるよう設計することができ
る。この特徴は特定プロセッサのアドレス範囲を広げる
のに役立つ。マイクロプロセッサ１が画面上のどの画素
にも直接アクセスできる程の十分なアドレス範囲をもつ
場合でも、アクセス間のＸ−Ｙアドレスのハードウエア
による更新はマイクロプロセッサ１のソフトウエアでな
される同じ作用よりも効果的になりそうである。アドレ
スのＸ−Ｙ部は、Ｘ−Ｙアドレス４３の各アクセスの間
にマイクロプロセッサ１によって与えられる入力ＣＡ４
〜ＣＡ１の制御の下に、独立して増加、減少またはクリ
アすることができる。増加が生じて、続いて次のＸ−Ｙ
アドレスのＸ−Ｙアドレスレジスタ４３への転送の準備
のためのアクセスが完了する。ビデオシステムコントロ
ーラのＸ−Ｙアドレス指定機構によって、線画やカスタ
ム文字描画ルーチンのような内部アルゴリズムがハード
ウエア支援速度で画面上の一連の隣接画素にアクセスで
きるようになる。
【００２３】アービタ３７はメモリおよびレジスタアク
セスサイクルに対する要求を発生する責任を有する。１
個以上の要求が未解決である場合アービタは、完了した
要求の相対的な優先順位に基づいて次にどの要求が発生
されるべきかを決定することができる。表示更新サイク
ルおよびＤＲＡＭリフレッシュサイクルは、利用できる
メモリサイクル（サイクルタイム）の２％以下を通常用
いてビデオシステムコントローラ３によって内部的に発
生されるので、アービタはメモリ・レジスタアクセスに
対するマイクロプロセッサからの要求を即座に許可しそ
うである。しかし、表示メモリ５のリフレッシュ要求が
しばらくの間未解決であったとすれば、その優先順位
は、メモリデータが失われる以前にリフレッシュサイク
ルが起こるように増大される。アービタはＲＤＹ／ＨＯ
ＬＤ（作動可能／保留）信号によってマイクロプロセッ
サ１をチェック状態に保持する。
セスサイクルに対する要求を発生する責任を有する。１
個以上の要求が未解決である場合アービタは、完了した
要求の相対的な優先順位に基づいて次にどの要求が発生
されるべきかを決定することができる。表示更新サイク
ルおよびＤＲＡＭリフレッシュサイクルは、利用できる
メモリサイクル（サイクルタイム）の２％以下を通常用
いてビデオシステムコントローラ３によって内部的に発
生されるので、アービタはメモリ・レジスタアクセスに
対するマイクロプロセッサからの要求を即座に許可しそ
うである。しかし、表示メモリ５のリフレッシュ要求が
しばらくの間未解決であったとすれば、その優先順位
は、メモリデータが失われる以前にリフレッシュサイク
ルが起こるように増大される。アービタはＲＤＹ／ＨＯ
ＬＤ（作動可能／保留）信号によってマイクロプロセッ
サ１をチェック状態に保持する。
【００２４】メモリサイクル発生器３５はアービタ／作
動可能論理３７によってそこに割当てられたメモリサイ
クルを実施することができる。メモリサイクル発生器は
マルチプレクサ４９を制御し、メモリサイクルの間制御
信号およびアドレスに対するタイミングを発生する。さ
らに、このメモリサイクル発生器３５は、マイクロプロ
セッサ−ダイレクトメモリアクセス、Ｘ−Ｙアドレス指
定、表示更新、表示メモリ５およびシステムダイナミッ
クＲＡＭ１９のリフレッシュ、シフトレジスタ読出しサ
イクル、シフトレジスタ書込みサイクルを実行すること
ができる。
動可能論理３７によってそこに割当てられたメモリサイ
クルを実施することができる。メモリサイクル発生器は
マルチプレクサ４９を制御し、メモリサイクルの間制御
信号およびアドレスに対するタイミングを発生する。さ
らに、このメモリサイクル発生器３５は、マイクロプロ
セッサ−ダイレクトメモリアクセス、Ｘ−Ｙアドレス指
定、表示更新、表示メモリ５およびシステムダイナミッ
クＲＡＭ１９のリフレッシュ、シフトレジスタ読出しサ
イクル、シフトレジスタ書込みサイクルを実行すること
ができる。
【００２５】ビデオシステムコントローラ３は等間隔で
表示メモリ５およびシステムＤＲＡＭにリフレッシュサ
イクルを実施できる。リフレッシュアドレスカウンタ４
５はリフレッシュサイクルの間９ビット行アドレスを発
生する。それはリフレッシュカウンタ４５内に含まれ
て、１本の走査線毎のリフレッシュサイクルの数を決定
する。この転送のタイミングは図１０５に示されてい
る。
表示メモリ５およびシステムＤＲＡＭにリフレッシュサ
イクルを実施できる。リフレッシュアドレスカウンタ４
５はリフレッシュサイクルの間９ビット行アドレスを発
生する。それはリフレッシュカウンタ４５内に含まれ
て、１本の走査線毎のリフレッシュサイクルの数を決定
する。この転送のタイミングは図１０５に示されてい
る。
【００２６】リフレッシュアドレスカウンタ４５内のリ
フレッシュアドレスレジスタはマイクロプロセッサ１に
アクセスできず、現在の行アドレスを維持し、各メモリ
リフレッシュサイクルに続いて増大される。
フレッシュアドレスレジスタはマイクロプロセッサ１に
アクセスできず、現在の行アドレスを維持し、各メモリ
リフレッシュサイクルに続いて増大される。
【００２７】リフレッシュサイクルの使用可能化および
リフレッシュサイクル周波数は制御レジスタ３９Ｃ内の
３つの制御レジスタビットによって決定される。
リフレッシュサイクル周波数は制御レジスタ３９Ｃ内の
３つの制御レジスタビットによって決定される。
【００２８】ＣＲＴコントローラ５１は４ビット走査線
カウンタを含んでいて、それは連続した表示更新サイク
ルの間にＣＲＴモニタ１１に出力された能動水平線の数
をカウントするのに用いられる。１〜１６のうちのどの
数の走査線も特定できる。たとえば、各表示更新サイク
ルが２つの完全な走査線に対して表示メモリ５のビデオ
シフトレジスタを動作させるに十分なデータを転送する
システムにおいては、表示更新サイクルは他の全ての走
査線の最初でのみ要求されるにすぎない。
カウンタを含んでいて、それは連続した表示更新サイク
ルの間にＣＲＴモニタ１１に出力された能動水平線の数
をカウントするのに用いられる。１〜１６のうちのどの
数の走査線も特定できる。たとえば、各表示更新サイク
ルが２つの完全な走査線に対して表示メモリ５のビデオ
シフトレジスタを動作させるに十分なデータを転送する
システムにおいては、表示更新サイクルは他の全ての走
査線の最初でのみ要求されるにすぎない。
【００２９】図１０５はＣＲＴモニタ１１上の４本の連
続した走査線を示しており、種々のビデオシステムコン
トローラ３の作業が生じる位置を参照するために用いら
れる。線分９０１Ａ〜９０１Ｄは各水平走査線の活動状
態部分を表わす。区間９０２Ａ〜９０２Ｄは各水平走査
線の消去部を示す。マイクロプロセッサ１はいつでもメ
モリアクセスを要求できるが、ビデオシステムコントロ
ーラ３はそのアクセスを許可し、その内部の仲裁論理に
基づいてメモリサイクルを実施する。ラスタの間の特定
の時期に２つの種類のサイクルがビデオシステムコント
ローラによって発生される。図１０５において９０２
Ａ、９０２Ｂ、９０２Ｃ、９０２Ｄと記号が付された間
隔の間に、ビデオシステムコントローラ３はシフトレジ
スタリロード(reload)サイクルとしても公知の表示更新
サイクルを実施する。これによって、シフトレジスタ転
送がビデオメモリ５内で起こるが、これは次の走査線上
で表示されるべきデータである。区間９０１Ａ〜９０１
Ｄの始まりは水平帰線消去区間の終わりを表わす。この
時点で、ビデオシステムコントローラ３はそのシステム
の全てのメモリに対しリフレッシュサイクルを開始す
る。各走査線の時点９０３Ａ〜９０３Ｄに至るまで、マ
イクロプロセッサ１が要求したメモリアクセスサイクル
は内部的に要求されたリフレッシュサイクルに対し優先
順位が付与される。９０３Ａ〜９０３Ｄで表わされたア
クティブ走査線の途中では、リフレッシュサイクルはマ
イクロプロセッサが要求するサイクルに対し優先順位が
与えられる。表示更新サイクルはマイクロプロセッサが
要求するサイクルに対して常に優先的順位が与えられ
る。
続した走査線を示しており、種々のビデオシステムコン
トローラ３の作業が生じる位置を参照するために用いら
れる。線分９０１Ａ〜９０１Ｄは各水平走査線の活動状
態部分を表わす。区間９０２Ａ〜９０２Ｄは各水平走査
線の消去部を示す。マイクロプロセッサ１はいつでもメ
モリアクセスを要求できるが、ビデオシステムコントロ
ーラ３はそのアクセスを許可し、その内部の仲裁論理に
基づいてメモリサイクルを実施する。ラスタの間の特定
の時期に２つの種類のサイクルがビデオシステムコント
ローラによって発生される。図１０５において９０２
Ａ、９０２Ｂ、９０２Ｃ、９０２Ｄと記号が付された間
隔の間に、ビデオシステムコントローラ３はシフトレジ
スタリロード(reload)サイクルとしても公知の表示更新
サイクルを実施する。これによって、シフトレジスタ転
送がビデオメモリ５内で起こるが、これは次の走査線上
で表示されるべきデータである。区間９０１Ａ〜９０１
Ｄの始まりは水平帰線消去区間の終わりを表わす。この
時点で、ビデオシステムコントローラ３はそのシステム
の全てのメモリに対しリフレッシュサイクルを開始す
る。各走査線の時点９０３Ａ〜９０３Ｄに至るまで、マ
イクロプロセッサ１が要求したメモリアクセスサイクル
は内部的に要求されたリフレッシュサイクルに対し優先
順位が付与される。９０３Ａ〜９０３Ｄで表わされたア
クティブ走査線の途中では、リフレッシュサイクルはマ
イクロプロセッサが要求するサイクルに対し優先順位が
与えられる。表示更新サイクルはマイクロプロセッサが
要求するサイクルに対して常に優先的順位が与えられ
る。
【００３０】図３〜図９を説明する。図３〜図９は図２
の機能ブロックを複数の電界効果トランジスタをもった
単一の金属酸化物シリコンチップ上に実現するために用
いられた回路ブロックの配線図である。
の機能ブロックを複数の電界効果トランジスタをもった
単一の金属酸化物シリコンチップ上に実現するために用
いられた回路ブロックの配線図である。
【００３１】システム５３はメモリサイクル発生器３
５、図２の制御・ビデオ内部レジスタ３９の一部である
レジスタ３９Ａ、マルチプレクサ４９、リフレッシュカ
ウンタ４５およびアービタ／作動可能論理３７を含む。
ビデオブロック５７はビデオ内部レジスタ３９Ｃととも
にＣＲＴコントローラの作用を行う。Ｘ−Ｙ論理ブロッ
ク４３は図２のＸ−Ｙレジスタ４３に対応する。ＦＳデ
コード論理６３は行アドレスラッチ４１、列アドレスラ
ッチ４７を含むだけでなく、機能選択入力信号ＦＳ（２
−０）をデコードする機能選択デコード論理を含む。図
２の制御・ビデオ内部レジスタ３９の一部であるＣＡ−
デコード論理５５は列アドレスラッチ４１に結合したデ
コード回路を含む。残りの制御レジスタは図３〜図９の
制御レジスタブロック３９Ｃ内に含まれる。入力ピン５
９およびデータ状態６１は入力論理を含んで、マイクロ
プロセッサ１、表示メモリ５およびシステムＤＲＡＭ１
９相互間の双方向転送を実現するのに必要な制御信号を
与えるとともに図１のマイクロプロセッサ１に状態を与
える。
５、図２の制御・ビデオ内部レジスタ３９の一部である
レジスタ３９Ａ、マルチプレクサ４９、リフレッシュカ
ウンタ４５およびアービタ／作動可能論理３７を含む。
ビデオブロック５７はビデオ内部レジスタ３９Ｃととも
にＣＲＴコントローラの作用を行う。Ｘ−Ｙ論理ブロッ
ク４３は図２のＸ−Ｙレジスタ４３に対応する。ＦＳデ
コード論理６３は行アドレスラッチ４１、列アドレスラ
ッチ４７を含むだけでなく、機能選択入力信号ＦＳ（２
−０）をデコードする機能選択デコード論理を含む。図
２の制御・ビデオ内部レジスタ３９の一部であるＣＡ−
デコード論理５５は列アドレスラッチ４１に結合したデ
コード回路を含む。残りの制御レジスタは図３〜図９の
制御レジスタブロック３９Ｃ内に含まれる。入力ピン５
９およびデータ状態６１は入力論理を含んで、マイクロ
プロセッサ１、表示メモリ５およびシステムＤＲＡＭ１
９相互間の双方向転送を実現するのに必要な制御信号を
与えるとともに図１のマイクロプロセッサ１に状態を与
える。
【００３２】表１は図３〜図９に示されている別々の信
号を表わすのに用いられた簡略記号の定義を示す。
号を表わすのに用いられた簡略記号の定義を示す。
【００３３】
【表１】
【００３４】図１０〜図１５において、システム５３は
メモリサイクル発生器３５を実現する論理を含む。これ
は、いくつかの論理構成要素に分割される。この中には
次のものが含まれる。すなわち、行アドレス選択動作を
デコードする行アドレス選択（ＲＡＳ）デコード論理６
５、サイクル発生器６７によって与えられるメモリを介
したデータローディングを制御するメモリピン６９、マ
イクロプロセッサ１と表示メモリ５またはシステムＤＲ
ＡＭ１９の間のデータ転送を処理するためにメモリサイ
クルを発生するサイクル発生器６７、およびビデオシス
テムコントローラ３によって用いられる内部制御信号を
発生するコントローラ７１、である。さらに、アービタ
作動可能論理３７がリフレッシュアドレスカウンタ４５
とともにこのシステムブロック図に含まれる。
メモリサイクル発生器３５を実現する論理を含む。これ
は、いくつかの論理構成要素に分割される。この中には
次のものが含まれる。すなわち、行アドレス選択動作を
デコードする行アドレス選択（ＲＡＳ）デコード論理６
５、サイクル発生器６７によって与えられるメモリを介
したデータローディングを制御するメモリピン６９、マ
イクロプロセッサ１と表示メモリ５またはシステムＤＲ
ＡＭ１９の間のデータ転送を処理するためにメモリサイ
クルを発生するサイクル発生器６７、およびビデオシス
テムコントローラ３によって用いられる内部制御信号を
発生するコントローラ７１、である。さらに、アービタ
作動可能論理３７がリフレッシュアドレスカウンタ４５
とともにこのシステムブロック図に含まれる。
【００３５】図１６は図３〜図９のビデオブロック５７
の配線図であって、ＣＲＴ論理７３を含むＣＲＴコント
ローラ５１を有している。ＣＲＴ論理７３は帰線消去お
よび水平、垂直同期信号のようなＣＲＴ信号を発生し、
これらの信号をＣＲＴモニタ１１に受入れ可能な電圧、
電流レベルの信号に変換するビデオピン７５に与える。
前述したように、好適実施例における表示メモリ５はマ
イクロプロセッサ１が直接に書込むことのできるシフト
レジスタを組込んでいる。シフトレジスタへのデータ転
送の制御はビデオブロック５７の一部であるＳＲ論理７
３によってなされる。
の配線図であって、ＣＲＴ論理７３を含むＣＲＴコント
ローラ５１を有している。ＣＲＴ論理７３は帰線消去お
よび水平、垂直同期信号のようなＣＲＴ信号を発生し、
これらの信号をＣＲＴモニタ１１に受入れ可能な電圧、
電流レベルの信号に変換するビデオピン７５に与える。
前述したように、好適実施例における表示メモリ５はマ
イクロプロセッサ１が直接に書込むことのできるシフト
レジスタを組込んでいる。シフトレジスタへのデータ転
送の制御はビデオブロック５７の一部であるＳＲ論理７
３によってなされる。
【００３６】図１７は図３〜図９のＤＡ−ＳＴブロック
６１の配線図である。このＤＡ−ＳＴブロック６１はデ
ータを受け入れ、それをビデオシステムコントローラ３
に受入れられる論理レベルに変換するデータピン８３を
含む。さらに、マイクロプロセッサ１、表示メモリ５お
よびシステムメモリ１９に対するインタフェースの一部
として、状態が状態ブロック８１として備えられてい
る。
６１の配線図である。このＤＡ−ＳＴブロック６１はデ
ータを受け入れ、それをビデオシステムコントローラ３
に受入れられる論理レベルに変換するデータピン８３を
含む。さらに、マイクロプロセッサ１、表示メモリ５お
よびシステムメモリ１９に対するインタフェースの一部
として、状態が状態ブロック８１として備えられてい
る。
【００３７】図１８〜図２４は図１６のＣＲＴブロック
７３の配線図を示す。ＣＲＴブロック７３は垂直生後論
理９７、水平制御論理９５、水平カウンタ９３および垂
直カウンタ９９を含む。さらに、ＤＡ−ＳＴブロック６
１によってビデオブロック５７に与えられる８ビットデ
ータパッド１８を介してマイクロプロセッサ１によって
書込んだり読出したりすることのできる９個のプログラ
マブルレジスタ３１３が備えられている。
７３の配線図を示す。ＣＲＴブロック７３は垂直生後論
理９７、水平制御論理９５、水平カウンタ９３および垂
直カウンタ９９を含む。さらに、ＤＡ−ＳＴブロック６
１によってビデオブロック５７に与えられる８ビットデ
ータパッド１８を介してマイクロプロセッサ１によって
書込んだり読出したりすることのできる９個のプログラ
マブルレジスタ３１３が備えられている。
【００３８】図１８〜図２４に示された実施例で各レジ
スタは１２ビット幅を有している。マイクロプロセッサ
１は特別の読取り、書込みサイクルによってビデオシス
テムコントローラ３の他の領域はもちろんＣＲＴブロッ
ク７３内のプログラマブルレジスタにアクセスする。レ
ジスタアクセスサイクルは機能選択入力ＦＳ２〜ＦＳ０
を２つの３ビットコードの１つ、０００か０１０に設定
することによって選択される。ビデオシステムコントロ
ーラ３には１８個のプログラマブルレジスタが備えら
れ、ＣＲＴブロックにはそのうち９個だけが備えられて
いるが、ここに述べられる情報は１８個全部のプログラ
マブルレジスタに適用できる。１８個のレジスタの１つ
は列アドレス入力ＣＡ６〜ＣＡ２の５ビットレジスタア
ドレスによって選択される。２進コード０００００〜１
０００１が有効なレジスタアドレスである。コード１０
０１０〜１１１１１は保留しておく。選択されたレジス
タの上位バイトまたは下位バイトはＣＡ１の値入力によ
って選択される。ＣＡ１がゼロの場合、下位バイトが選
択され、１の場合上位バイトが選択される。
スタは１２ビット幅を有している。マイクロプロセッサ
１は特別の読取り、書込みサイクルによってビデオシス
テムコントローラ３の他の領域はもちろんＣＲＴブロッ
ク７３内のプログラマブルレジスタにアクセスする。レ
ジスタアクセスサイクルは機能選択入力ＦＳ２〜ＦＳ０
を２つの３ビットコードの１つ、０００か０１０に設定
することによって選択される。ビデオシステムコントロ
ーラ３には１８個のプログラマブルレジスタが備えら
れ、ＣＲＴブロックにはそのうち９個だけが備えられて
いるが、ここに述べられる情報は１８個全部のプログラ
マブルレジスタに適用できる。１８個のレジスタの１つ
は列アドレス入力ＣＡ６〜ＣＡ２の５ビットレジスタア
ドレスによって選択される。２進コード０００００〜１
０００１が有効なレジスタアドレスである。コード１０
０１０〜１１１１１は保留しておく。選択されたレジス
タの上位バイトまたは下位バイトはＣＡ１の値入力によ
って選択される。ＣＡ１がゼロの場合、下位バイトが選
択され、１の場合上位バイトが選択される。
【００３９】図１８〜図２４において、ＣＲＴブロック
７３によって表わされた論理はＣＲＴモニタ１１を制御
するのに必要な水平同期、垂直同期、帰線消去出力を発
生する。これらの信号はＨＳＹＮＣ−ＶＳＹＮＣ−ＢＬ
ＡＮＫの系列で出力される。ビデオシステムコントロー
ラは、所望の応用のために選択された特別のＣＲＴモニ
タ１１および画面解像度の適した同期、帰線消去信号を
与えるためにプログラムすることができる。さらに、ビ
デオシステムコントローラ３は、線２３上にあるＩＮＴ
Ｖ信号の制御によって割込み、ＩＮＴ−をそのアクティ
ブローレベルに駆動することによって水平走査線のいず
れでもその最後においてマイクロプロセッサ１に割込み
を行うようプログラムすることができる。これらの信号
はマイクロプロセッサ１によってＣＲＴブロック７３の
９個のレジスタにロードされたパラメータによってプロ
グラムされる。
７３によって表わされた論理はＣＲＴモニタ１１を制御
するのに必要な水平同期、垂直同期、帰線消去出力を発
生する。これらの信号はＨＳＹＮＣ−ＶＳＹＮＣ−ＢＬ
ＡＮＫの系列で出力される。ビデオシステムコントロー
ラは、所望の応用のために選択された特別のＣＲＴモニ
タ１１および画面解像度の適した同期、帰線消去信号を
与えるためにプログラムすることができる。さらに、ビ
デオシステムコントローラ３は、線２３上にあるＩＮＴ
Ｖ信号の制御によって割込み、ＩＮＴ−をそのアクティ
ブローレベルに駆動することによって水平走査線のいず
れでもその最後においてマイクロプロセッサ１に割込み
を行うようプログラムすることができる。これらの信号
はマイクロプロセッサ１によってＣＲＴブロック７３の
９個のレジスタにロードされたパラメータによってプロ
グラムされる。
【００４０】これらのレジスタは水平終了同期レジスタ
８９（ＨＥＳＹＮＣ）、水平終了帰線消去レジスタ８７
（ＨＥＢＬＮＫ）、水平開始帰線消去レジスタ８５（Ｈ
ＳＢＬＮＫ）、水平合計レジスタ９１（ＨＴＯＴＡ
Ｌ）、垂直終了同期レジスタ１０９（ＶＥＳＹＮＣ）、
垂直終了帰線消去レジスタ１０３（ＶＥＢＬＮＫ）、垂
直開始帰線消去レジスタ１０５（ＶＳＢＬＮＫ）、垂直
合計レジスタ１０１（ＶＴＯＴＡＬ）および垂直割込み
レジスタ１０７（ＶＩＮＴ）からなる。２つの付加的な
レジスタすなわち水平カウンタ９３および垂直カウンタ
９９はビデオタイミング信号を発生する際用いられる。
８９（ＨＥＳＹＮＣ）、水平終了帰線消去レジスタ８７
（ＨＥＢＬＮＫ）、水平開始帰線消去レジスタ８５（Ｈ
ＳＢＬＮＫ）、水平合計レジスタ９１（ＨＴＯＴＡ
Ｌ）、垂直終了同期レジスタ１０９（ＶＥＳＹＮＣ）、
垂直終了帰線消去レジスタ１０３（ＶＥＢＬＮＫ）、垂
直開始帰線消去レジスタ１０５（ＶＳＢＬＮＫ）、垂直
合計レジスタ１０１（ＶＴＯＴＡＬ）および垂直割込み
レジスタ１０７（ＶＩＮＴ）からなる。２つの付加的な
レジスタすなわち水平カウンタ９３および垂直カウンタ
９９はビデオタイミング信号を発生する際用いられる。
【００４１】水平カウンタ９３はその内容が水平終了同
期レジスタ８９、水平終了帰線消去レジスタ８７、水平
開始帰線消去レジスタ８５、および水平合計レジスタ９
１と比較されて水平同期期間および水平帰線消去期間の
限界を決定するカウンタである。同様に、垂直カウンタ
９９はその内容が垂直終了同期レジスタ１０９、垂直終
了帰線消去レジスタ１０３、垂直開始帰線消去レジスタ
１０５、および垂直合計レジスタ１０１と比較されて垂
直同期期間および垂直帰線消去期間の限界を決定するカ
ウンタである。垂直割込みレジスタの内容は垂直カウン
タ９９と比較されて特定の走査線がＣＲＴモニタ１１に
いつ出力されているかが決定される。マイクロプロセッ
サ１はこの状態が検出されるときは割込みを行うことが
できる。
期レジスタ８９、水平終了帰線消去レジスタ８７、水平
開始帰線消去レジスタ８５、および水平合計レジスタ９
１と比較されて水平同期期間および水平帰線消去期間の
限界を決定するカウンタである。同様に、垂直カウンタ
９９はその内容が垂直終了同期レジスタ１０９、垂直終
了帰線消去レジスタ１０３、垂直開始帰線消去レジスタ
１０５、および垂直合計レジスタ１０１と比較されて垂
直同期期間および垂直帰線消去期間の限界を決定するカ
ウンタである。垂直割込みレジスタの内容は垂直カウン
タ９９と比較されて特定の走査線がＣＲＴモニタ１１に
いつ出力されているかが決定される。マイクロプロセッ
サ１はこの状態が検出されるときは割込みを行うことが
できる。
【００４２】表示メモリ５およびシステムＤＲＡＭ１９
に対するコントローラ、表示更新コントローラおよびＣ
ＲＴモニタ１１のタイミングコントローラとしての役割
を果たすには、ビデオシステムコントローラ３は種々の
型式のアクセスサイクルを遂行しなければならない。こ
れらの型式のいくつかはマイクロプロセッサ１によって
開始され、残りのものはビデオシステムコントローラ３
によって自動的に開始される。メモリサイクル発生器３
５はアクセスサイクルの大部分を遂行する。そして図２
７〜図３１に示されたサイクル発生器６７は次のサイク
ルを行う。すなわち、
に対するコントローラ、表示更新コントローラおよびＣ
ＲＴモニタ１１のタイミングコントローラとしての役割
を果たすには、ビデオシステムコントローラ３は種々の
型式のアクセスサイクルを遂行しなければならない。こ
れらの型式のいくつかはマイクロプロセッサ１によって
開始され、残りのものはビデオシステムコントローラ３
によって自動的に開始される。メモリサイクル発生器３
５はアクセスサイクルの大部分を遂行する。そして図２
７〜図３１に示されたサイクル発生器６７は次のサイク
ルを行う。すなわち、
【００４３】マイクロプロセッサ１によって開始される
直接サイクル、これもまたマイクロプロセッサ１によっ
て開始されるＸ−Ｙレジスタの間接サイクル、ビデオシ
ステムコントローラ３によって自動的に開始される表示
メモリ５とシステムＤＲＡＭ１９のリフレッシュサイク
ル、ビデオシステムコントローラ３によって自動的に開
始される表示更新サイクル、および表示メモリ５内のシ
フトレジスタへそしてそこからデータを転送するため
の、シフトレジスタ書込み、シフトレジスタ読取りを含
むシフトレジスタ転送サイクル、である。
直接サイクル、これもまたマイクロプロセッサ１によっ
て開始されるＸ−Ｙレジスタの間接サイクル、ビデオシ
ステムコントローラ３によって自動的に開始される表示
メモリ５とシステムＤＲＡＭ１９のリフレッシュサイク
ル、ビデオシステムコントローラ３によって自動的に開
始される表示更新サイクル、および表示メモリ５内のシ
フトレジスタへそしてそこからデータを転送するため
の、シフトレジスタ書込み、シフトレジスタ読取りを含
むシフトレジスタ転送サイクル、である。
【００４４】制御回路７１はＣＲＴモニタ表示更新サイ
クルおよびメモリ５、１９のリフレッシュサイクルを含
んだ内部サイクル全部に対する要求を処理する。水平帰
線消去信号は制御回路７１に、表示更新またはリフレッ
シュの要求に対するＣＲＴ上のラスタの位置を知らせ
る。この要求は表示更新サイクルまたはリフレッシュ更
新サイクルを実現するためにサイクル発生器６７に転送
される。
クルおよびメモリ５、１９のリフレッシュサイクルを含
んだ内部サイクル全部に対する要求を処理する。水平帰
線消去信号は制御回路７１に、表示更新またはリフレッ
シュの要求に対するＣＲＴ上のラスタの位置を知らせ
る。この要求は表示更新サイクルまたはリフレッシュ更
新サイクルを実現するためにサイクル発生器６７に転送
される。
【００４５】図２５および図２６は制御回路７１の概略
図であり、それは２つの同期回路１１１、１１３を含
む。同期回路１１１は、システムブロック５３内の論理
を制御するのに用いられる内部クロックと水平帰線消去
信号に同期させる。ＣＲＴモニタ１１はシステム５３と
は別のクロックシステムを用い、したがって、ビデオブ
ロック５７からシステム５３に与えられる水平帰線消去
信号および水平停止帰線消去信号は内部クロック（これ
は制御回路７１を動作させるのに用いられる）と同期さ
せる必要がある別のクロックを用いることになる。さら
に、制御回路７１は複数個のプログラマブル論理アレイ
１１５、ＯＲゲート１１７およびラッチ回路１１９から
なるミーリー型状態機械を含む。４段１２１、１２３、
１２５、１２７がある図２５〜図２６の各段の各出力は
列線Ａ、Ｂ、Ｃ、Ｄに与えられ、その補数は列線ＸＡ、
ＸＢ、ＸＣ、ＸＤに与えられる。別の制御がデータ線１
２９で行線のプログラマブル論理アレイ１１５に与えら
れる。さらに、ミーリー状態機械は点１３１でＰＬＡ１
３３およびデコード論理１３５を含む。制御回路７１の
出力はデータバス１３７を介してサイクル発生器６７
へ、データ線１３９を介して作動可能保留論理へ、そし
てデータ線１４１を介してデータ状態ブロック６１へ与
えられる。制御論理回路７１の都庁は状態機械が標準的
なセルを用いるＮチャンネルＭＯＳＦＥＴ論理回路上に
置かれるということである（上記セルは、制御回路７１
を実現するのに用いられ状態機械の動作を決定するトラ
ンジスタ１４３の配置によって複数回繰返され、プログ
ラムされる）。
図であり、それは２つの同期回路１１１、１１３を含
む。同期回路１１１は、システムブロック５３内の論理
を制御するのに用いられる内部クロックと水平帰線消去
信号に同期させる。ＣＲＴモニタ１１はシステム５３と
は別のクロックシステムを用い、したがって、ビデオブ
ロック５７からシステム５３に与えられる水平帰線消去
信号および水平停止帰線消去信号は内部クロック（これ
は制御回路７１を動作させるのに用いられる）と同期さ
せる必要がある別のクロックを用いることになる。さら
に、制御回路７１は複数個のプログラマブル論理アレイ
１１５、ＯＲゲート１１７およびラッチ回路１１９から
なるミーリー型状態機械を含む。４段１２１、１２３、
１２５、１２７がある図２５〜図２６の各段の各出力は
列線Ａ、Ｂ、Ｃ、Ｄに与えられ、その補数は列線ＸＡ、
ＸＢ、ＸＣ、ＸＤに与えられる。別の制御がデータ線１
２９で行線のプログラマブル論理アレイ１１５に与えら
れる。さらに、ミーリー状態機械は点１３１でＰＬＡ１
３３およびデコード論理１３５を含む。制御回路７１の
出力はデータバス１３７を介してサイクル発生器６７
へ、データ線１３９を介して作動可能保留論理へ、そし
てデータ線１４１を介してデータ状態ブロック６１へ与
えられる。制御論理回路７１の都庁は状態機械が標準的
なセルを用いるＮチャンネルＭＯＳＦＥＴ論理回路上に
置かれるということである（上記セルは、制御回路７１
を実現するのに用いられ状態機械の動作を決定するトラ
ンジスタ１４３の配置によって複数回繰返され、プログ
ラムされる）。
【００４６】論理ゲート１１７は複数個の入力リード２
１７で構成される。これらのリードはプログラマブル論
理アレイ（ＰＬＡ）１１５からの多数の出力と結合され
る（２１９で示されている）か、ＮＯＲゲート１１７の
最小数の入力に続される（２２１で示されている）か、
たった一本の線が結合されたＮＯＲゲートの全部の入力
に接続される（２２３で示されている）かして標準的な
セルＮＯＲゲートの実現の準備をなすことができる。
１７で構成される。これらのリードはプログラマブル論
理アレイ（ＰＬＡ）１１５からの多数の出力と結合され
る（２１９で示されている）か、ＮＯＲゲート１１７の
最小数の入力に続される（２２１で示されている）か、
たった一本の線が結合されたＮＯＲゲートの全部の入力
に接続される（２２３で示されている）かして標準的な
セルＮＯＲゲートの実現の準備をなすことができる。
【００４７】アービタ・作動可能保留論理３７はサイク
ル発生器６７にによる動作に基礎を有する。このサイク
ル発生器では、図２７の論理回路１５１はビデオシステ
ムコントローラ３の中にあれ、外にあれ、上記動作の優
先順位を決定する。ＡＬＥ信号に基づくＥＸＴ信号とそ
の補数信号ＸＥＸＴはメモリアクセスサイクルの間のマ
イクロプロセッサ１からの要求を表わす。ＡＬＥはラッ
チ１５３によってサイクル発生器６７にラッチされる。
さらに、回路１５５は内部サイクル要求ＸＩＮＴに対す
るバッファリングを与える。サイクル発生器６７は、第
１段１６１、第２段１６２、第３段１６３、第４段１６
４、第５段１６５、第６段１６６および第７段１６７か
らなるムーア型状態機械を含む。各段はＰＬＡ１１５、
ＯＲゲート１１７および各段の出力が行線Ａ〜Ｇに与え
られ、補数が線ＸＡ〜Ｘ９に与えられるラッチ回路１１
９を含む。出力はさらに、ＰＬＡ１７９およびデコード
論理１８１を含む１７７によってデコードされる。論理
１７７は外部サイクルに対してはデータバス１８３で表
示を与え、内部サイクルが進行中はデータバス１８５で
表示を与える。Ｗ導体はＴＲＱＥがシフトレジスタの使
用可能化およびメモリ５、１９の出力可能化を与える書
込み動作は示す。ＲＥＦＩＮＣはリフレッシュ論理４５
にインクレメントリフレッシュを与え、ＲＥＦＳＨＲ
は、リフレッシュカウンタから、図１０〜図１５のリフ
レッシュブロック４５のリフレッシュ論理内に含まれる
リフレッシュ保留レジスタへの転送の用意をする。デー
タ線（出力）１８５はマイクロプロセッサ４９のアドレ
ス選択を制御するもので、表示更新行アドレスの選択を
表わすＳＲＲＡＳＥＬの用意をする。ＲＡＣＡＳＥＬは
表示更新サイクルおよびリフレッシュサイクル用に用い
られる行アドレス、列アドレス選択線である。ＸＹＲＡ
ＳＥＬはＸＹ行アドレス選択線であり、ＸＹＣＡＳＥＬ
はＸＹ列アドレス選択線であり、ＥＸＴＣＡＳＥＬは外
部列アドレス選択線である。これらのうちのどれもがア
クティブでないなら、行アドレス（ＲＡ）２１ｄが選択
される。線１８７は内部列アドレスイネーブルＩＣＡＳ
ＥＮおよ外部列アドレスイネーブルＥＣＡＳＥＮに備え
る。行アドレスイネーブルＲＡＳＥＮはデータ線１８９
上に与えられる。データ線１９１は、ＸＹサイクル（Ｘ
ＹＣＣＬ）、シフトレジスタサイクル（ＳＲＣＣＬ）、
およびリフレッシュサイクル（ＲＥＦＣＣＬ）を含むＲ
ＡＳデコード論理６５にソースを選択する。さらに、線
１９３は、内部サイクル動作が完了したことを示す完了
線であり、ＸＹＧＯ信号はＸＹレジスタ４３への調整イ
ネーブルでデータ線上に存在する。
ル発生器６７にによる動作に基礎を有する。このサイク
ル発生器では、図２７の論理回路１５１はビデオシステ
ムコントローラ３の中にあれ、外にあれ、上記動作の優
先順位を決定する。ＡＬＥ信号に基づくＥＸＴ信号とそ
の補数信号ＸＥＸＴはメモリアクセスサイクルの間のマ
イクロプロセッサ１からの要求を表わす。ＡＬＥはラッ
チ１５３によってサイクル発生器６７にラッチされる。
さらに、回路１５５は内部サイクル要求ＸＩＮＴに対す
るバッファリングを与える。サイクル発生器６７は、第
１段１６１、第２段１６２、第３段１６３、第４段１６
４、第５段１６５、第６段１６６および第７段１６７か
らなるムーア型状態機械を含む。各段はＰＬＡ１１５、
ＯＲゲート１１７および各段の出力が行線Ａ〜Ｇに与え
られ、補数が線ＸＡ〜Ｘ９に与えられるラッチ回路１１
９を含む。出力はさらに、ＰＬＡ１７９およびデコード
論理１８１を含む１７７によってデコードされる。論理
１７７は外部サイクルに対してはデータバス１８３で表
示を与え、内部サイクルが進行中はデータバス１８５で
表示を与える。Ｗ導体はＴＲＱＥがシフトレジスタの使
用可能化およびメモリ５、１９の出力可能化を与える書
込み動作は示す。ＲＥＦＩＮＣはリフレッシュ論理４５
にインクレメントリフレッシュを与え、ＲＥＦＳＨＲ
は、リフレッシュカウンタから、図１０〜図１５のリフ
レッシュブロック４５のリフレッシュ論理内に含まれる
リフレッシュ保留レジスタへの転送の用意をする。デー
タ線（出力）１８５はマイクロプロセッサ４９のアドレ
ス選択を制御するもので、表示更新行アドレスの選択を
表わすＳＲＲＡＳＥＬの用意をする。ＲＡＣＡＳＥＬは
表示更新サイクルおよびリフレッシュサイクル用に用い
られる行アドレス、列アドレス選択線である。ＸＹＲＡ
ＳＥＬはＸＹ行アドレス選択線であり、ＸＹＣＡＳＥＬ
はＸＹ列アドレス選択線であり、ＥＸＴＣＡＳＥＬは外
部列アドレス選択線である。これらのうちのどれもがア
クティブでないなら、行アドレス（ＲＡ）２１ｄが選択
される。線１８７は内部列アドレスイネーブルＩＣＡＳ
ＥＮおよ外部列アドレスイネーブルＥＣＡＳＥＮに備え
る。行アドレスイネーブルＲＡＳＥＮはデータ線１８９
上に与えられる。データ線１９１は、ＸＹサイクル（Ｘ
ＹＣＣＬ）、シフトレジスタサイクル（ＳＲＣＣＬ）、
およびリフレッシュサイクル（ＲＥＦＣＣＬ）を含むＲ
ＡＳデコード論理６５にソースを選択する。さらに、線
１９３は、内部サイクル動作が完了したことを示す完了
線であり、ＸＹＧＯ信号はＸＹレジスタ４３への調整イ
ネーブルでデータ線上に存在する。
【００４８】図３２及び図３３を説明する。図３２及び
図３３はＲＡＳデコードとなっているブロック６５によ
って表わされる行アドレス選択デコード回路のブロック
図である。行アドレス選択無効化回路はモードのない回
路よりＮ倍速くメモリへのデータ書込みを可能にする動
作モードを与える。Ｎをシステム内のメモリプレーンの
数として、たとえば一実施例における図２の表示メモリ
５は４枚のメモリプレーンをもつように構成される。ビ
デオシステムコントローラ３に対しては、４枚の行アド
レス選択プレーンが図３２及び図３３の実施例において
保持されている。実施例は、図３２及び図３３において
領域１７７、１７９、１８１、１８３で示されている４
枚のプレーンの各プレーンを指定することである。１枚
のプレーンに書込みを行うと１原色の画像が発生する。
２枚のプレーンに同じデータを書込むと混合色が発生す
る。ロードアドレス選択無効化機構を用いると、両方の
プレーンに同時に書込むことが可能になる。これを行う
ために、図３〜図９のブロック３９ｃ内に含まれた制御
レジスタの行アドレス選択（ＲＡＳ）無効化ビットがそ
の色の２進値でロードされる。この機構を用いてメモリ
の１プレーンに書込みを行うとき、他のプレーンも選択
される。ＲＡＳ無効化機構はシフトレジスタ転送にもあ
てはまる。これらのシフトレジスタは無論表示メモリ５
内に配置される。この機構は、４枚の行アドレス選択プ
レーンが全部１サイクルで転送できるので４倍速くＣＲ
Ｔモニタ１１の画面をクリアにすることを許容する。本
発明以前には、データは１メモリサイクルで１バンクの
メモリ（プレーン）に書込まれた。対象を描くには各コ
ード（プレーン）に別々に書き込むことが必要である。
図３３はＲＡＳデコードとなっているブロック６５によ
って表わされる行アドレス選択デコード回路のブロック
図である。行アドレス選択無効化回路はモードのない回
路よりＮ倍速くメモリへのデータ書込みを可能にする動
作モードを与える。Ｎをシステム内のメモリプレーンの
数として、たとえば一実施例における図２の表示メモリ
５は４枚のメモリプレーンをもつように構成される。ビ
デオシステムコントローラ３に対しては、４枚の行アド
レス選択プレーンが図３２及び図３３の実施例において
保持されている。実施例は、図３２及び図３３において
領域１７７、１７９、１８１、１８３で示されている４
枚のプレーンの各プレーンを指定することである。１枚
のプレーンに書込みを行うと１原色の画像が発生する。
２枚のプレーンに同じデータを書込むと混合色が発生す
る。ロードアドレス選択無効化機構を用いると、両方の
プレーンに同時に書込むことが可能になる。これを行う
ために、図３〜図９のブロック３９ｃ内に含まれた制御
レジスタの行アドレス選択（ＲＡＳ）無効化ビットがそ
の色の２進値でロードされる。この機構を用いてメモリ
の１プレーンに書込みを行うとき、他のプレーンも選択
される。ＲＡＳ無効化機構はシフトレジスタ転送にもあ
てはまる。これらのシフトレジスタは無論表示メモリ５
内に配置される。この機構は、４枚の行アドレス選択プ
レーンが全部１サイクルで転送できるので４倍速くＣＲ
Ｔモニタ１１の画面をクリアにすることを許容する。本
発明以前には、データは１メモリサイクルで１バンクの
メモリ（プレーン）に書込まれた。対象を描くには各コ
ード（プレーン）に別々に書き込むことが必要である。
【００４９】行アドレス無効化論理は、マイクロプロセ
ッサ１によって制御レスタ３９ｃ内にプログラムされ、
格納される４ビットによって制御される（マイクロプロ
セッサ１はどの行アドレス選択出力ビットはメモリアク
セスサイクルの間アクティブにされるかを選択する）。
これら４ビットはＲＡＳＯＲ（３〜０）である。これら
の４ビットはメモリ読取り矛盾を防ぐために機能デコー
ドおよびＲ／Ｗ信号でゲートされる。行アドレス無効化
機構は次の型式のメモリサイクル、すなわち、マイクロ
プロセッサ１のランダムアクセス書込みサイクル、マイ
クロプロセッサ１要求のシフトレジスタからメモリへの
転送およびマイクロプロセッサ１要求のメモリからシフ
トレジスタへの転送の間のみ使用可能にされる。４つの
ゲートビットは行選択ゼロおよび行選択１ビットとＯＲ
がとられ、行アクセス選択出力に対する選択を形成す
る。図３２および図３３では、行アドレス選択イネーブ
ルビットはサイクル発生器６７から行選択デコード論理
に送られ、ＲＡＳＥＮによって表わされる。このビット
は、ＯＲ論理１６４によって前もってＸＲＡＳ（３〜
０）出力に数えられた制御レジスタからの４ビットを使
用可能にする。さらに、ＮＯＲゲート１６２および１６
３は実現されている機能をデコードする。なお、この機
能はＲＳＡで表わされる機能選択デコード回路からの行
アドレス選択、データがメモリ、シフトレジスタのどこ
に書込まれているかを示すＸＹレジスタ４３からのＸＸ
Ｙ、ビデオブロック５７からのＳＳＲＲＡＳ、および制
御レジスタ３９ｃから与えられ、信号ＣＲＲＡＳによっ
て表わされる拡張制御レジスタ行アドレス選択ビットを
与えられている。これらの信号は実現されている適当な
サイクルに関して論理１６１で多重化され、ＮＯＲゲー
ト１６２、１６３でＮＯＲがとられる。なお、それのシ
フトレジスタは信号ＳＲＣＣＬで表わされ、リフレッシ
ュサイクルは信号ＲＥＦＣＣＬで表わされ、ＸＹサイク
ルは信号ＸＹＣＣＬで表わされる。これらの信号は無論
図１０〜図１５のサイクル発生器から送られ、制御レジ
スタ３９から持込まれる信号ＥＨＡＥとともに論理ゲー
ト１８５によって結合された。デコードブロック６３は
ＦＳＳＲによって表わされる機能選択レジスタ信号およ
びＲＷＢ信号を与え、そこでは４個の行選択出力ビット
は論理１８７によってされる。機能選択信号およびＲ／
Ｗ信号はＮＯＲゲート１８９によって結合される。
ッサ１によって制御レスタ３９ｃ内にプログラムされ、
格納される４ビットによって制御される（マイクロプロ
セッサ１はどの行アドレス選択出力ビットはメモリアク
セスサイクルの間アクティブにされるかを選択する）。
これら４ビットはＲＡＳＯＲ（３〜０）である。これら
の４ビットはメモリ読取り矛盾を防ぐために機能デコー
ドおよびＲ／Ｗ信号でゲートされる。行アドレス無効化
機構は次の型式のメモリサイクル、すなわち、マイクロ
プロセッサ１のランダムアクセス書込みサイクル、マイ
クロプロセッサ１要求のシフトレジスタからメモリへの
転送およびマイクロプロセッサ１要求のメモリからシフ
トレジスタへの転送の間のみ使用可能にされる。４つの
ゲートビットは行選択ゼロおよび行選択１ビットとＯＲ
がとられ、行アクセス選択出力に対する選択を形成す
る。図３２および図３３では、行アドレス選択イネーブ
ルビットはサイクル発生器６７から行選択デコード論理
に送られ、ＲＡＳＥＮによって表わされる。このビット
は、ＯＲ論理１６４によって前もってＸＲＡＳ（３〜
０）出力に数えられた制御レジスタからの４ビットを使
用可能にする。さらに、ＮＯＲゲート１６２および１６
３は実現されている機能をデコードする。なお、この機
能はＲＳＡで表わされる機能選択デコード回路からの行
アドレス選択、データがメモリ、シフトレジスタのどこ
に書込まれているかを示すＸＹレジスタ４３からのＸＸ
Ｙ、ビデオブロック５７からのＳＳＲＲＡＳ、および制
御レジスタ３９ｃから与えられ、信号ＣＲＲＡＳによっ
て表わされる拡張制御レジスタ行アドレス選択ビットを
与えられている。これらの信号は実現されている適当な
サイクルに関して論理１６１で多重化され、ＮＯＲゲー
ト１６２、１６３でＮＯＲがとられる。なお、それのシ
フトレジスタは信号ＳＲＣＣＬで表わされ、リフレッシ
ュサイクルは信号ＲＥＦＣＣＬで表わされ、ＸＹサイク
ルは信号ＸＹＣＣＬで表わされる。これらの信号は無論
図１０〜図１５のサイクル発生器から送られ、制御レジ
スタ３９から持込まれる信号ＥＨＡＥとともに論理ゲー
ト１８５によって結合された。デコードブロック６３は
ＦＳＳＲによって表わされる機能選択レジスタ信号およ
びＲＷＢ信号を与え、そこでは４個の行選択出力ビット
は論理１８７によってされる。機能選択信号およびＲ／
Ｗ信号はＮＯＲゲート１８９によって結合される。
【００５０】図３４および図３５はマルチプレクサ４９
の概略図であって、マチプレクサ４９はメモリアドレス
をメモリ５、１９に出力する。図２に関連して述べたよ
うに、マルチプレクサ４９は行アドレスラッチ４７、リ
フレッシュアドレスカウンタ４５、ＸＹアドレスレジス
タ４３、列アドレスラッチ４１のいずれかの出力を選択
する。これらの入力は、列アドレスラッチ４１からの入
力であるＸＣＡＢ、行アドレスラッチ４７からの入力で
ある信号ＸＲＡＢ（両信号とも図３〜図９の機能選択デ
コードブロック６３の一部である）、図３〜図９のＸＹ
レジスタかなお入力であるＸＸＹ信号、ビデオブロック
５７の一部であるシフトレジスタアドレスであるＸＳＲ
ＲＡおよびリフレッシュブロック４５、ビデオブロック
５７の出力であるＸＲＡＣＡとしてマルチプレクサ４９
に導入される。図示された実施例のマルチプレクサは、
上記信号がパストランジスタ２５１を介して選択され、
出力端子２５３に与えられる７個の段２５０を含む。サ
イクル発生器６７は各機能に対する選択を与える。ＥＸ
ＴＣＡＳＥＬは列選択を与え、ＸＹＲＡＳＥＬはＸＹ行
選択機能を与え、ＳＲＲＡＳＥＬはシフトレジスタ行ア
ドレス出力選択イネーブルであり、ＲＡＣＡＳＥＬはリ
フレッシュ行アドレス、シフトレジスタ列アドレス選択
イネーブルである。これら機能の全部のＯＲ結合は、出
力端子２５でＲＡアドレスバス２１ｄをマルチプレクサ
４９の出力に接続するＥＸＴＲＡＳＥＬで表わされる信
号を与える。出力端子は９ビット端子であり、残りの２
ビットは図３５において回路２５５および２５７で示さ
れている。さらに、テスト論理が領域２６１でビデオシ
ステムコントローラ３のテストのために与えられ、サイ
クル発生器６７から点２６３でマルチプレクサ４９に導
入されるスキャンアウト信号および点２６５でマルチプ
レクサに与えられるビデオブロック５７の出力であるビ
デオスキャンアウト信号によって使用可能にされる。こ
れらの２つの信号は、ビデオシステムコントローラ３内
のアクセス可能な記憶ノードで全部別々のやり方で直列
に接続し、装置のテストの間に用いられる走査パスの回
路である。
の概略図であって、マチプレクサ４９はメモリアドレス
をメモリ５、１９に出力する。図２に関連して述べたよ
うに、マルチプレクサ４９は行アドレスラッチ４７、リ
フレッシュアドレスカウンタ４５、ＸＹアドレスレジス
タ４３、列アドレスラッチ４１のいずれかの出力を選択
する。これらの入力は、列アドレスラッチ４１からの入
力であるＸＣＡＢ、行アドレスラッチ４７からの入力で
ある信号ＸＲＡＢ（両信号とも図３〜図９の機能選択デ
コードブロック６３の一部である）、図３〜図９のＸＹ
レジスタかなお入力であるＸＸＹ信号、ビデオブロック
５７の一部であるシフトレジスタアドレスであるＸＳＲ
ＲＡおよびリフレッシュブロック４５、ビデオブロック
５７の出力であるＸＲＡＣＡとしてマルチプレクサ４９
に導入される。図示された実施例のマルチプレクサは、
上記信号がパストランジスタ２５１を介して選択され、
出力端子２５３に与えられる７個の段２５０を含む。サ
イクル発生器６７は各機能に対する選択を与える。ＥＸ
ＴＣＡＳＥＬは列選択を与え、ＸＹＲＡＳＥＬはＸＹ行
選択機能を与え、ＳＲＲＡＳＥＬはシフトレジスタ行ア
ドレス出力選択イネーブルであり、ＲＡＣＡＳＥＬはリ
フレッシュ行アドレス、シフトレジスタ列アドレス選択
イネーブルである。これら機能の全部のＯＲ結合は、出
力端子２５でＲＡアドレスバス２１ｄをマルチプレクサ
４９の出力に接続するＥＸＴＲＡＳＥＬで表わされる信
号を与える。出力端子は９ビット端子であり、残りの２
ビットは図３５において回路２５５および２５７で示さ
れている。さらに、テスト論理が領域２６１でビデオシ
ステムコントローラ３のテストのために与えられ、サイ
クル発生器６７から点２６３でマルチプレクサ４９に導
入されるスキャンアウト信号および点２６５でマルチプ
レクサに与えられるビデオブロック５７の出力であるビ
デオスキャンアウト信号によって使用可能にされる。こ
れらの２つの信号は、ビデオシステムコントローラ３内
のアクセス可能な記憶ノードで全部別々のやり方で直列
に接続し、装置のテストの間に用いられる走査パスの回
路である。
【００５１】図３６に示されたメモリピン６９は表示メ
モリ５に書込むための制御信号を与える。表示メモリ５
の出力は書込みコマンドＸＷ、ＴＲＱＥコマンド、およ
び２つの列アドレスストローブＸＣＡＳＨＩ、ＸＣＡＳ
ＬＯである。入ピン５９から与えられる列アドレスイネ
ーブル高および低信号はＩＣＡＳＥＮおよびＥＣＡＳＥ
Ｎ（両方ともサイクル発生器６７によって発生される）
によってＸＣＡＳＨＩおよびＸＣＡＳＬＯへゲート制御
される。
モリ５に書込むための制御信号を与える。表示メモリ５
の出力は書込みコマンドＸＷ、ＴＲＱＥコマンド、およ
び２つの列アドレスストローブＸＣＡＳＨＩ、ＸＣＡＳ
ＬＯである。入ピン５９から与えられる列アドレスイネ
ーブル高および低信号はＩＣＡＳＥＮおよびＥＣＡＳＥ
Ｎ（両方ともサイクル発生器６７によって発生される）
によってＸＣＡＳＨＩおよびＸＣＡＳＬＯへゲート制御
される。
【００５２】ビデオシステムコントローラ３は一定の間
隔で表示メモリ５のリフレッシュサイクル行うように構
成される。リフレッシュアドレスカウンタ４５内に含ま
れるリフレッシュカウンタ（図３７〜図４０）はリフレ
ッシュサイクルの間９ビットの行アドレスを発生する。
マイクロプロセッサ１にアクセスできないリフレッシュ
バーストカウンタは水平走査線１本毎のリフレッシュサ
イクルの数を決定する。これもまたマイクロプロセッサ
にアクセスできないリフレッシュアドレスレジスタは現
在の行アドレスを維持し、増加され各リフレッシュサイ
クルが続く。リフレッシュサイクルの使用可能化および
リフレッシュサイクルの周波数はビデオシステムコント
ローラ３内の３つの制御レジスタビットによって決定さ
れる。９ビットの行アドレスのうち８個は、リフレッシ
ュカウンタブロック２７０および保留レジスタ２７１を
含む図３７の回路２７３によって与えられる。ＳＲＣＣ
Ｌ信号を介してサイクル発生器からコマンドがあると、
カウンタ２７０は、リフレッシュアドレスカウンタ４５
をマルチプレクサに接続するバスＸＲＡＣＡを通ってマ
ルチプレクサ４９に使用可能化される。図３８はカウン
タ２７０と結合した残りのカウンタ状態２７９を示す。
前述したように、ホストコンピュータにアクセスできな
い図３９で２７５で示されたミーリー型状態機械は実施
される水平走査線１本あたりのリフレッシュサイクルの
数を決定する。その出力ＲＥＦＲＱは、現在の走査線の
間別のリフレッシュサイクルがなされる必要があること
を示す制御論理７１に出力される。リフレッシュアドレ
スレジスタ２７０は現在の行アドレスを維持し、増加さ
れて表示メモリ５およびシステムメモリ１９に対する各
リフレッシュサイクルが続く。サイクル発生器６７は、
発生されるべきメモリサイクルの優先順位を決定するた
めの仲裁を実行する。
隔で表示メモリ５のリフレッシュサイクル行うように構
成される。リフレッシュアドレスカウンタ４５内に含ま
れるリフレッシュカウンタ（図３７〜図４０）はリフレ
ッシュサイクルの間９ビットの行アドレスを発生する。
マイクロプロセッサ１にアクセスできないリフレッシュ
バーストカウンタは水平走査線１本毎のリフレッシュサ
イクルの数を決定する。これもまたマイクロプロセッサ
にアクセスできないリフレッシュアドレスレジスタは現
在の行アドレスを維持し、増加され各リフレッシュサイ
クルが続く。リフレッシュサイクルの使用可能化および
リフレッシュサイクルの周波数はビデオシステムコント
ローラ３内の３つの制御レジスタビットによって決定さ
れる。９ビットの行アドレスのうち８個は、リフレッシ
ュカウンタブロック２７０および保留レジスタ２７１を
含む図３７の回路２７３によって与えられる。ＳＲＣＣ
Ｌ信号を介してサイクル発生器からコマンドがあると、
カウンタ２７０は、リフレッシュアドレスカウンタ４５
をマルチプレクサに接続するバスＸＲＡＣＡを通ってマ
ルチプレクサ４９に使用可能化される。図３８はカウン
タ２７０と結合した残りのカウンタ状態２７９を示す。
前述したように、ホストコンピュータにアクセスできな
い図３９で２７５で示されたミーリー型状態機械は実施
される水平走査線１本あたりのリフレッシュサイクルの
数を決定する。その出力ＲＥＦＲＱは、現在の走査線の
間別のリフレッシュサイクルがなされる必要があること
を示す制御論理７１に出力される。リフレッシュアドレ
スレジスタ２７０は現在の行アドレスを維持し、増加さ
れて表示メモリ５およびシステムメモリ１９に対する各
リフレッシュサイクルが続く。サイクル発生器６７は、
発生されるべきメモリサイクルの優先順位を決定するた
めの仲裁を実行する。
【００５３】作動可能保留論理３７（図１０〜図１５）
はマイクロプロセッサ１にサイクル発生器６７の現在状
態を知らせる作動可能／保留信号を与える。いくつかの
モードの動作が可能でかつ制御レジスタビットＲＨＭＯ
ＤＥ（１−０）およびＲＨ（２−０）によってプログラ
ムされる。これらのモードは作動可能、待機および保留
モードである。作動可能モードでは、マイクロプロセッ
サ１は、マイクロプロセッサ開始の間にＲＨ（２−０）
がロードすることによって所望される特定の数の待機状
態をプログラムする。マイクロプロセッサ１によって要
求されたサイクルが開始すると、回路２９３は、それが
終わった時には、当該サイクルが終了していることを作
動可能／保留出力を起動することによってホストコンピ
ュータに知らせるタイミング順序を与える。内部サイク
ルが進行中であるか、以前に要求されたマイクロプロセ
ッサ要求のサイクルがマイクロプロセッサ１が別のサイ
クルを要求した時まだ進行中であるならば、前のサイク
ルは完了していなければならない。待機モードはプログ
ラム可能な待機状態を含まないので、単に、それのサイ
クルが開始したことを作動可能／保留出力を起動するこ
とによってマイクロプロセッサに知らせるだけである。
作動可能保留論理が保留モードにあるようにプログラム
される場合、ビデオシステムコントローラ３は、それが
リフレッシュサイクルやシフトレジスタリロードサイク
ルを実施する時であるからマイクロプロセッサ１に保留
の要求を出さなければならない。マイクロプロセッサは
論理ゼロレベルを阻止入力に与えることによって保留要
求に応答する。作動可能モードが待機モードかのいずれ
かにプログラムされるとき、作動可能／保留出力アクテ
ィブ論理レベルは阻止入力の状態によってリセット間に
プログラム可能である。ここで、図３〜図９のシステム
ブロックおよびそれに対する図１０〜図４４に示された
回路の説明を終わる。
はマイクロプロセッサ１にサイクル発生器６７の現在状
態を知らせる作動可能／保留信号を与える。いくつかの
モードの動作が可能でかつ制御レジスタビットＲＨＭＯ
ＤＥ（１−０）およびＲＨ（２−０）によってプログラ
ムされる。これらのモードは作動可能、待機および保留
モードである。作動可能モードでは、マイクロプロセッ
サ１は、マイクロプロセッサ開始の間にＲＨ（２−０）
がロードすることによって所望される特定の数の待機状
態をプログラムする。マイクロプロセッサ１によって要
求されたサイクルが開始すると、回路２９３は、それが
終わった時には、当該サイクルが終了していることを作
動可能／保留出力を起動することによってホストコンピ
ュータに知らせるタイミング順序を与える。内部サイク
ルが進行中であるか、以前に要求されたマイクロプロセ
ッサ要求のサイクルがマイクロプロセッサ１が別のサイ
クルを要求した時まだ進行中であるならば、前のサイク
ルは完了していなければならない。待機モードはプログ
ラム可能な待機状態を含まないので、単に、それのサイ
クルが開始したことを作動可能／保留出力を起動するこ
とによってマイクロプロセッサに知らせるだけである。
作動可能保留論理が保留モードにあるようにプログラム
される場合、ビデオシステムコントローラ３は、それが
リフレッシュサイクルやシフトレジスタリロードサイク
ルを実施する時であるからマイクロプロセッサ１に保留
の要求を出さなければならない。マイクロプロセッサは
論理ゼロレベルを阻止入力に与えることによって保留要
求に応答する。作動可能モードが待機モードかのいずれ
かにプログラムされるとき、作動可能／保留出力アクテ
ィブ論理レベルは阻止入力の状態によってリセット間に
プログラム可能である。ここで、図３〜図９のシステム
ブロックおよびそれに対する図１０〜図４４に示された
回路の説明を終わる。
【００５４】ビデオブロック５７（図４５〜図４６）
は、ビットマップ図形システムにおいてＣＲＴモニタ１
１を駆動するのに用いられる水平同期ＨＳＹＮＣ−、垂
直同期ＶＳＹＮＣ−および帰線消去ＢＬＡＮＫ−の各信
号を発生するのに用いられる。これらの信号はビデオ入
力クロックＶＩＤＣＬＫと同期する。ＨＳＹＮＣ−、Ｖ
ＳＹＮＣ−およびＶＬＡＮＫ−ピンで出力された信号は
８個のマイクロプロセッサ１がアクセス可能なビデオタ
イミングレジスタを介してプログラムされる。図示され
た垂直制御論理９７はＰＬＡ１１５、論理ゲート１１７
およびラッチである複数個の状態機械セル３０１を含
む。状態機械標準セル３０１は、図４５および図４６に
示されているように接続され、垂直カウンタのどれかを
選択するゲート信号の順序を与える。カウンタが選択さ
れたタイミングレジスタの値に達すると、垂直制御状態
機械は次のタイミングレジスタに循環する。垂直カウン
タレジスタ９９はビデオ表示の水平線をカウントし、垂
直同期、帰線消去期間の限界を決定するタイミング基準
として働く。垂直カウントの内容は垂直タイミングレジ
スタの値と比較されて、垂直同期、帰線消去期間の完了
が示される。カウントは１つの例外を除いて各水平同期
期間の初めに１つだけ増加される。
は、ビットマップ図形システムにおいてＣＲＴモニタ１
１を駆動するのに用いられる水平同期ＨＳＹＮＣ−、垂
直同期ＶＳＹＮＣ−および帰線消去ＢＬＡＮＫ−の各信
号を発生するのに用いられる。これらの信号はビデオ入
力クロックＶＩＤＣＬＫと同期する。ＨＳＹＮＣ−、Ｖ
ＳＹＮＣ−およびＶＬＡＮＫ−ピンで出力された信号は
８個のマイクロプロセッサ１がアクセス可能なビデオタ
イミングレジスタを介してプログラムされる。図示され
た垂直制御論理９７はＰＬＡ１１５、論理ゲート１１７
およびラッチである複数個の状態機械セル３０１を含
む。状態機械標準セル３０１は、図４５および図４６に
示されているように接続され、垂直カウンタのどれかを
選択するゲート信号の順序を与える。カウンタが選択さ
れたタイミングレジスタの値に達すると、垂直制御状態
機械は次のタイミングレジスタに循環する。垂直カウン
タレジスタ９９はビデオ表示の水平線をカウントし、垂
直同期、帰線消去期間の限界を決定するタイミング基準
として働く。垂直カウントの内容は垂直タイミングレジ
スタの値と比較されて、垂直同期、帰線消去期間の完了
が示される。カウントは１つの例外を除いて各水平同期
期間の初めに１つだけ増加される。
【００５５】その例外は、飛越し走査されたフレームの
旧フィールドの垂直フロントポーチおよび同期間の間
で、垂直カウントの増加は水平カウンタ９５のカウント
が水平合計レジスタ９１の値の１／２に等しい中間点で
生ずる。アクティブ信号の高→低移行が垂直カウンタを
ゼロにした後でＶＩＤＣＬＫの次の立下り端部で垂直合
計レジスタ１０１に達すると垂直カウンタ９７はゼロに
リセットされる。この期間は増加愛あの期間の間にマイ
クロプロセッサ１によって読取ることができるがそこに
書込むことはできない。通常複数の読取りサイクルが垂
直カウンタ９７にアクセスするのに用いられる。同じデ
ータ情報に応答する２つの連続読取りはマイクロプロセ
ッサ１のアクセスが増加間の期間中にあることを示す。
図４７及び図４８は垂直カウンタ９９の概略図で、それ
は２つのカウンタ段３０３および３０５を有している。
第１のカウンタ段３０５は８ビットデータ用で、８回繰
返され、第２のカウンタ段３０３は４ビットデータ用な
ので垂直カウンタには最大１２ビットが格納される。
旧フィールドの垂直フロントポーチおよび同期間の間
で、垂直カウントの増加は水平カウンタ９５のカウント
が水平合計レジスタ９１の値の１／２に等しい中間点で
生ずる。アクティブ信号の高→低移行が垂直カウンタを
ゼロにした後でＶＩＤＣＬＫの次の立下り端部で垂直合
計レジスタ１０１に達すると垂直カウンタ９７はゼロに
リセットされる。この期間は増加愛あの期間の間にマイ
クロプロセッサ１によって読取ることができるがそこに
書込むことはできない。通常複数の読取りサイクルが垂
直カウンタ９７にアクセスするのに用いられる。同じデ
ータ情報に応答する２つの連続読取りはマイクロプロセ
ッサ１のアクセスが増加間の期間中にあることを示す。
図４７及び図４８は垂直カウンタ９９の概略図で、それ
は２つのカウンタ段３０３および３０５を有している。
第１のカウンタ段３０５は８ビットデータ用で、８回繰
返され、第２のカウンタ段３０３は４ビットデータ用な
ので垂直カウンタには最大１２ビットが格納される。
【００５６】図５１及び図５２は、制御信号が水平レジ
スタ８５、８７、８９、９１および９３を制御するため
に発生される水平制御回路９５の概略図である。図５１
及び図５２は、水平カウンタ９３の概略図である。水平
カウンタは２段３０７、３０９に分割された１２ビット
カウンタであって、３０７は最初の８ビット０〜７を与
え、３０９は残りの４ビット８〜１１を与える。水平カ
ウンタ９３はＶＩＤＣＬＫの立下り幅で増加し、水平同
期期間および帰線消去期間の限界を決定するためのタイ
ミング基準として働く。水平カウンタの値は信号出力Ｈ
ＹＳＹＮＣ−およびＢＬＡＮＫ−を発生するために４つ
の他の水平タイミングレジスタの値と比較される。水平
カウンタ９３が水平合計レジスタ９１の値に達すると、
それは回路３１１によってゼロにリセットされる。ビデ
オシステムコントローラ３が外部同期モードで構成され
るとき、ＨＳＹＮＣ−信号が入力で、水平カウンタはＨ
ＳＹＮＣ−立下り端から遅れとしてゼロにされる。垂直
カウンタはＸＳＹＮＣ−入力を起動するのと同じ態様で
リセットさせる。外部同期モードによってビデオシステ
ムコントローラ３は外部ビデオソースに同期アップ（sy
nc-up)できるようになる。これによって、複数のビデオ
ソースを同時に同じ表示モニタ上へ表示することが可能
になる。外部同期モードはＥＸＴＳＹＮＥＮビットを制
御レジスタ３９ｃに書込むことによって使用可能にされ
る。図１０５は到来する同期パルスを処理するラッチ・
同期回路を示す。アクティブリセット−パルスは水平カ
ウンタ９３にする。そしてこのカウンタはマイクロプロ
セッサ１にアクセスできない。
スタ８５、８７、８９、９１および９３を制御するため
に発生される水平制御回路９５の概略図である。図５１
及び図５２は、水平カウンタ９３の概略図である。水平
カウンタは２段３０７、３０９に分割された１２ビット
カウンタであって、３０７は最初の８ビット０〜７を与
え、３０９は残りの４ビット８〜１１を与える。水平カ
ウンタ９３はＶＩＤＣＬＫの立下り幅で増加し、水平同
期期間および帰線消去期間の限界を決定するためのタイ
ミング基準として働く。水平カウンタの値は信号出力Ｈ
ＹＳＹＮＣ−およびＢＬＡＮＫ−を発生するために４つ
の他の水平タイミングレジスタの値と比較される。水平
カウンタ９３が水平合計レジスタ９１の値に達すると、
それは回路３１１によってゼロにリセットされる。ビデ
オシステムコントローラ３が外部同期モードで構成され
るとき、ＨＳＹＮＣ−信号が入力で、水平カウンタはＨ
ＳＹＮＣ−立下り端から遅れとしてゼロにされる。垂直
カウンタはＸＳＹＮＣ−入力を起動するのと同じ態様で
リセットさせる。外部同期モードによってビデオシステ
ムコントローラ３は外部ビデオソースに同期アップ（sy
nc-up)できるようになる。これによって、複数のビデオ
ソースを同時に同じ表示モニタ上へ表示することが可能
になる。外部同期モードはＥＸＴＳＹＮＥＮビットを制
御レジスタ３９ｃに書込むことによって使用可能にされ
る。図１０５は到来する同期パルスを処理するラッチ・
同期回路を示す。アクティブリセット−パルスは水平カ
ウンタ９３にする。そしてこのカウンタはマイクロプロ
セッサ１にアクセスできない。
【００５７】図１８〜図２４の残りのレジスタは基本レ
ジスタブロック３１３の概略図である図５３および図５
４に示されている。ビデオブロック５７の他の機能はＳ
Ｒデータブロックを含む。ＳＲは表示メモリ５内に含ま
れるシフトレジスタを表わす。シフトレジスタの読取り
または書込みサイクルはマイクロプロセッサ１によって
開始されるアクセスである。シフトレジスタサイクルは
表示メモリ５のセルアレイと表示メモリ５内のシフトレ
ジスタの間でデータ転送を行う方へ特に運動される。表
示更新サイクルはビデオシステムコントローラ３内で自
動的に開始される。シフトレジスタサイクルは明治のマ
イクロプロセッサ１制御によっても開始できる。図５５
〜図５７はビデオブロック５７に含まれるＳＲデータ制
御回路の概略図である。データ転送の方向は制御レジス
タ３９Ｃ内の制御ビットＳＲＷの状態によって決定され
る。シフトレジスタ転送サイクルはビデオシステムコン
トローラ３（表示更新）かマイクロプロセッサ１のいず
れかによって開始できるので、それによって所望のサイ
クルの型式が線ＦＳ０〜ＦＳ２上の機能選択コード入力
によって決定される。ゼロの２進値の機能選択コードは
レジスタアクセスサイクルを示し、２進No.1はＸＹ間接
サイクルを示し、２進No.2はレジスタアクセスサイクル
を示し、２進No.3はマイクロプロセッサ直接サイクルを
示し、２進No.4はシフトレジスタからメモリへのシフト
レジスタサイクルを示し、２進No.5はメモリからシフト
レジスタへのシフトレジスタサイクルを示し、No.6、7
は使用されないかテストモードのような特殊な機能に使
用される。シフトレジスタ書込みサイクルは表示メモリ
５内のシフトレジスタの内容をオンチップメモリセルア
レイ内の特定行に転送し、シフトレジスタ読取りサイク
ルはメモリセルアレイ内の特定の行の内容をシフトレジ
スタに転送する。
ジスタブロック３１３の概略図である図５３および図５
４に示されている。ビデオブロック５７の他の機能はＳ
Ｒデータブロックを含む。ＳＲは表示メモリ５内に含ま
れるシフトレジスタを表わす。シフトレジスタの読取り
または書込みサイクルはマイクロプロセッサ１によって
開始されるアクセスである。シフトレジスタサイクルは
表示メモリ５のセルアレイと表示メモリ５内のシフトレ
ジスタの間でデータ転送を行う方へ特に運動される。表
示更新サイクルはビデオシステムコントローラ３内で自
動的に開始される。シフトレジスタサイクルは明治のマ
イクロプロセッサ１制御によっても開始できる。図５５
〜図５７はビデオブロック５７に含まれるＳＲデータ制
御回路の概略図である。データ転送の方向は制御レジス
タ３９Ｃ内の制御ビットＳＲＷの状態によって決定され
る。シフトレジスタ転送サイクルはビデオシステムコン
トローラ３（表示更新）かマイクロプロセッサ１のいず
れかによって開始できるので、それによって所望のサイ
クルの型式が線ＦＳ０〜ＦＳ２上の機能選択コード入力
によって決定される。ゼロの２進値の機能選択コードは
レジスタアクセスサイクルを示し、２進No.1はＸＹ間接
サイクルを示し、２進No.2はレジスタアクセスサイクル
を示し、２進No.3はマイクロプロセッサ直接サイクルを
示し、２進No.4はシフトレジスタからメモリへのシフト
レジスタサイクルを示し、２進No.5はメモリからシフト
レジスタへのシフトレジスタサイクルを示し、No.6、7
は使用されないかテストモードのような特殊な機能に使
用される。シフトレジスタ書込みサイクルは表示メモリ
５内のシフトレジスタの内容をオンチップメモリセルア
レイ内の特定行に転送し、シフトレジスタ読取りサイク
ルはメモリセルアレイ内の特定の行の内容をシフトレジ
スタに転送する。
【００５８】図５５は、ビデオシステムコントローラ要
求の表示更新サイクルの間に表示メモリにメモリアドレ
スを与えるシフトレジスタアドレス用の制御論理の発生
を示す。図５６は制御レジスタの制御ビットＰＬＣ（３
−０）によって特定された値までカウントアップする４
ビット制御を示す。このカウントの状態はシフトレジス
タリロード（表示更新）サイクルの期間を決定し、各水
平走査線から１６本走査線へ変化することができる。図
５７に示される最下位４ビットはシフトレジスタアドレ
スが増加できるようにする全加算器を含む。通常の動作
では、それらは１、２、４、８によって示される。この
アドレスの最下位２ビットは外部表示メモリ５で選択さ
れるタップ点を特定する。次の有効８ビットはメモリア
ドレス出力ピンに導かれ、行アドレスビットを表わす。
このカウンタの最上位２ビットは行アドレス選択制御ビ
ットを表わす。ビデオシステムコントローラ３がＥＨＡ
Ｅビットを制御レジスタ３８１内に設定することによっ
てプログラムされた拡張ホストアドレスイネーブルモー
ドにある時、上記ビットはシフトレジスタ更新サイクル
の間に４つの行アドレス選択（ＲＡＳ（３−０））の１
つにデコードされる。このビットがイナクティブである
なら、ＲＡＳ出力は全部シフトレジスタサイクルの間ア
クティブである。
求の表示更新サイクルの間に表示メモリにメモリアドレ
スを与えるシフトレジスタアドレス用の制御論理の発生
を示す。図５６は制御レジスタの制御ビットＰＬＣ（３
−０）によって特定された値までカウントアップする４
ビット制御を示す。このカウントの状態はシフトレジス
タリロード（表示更新）サイクルの期間を決定し、各水
平走査線から１６本走査線へ変化することができる。図
５７に示される最下位４ビットはシフトレジスタアドレ
スが増加できるようにする全加算器を含む。通常の動作
では、それらは１、２、４、８によって示される。この
アドレスの最下位２ビットは外部表示メモリ５で選択さ
れるタップ点を特定する。次の有効８ビットはメモリア
ドレス出力ピンに導かれ、行アドレスビットを表わす。
このカウンタの最上位２ビットは行アドレス選択制御ビ
ットを表わす。ビデオシステムコントローラ３がＥＨＡ
Ｅビットを制御レジスタ３８１内に設定することによっ
てプログラムされた拡張ホストアドレスイネーブルモー
ドにある時、上記ビットはシフトレジスタ更新サイクル
の間に４つの行アドレス選択（ＲＡＳ（３−０））の１
つにデコードされる。このビットがイナクティブである
なら、ＲＡＳ出力は全部シフトレジスタサイクルの間ア
クティブである。
【００５９】前述したように、ＦＳデコード回路は、そ
こに与えられる３つの機能選択デコード信号の２進値に
基づいてビデオシステムコントローラによって実現され
るべき機能をデコードする。ＦＳデコードブロック６３
の概略図は図６４及び図６５に示されている。ＦＳデコ
ードロジック６３はマイクロプロセッサ１から、そこに
導入されるＣＳ信号とともに、制御信号ＦＳＯ−２、行
選択信号、さらにデータバス２１Ｃ上の列アドレス、デ
ータバス２１Ｒ上の行アドレスを受信する。さらに、Ａ
ＬＥ信号およびノーラッチ信号（これは制御レジスタか
ら到来する）と同様リセット信号が入力ピンブロック５
９から与えられる。入力ピンブロック５９は、機能選択
入力をデコードするとともに、行アドレス、列アドレス
およびそれに対する補数を与える。別々の機能はＰＬＡ
３３１によってデコードされ、それらは前述した機能に
対応する。どんな機能選択デコードもアクティブである
ためにはチップ選択入力（ＸＣＳ）はアクティブでなけ
ればならない。さらに、回路３３３、３３５は走査・テ
ストモード発生のたのものである。ラインドライバ３３
４は行アドレス信号および列アドレス信号を駆動するの
に用いられる。
こに与えられる３つの機能選択デコード信号の２進値に
基づいてビデオシステムコントローラによって実現され
るべき機能をデコードする。ＦＳデコードブロック６３
の概略図は図６４及び図６５に示されている。ＦＳデコ
ードロジック６３はマイクロプロセッサ１から、そこに
導入されるＣＳ信号とともに、制御信号ＦＳＯ−２、行
選択信号、さらにデータバス２１Ｃ上の列アドレス、デ
ータバス２１Ｒ上の行アドレスを受信する。さらに、Ａ
ＬＥ信号およびノーラッチ信号（これは制御レジスタか
ら到来する）と同様リセット信号が入力ピンブロック５
９から与えられる。入力ピンブロック５９は、機能選択
入力をデコードするとともに、行アドレス、列アドレス
およびそれに対する補数を与える。別々の機能はＰＬＡ
３３１によってデコードされ、それらは前述した機能に
対応する。どんな機能選択デコードもアクティブである
ためにはチップ選択入力（ＸＣＳ）はアクティブでなけ
ればならない。さらに、回路３３３、３３５は走査・テ
ストモード発生のたのものである。ラインドライバ３３
４は行アドレス信号および列アドレス信号を駆動するの
に用いられる。
【００６０】列アドレスデコーダ５５はＲＷＢの形の読
取り／書込みコマンド、ＸＣＥＬの形の列アドレスイネ
ーブル下位バイト、ＣＡＢの形の列アドレスおよびＦＳ
ＩＮＴの形の内部レジスタアクセス機能選択信号を受信
する。列アドレスデコーダ５５の出力はデコード回路３
４１によってデコードされ、状態ブロック６１の入力と
して用いられ、１２ビット内部レジスタが読取られると
きデータバスの４個のF 上位ビットをクリアするのに用
いられるクリアコマンドである。図６４〜図７３は内部
レジスタアクセスの間列アドレスのデコードを完了する
論理を示す。これらの出力は内部レジスタのうちアクセ
スされまたはロードされるものを選択する。
取り／書込みコマンド、ＸＣＥＬの形の列アドレスイネ
ーブル下位バイト、ＣＡＢの形の列アドレスおよびＦＳ
ＩＮＴの形の内部レジスタアクセス機能選択信号を受信
する。列アドレスデコーダ５５の出力はデコード回路３
４１によってデコードされ、状態ブロック６１の入力と
して用いられ、１２ビット内部レジスタが読取られると
きデータバスの４個のF 上位ビットをクリアするのに用
いられるクリアコマンドである。図６４〜図７３は内部
レジスタアクセスの間列アドレスのデコードを完了する
論理を示す。これらの出力は内部レジスタのうちアクセ
スされまたはロードされるものを選択する。
【００６１】図６４〜図７３はＸ−Ｙアドレスレジスタ
４３の概略図である。このＸ−Ｙレジスタアドレス４３
は、２０ビットＸ−Ｙアドレスレジスタ３４１を介して
間接的にマイクロプロセッサ１が表示メモリ５（好適実
施例では、ＤＲＡＭすなわちダイナミックランダムアク
セスメモリである）内の語にアクセスするかそれを書込
む間接サイクルの間に用いられる。Ｘ−Ｙアドレスレジ
スタ３４１の内容は画面上の１個以上の画素を含む語の
Ｘ−Ｙ座標の連結を表わす。Ｘ座標はアドレス語の最下
位ビットによって表わされ、Ｙ座標はアドレス語の最上
位ビットで表わされる。アドレス語のＸ、Ｙ座標間の境
界の位置はプログラム可能である。Ｘ、Ｙの両方とも大
してレジスタ３４１のの最下位ビットから最上位ビット
へ移動する。ＣＲＴモニタ１１の画面の左上角に通常位
置した原点でのＸ、Ｙ変位は、画面の左角上に表示され
る画素がメモリアドレス０の語位置に存在する特別の場
合のに共にゼロである。ビデオシステムコントローラ３
を介して処理する際には、画面の左上角の非ゼロオフセ
ットはメモリの開始から補償されなければならない。
４３の概略図である。このＸ−Ｙレジスタアドレス４３
は、２０ビットＸ−Ｙアドレスレジスタ３４１を介して
間接的にマイクロプロセッサ１が表示メモリ５（好適実
施例では、ＤＲＡＭすなわちダイナミックランダムアク
セスメモリである）内の語にアクセスするかそれを書込
む間接サイクルの間に用いられる。Ｘ−Ｙアドレスレジ
スタ３４１の内容は画面上の１個以上の画素を含む語の
Ｘ−Ｙ座標の連結を表わす。Ｘ座標はアドレス語の最下
位ビットによって表わされ、Ｙ座標はアドレス語の最上
位ビットで表わされる。アドレス語のＸ、Ｙ座標間の境
界の位置はプログラム可能である。Ｘ、Ｙの両方とも大
してレジスタ３４１のの最下位ビットから最上位ビット
へ移動する。ＣＲＴモニタ１１の画面の左上角に通常位
置した原点でのＸ、Ｙ変位は、画面の左角上に表示され
る画素がメモリアドレス０の語位置に存在する特別の場
合のに共にゼロである。ビデオシステムコントローラ３
を介して処理する際には、画面の左上角の非ゼロオフセ
ットはメモリの開始から補償されなければならない。
【００６２】Ｘ−Ｙアドレスレジスタ４３の機能は、マ
イクロプロセッサ１の線形アドレス指定領域が限定され
すぎてアクティブ表示領域内の画素全部に用意にアクセ
スできない分野に特に有用である。Ｘ−Ｙレジスタ４３
の内容を用いる読取りまたは書込みサイクルはＸ−Ｙ間
接サイクルと表示される。
イクロプロセッサ１の線形アドレス指定領域が限定され
すぎてアクティブ表示領域内の画素全部に用意にアクセ
スできない分野に特に有用である。Ｘ−Ｙレジスタ４３
の内容を用いる読取りまたは書込みサイクルはＸ−Ｙ間
接サイクルと表示される。
【００６３】Ｘ−Ｙ間接サイクルの間、Ｘ−Ｙアドレス
レジスタ４３の内容は、ＲＡ８〜ＲＡ０データバス２１
ＲおよびＣＡ８〜ＣＡ０データバス２３に与えられる行
アドレス、列アドレスの代わりに用いられる。Ｘ−Ｙ間
接サイクルの間にＣＡ４〜ＣＡ１に入力された４ビット
コードは、Ｘ−Ｙアドレスレジスタ４３の内容が更新さ
れてＸ−Ｙ間接サイクルが完了する態様を決定する。こ
れら４ビットの２進値がゼロに等しい場合は調整は存在
せず、１に等しい場合はＸを増加させ、２に等しい場合
はＸを減少させ、３に等しい場合はＸをクリアし、４に
等しい場合はＹを増加させ、５に等しい場合はＸを増加
し、Ｙを増加し、６に等しい場合はＸを減少させ、Ｙを
増加させ、７に等しい場合はＸをクリアし、Ｙを増加さ
せ、８に等しい場合はＹを減少させ、９に等しい場合は
Ｘを増加させ、Ｙを減少させ、１０に等しい場合はＸを
減少させ、Ｙを減少させ、１１に等しい場合にはＸをク
リアし、Ｙを減少させ、１２に等しい場合にはＹをクリ
アし、１３に等しい場合にはＸを減少させ、Ｙをクリア
し、１４に等しい場合にはＸを減少させ、Ｙをクリア
し、１５に等しい場合にはＸをクリアし、Ｙをクリアす
る。
レジスタ４３の内容は、ＲＡ８〜ＲＡ０データバス２１
ＲおよびＣＡ８〜ＣＡ０データバス２３に与えられる行
アドレス、列アドレスの代わりに用いられる。Ｘ−Ｙ間
接サイクルの間にＣＡ４〜ＣＡ１に入力された４ビット
コードは、Ｘ−Ｙアドレスレジスタ４３の内容が更新さ
れてＸ−Ｙ間接サイクルが完了する態様を決定する。こ
れら４ビットの２進値がゼロに等しい場合は調整は存在
せず、１に等しい場合はＸを増加させ、２に等しい場合
はＸを減少させ、３に等しい場合はＸをクリアし、４に
等しい場合はＹを増加させ、５に等しい場合はＸを増加
し、Ｙを増加し、６に等しい場合はＸを減少させ、Ｙを
増加させ、７に等しい場合はＸをクリアし、Ｙを増加さ
せ、８に等しい場合はＹを減少させ、９に等しい場合は
Ｘを増加させ、Ｙを減少させ、１０に等しい場合はＸを
減少させ、Ｙを減少させ、１１に等しい場合にはＸをク
リアし、Ｙを減少させ、１２に等しい場合にはＹをクリ
アし、１３に等しい場合にはＸを減少させ、Ｙをクリア
し、１４に等しい場合にはＸを減少させ、Ｙをクリア
し、１５に等しい場合にはＸをクリアし、Ｙをクリアす
る。
【００６４】上記したアドレス調整は各Ｘ−Ｙ間接サイ
クルの実行の間にＸ−Ｙアドレスレジスタ４３によって
自動的になされる。この機構によって、各アクセス以前
に新しい値をＸ−Ｙアドレスレジスタにロードしなけれ
ばならないオーバーヘッを生じさせることなしに、隣接
した画素の任意の順序に対する都合のよいアクセスが可
能になる。結果として、ビデオシステムコントローラ
は、線画、多角形充填、特注文字発生のような増分図形
動作をハードウエア支援速度で実行できる。
クルの実行の間にＸ−Ｙアドレスレジスタ４３によって
自動的になされる。この機構によって、各アクセス以前
に新しい値をＸ−Ｙアドレスレジスタにロードしなけれ
ばならないオーバーヘッを生じさせることなしに、隣接
した画素の任意の順序に対する都合のよいアクセスが可
能になる。結果として、ビデオシステムコントローラ
は、線画、多角形充填、特注文字発生のような増分図形
動作をハードウエア支援速度で実行できる。
【００６５】Ｘ−Ｙアドレスレジスタ３４１は２つの部
分からなる２０ビットレジスタである。Ｘ−Ｙレジスタ
４３はこのＸ−Ｙアドレスレジスタ３４１と図７２およ
び図７３に示されているオフセットレジスタ３４２を含
む。オフセットレジスタ３４２はマイクロプロセッサ１
でアクセス可能でビット１１、１０と指定された２つの
アクセス可能ビットを含む。これらの２つのビットはＣ
Ａ４〜ＣＡ１データビット上のＸ−Ｙ調整コード入力に
よっては実施されない。第２の部分は、Ｘ−Ｙアドレス
レジスタ４３に含まれ、マイクロプロセッサ１によって
アクセス可能な１６ビットと、制御レジスタ３９ＣのＢ
７での状態に依存して２つの最上位または最下位ビット
としてＸ−Ｙレジスタに連結された２つのグループの２
ビットレジスタからなる残りの１８ビットである。これ
ら２ビットレジスタの１つが使用可能にされる。アドレ
スレジスタ３４１に含まれた１６ビットは２つの部分に
分割される。Ｙ座標はレジスタ３４１の最上位ビット部
で、最下位ビット部がＸ座標である。Ｘ部、Ｘ部間の境
界はプログラム可能である。信号ＸＹＬＲＡＳが制御レ
ジスタ３９Ｃによって与えられ、それが論理１であると
きは２ビットレジスタがＭＳＢでＸＹレジスタに連結さ
れる。これは３５１で起こる。これら２つの付加的最上
位ビットおよびＸ−Ｙアドレスレジスタ３４１の３５３
のＹ部はＹ座標を形成する。同様に、制御レジスタ３９
Ｃから与えられるＸＹＲＡＳ上の論理０は２つの最下位
ビット３５５およびＸＹアドレスレジスタのＸ部３５７
はＸ座標となる。ＸＹレジスタ３４１のこれらの１８ビ
ットは、Ｙ座標がそれ自身明示的に調整されていない場
合のみＹ座標の最下位ビットに波及するＸ座標の最上位
ビットから桁上げまたは借りがなされる。制御レジスタ
３９Ｃの内容がリセットされると、信号ＸＹＲＡＳは論
理０に復帰または省略値をとられる。ＸＹアドレスレジ
スタ３４１のＸ部かＹ部かのいずれかがＸＹオフセット
レジスタ３４２のビット８、９の内容を、ＸＹＬＲＡＳ
信号の状態に関係なくＸＹアドレスレジスタのＸ座標最
下位ビットかＹ座標の最上位ビット３５１に転送する。
ＸＹオフセットジスタ３４２を読出すと常に、イネーブ
ルＸまたは拡張ビット（すなわちオフセットレジスタ３
４２のビット８、９）の現在値はデータビットＤ1 〜Ｄ
0 に復帰するが、ビット８、９に格納された値には復帰
しない。
分からなる２０ビットレジスタである。Ｘ−Ｙレジスタ
４３はこのＸ−Ｙアドレスレジスタ３４１と図７２およ
び図７３に示されているオフセットレジスタ３４２を含
む。オフセットレジスタ３４２はマイクロプロセッサ１
でアクセス可能でビット１１、１０と指定された２つの
アクセス可能ビットを含む。これらの２つのビットはＣ
Ａ４〜ＣＡ１データビット上のＸ−Ｙ調整コード入力に
よっては実施されない。第２の部分は、Ｘ−Ｙアドレス
レジスタ４３に含まれ、マイクロプロセッサ１によって
アクセス可能な１６ビットと、制御レジスタ３９ＣのＢ
７での状態に依存して２つの最上位または最下位ビット
としてＸ−Ｙレジスタに連結された２つのグループの２
ビットレジスタからなる残りの１８ビットである。これ
ら２ビットレジスタの１つが使用可能にされる。アドレ
スレジスタ３４１に含まれた１６ビットは２つの部分に
分割される。Ｙ座標はレジスタ３４１の最上位ビット部
で、最下位ビット部がＸ座標である。Ｘ部、Ｘ部間の境
界はプログラム可能である。信号ＸＹＬＲＡＳが制御レ
ジスタ３９Ｃによって与えられ、それが論理１であると
きは２ビットレジスタがＭＳＢでＸＹレジスタに連結さ
れる。これは３５１で起こる。これら２つの付加的最上
位ビットおよびＸ−Ｙアドレスレジスタ３４１の３５３
のＹ部はＹ座標を形成する。同様に、制御レジスタ３９
Ｃから与えられるＸＹＲＡＳ上の論理０は２つの最下位
ビット３５５およびＸＹアドレスレジスタのＸ部３５７
はＸ座標となる。ＸＹレジスタ３４１のこれらの１８ビ
ットは、Ｙ座標がそれ自身明示的に調整されていない場
合のみＹ座標の最下位ビットに波及するＸ座標の最上位
ビットから桁上げまたは借りがなされる。制御レジスタ
３９Ｃの内容がリセットされると、信号ＸＹＲＡＳは論
理０に復帰または省略値をとられる。ＸＹアドレスレジ
スタ３４１のＸ部かＹ部かのいずれかがＸＹオフセット
レジスタ３４２のビット８、９の内容を、ＸＹＬＲＡＳ
信号の状態に関係なくＸＹアドレスレジスタのＸ座標最
下位ビットかＹ座標の最上位ビット３５１に転送する。
ＸＹオフセットジスタ３４２を読出すと常に、イネーブ
ルＸまたは拡張ビット（すなわちオフセットレジスタ３
４２のビット８、９）の現在値はデータビットＤ1 〜Ｄ
0 に復帰するが、ビット８、９に格納された値には復帰
しない。
【００６６】正しい動作を確保するために、ＸＹオフセ
ットレジスタ３４２はＸＹアドレスレジスタ３４１のロ
ーディング以前に常にロードされている。これは２つの
拡張ビットすなわちビット８、９が正しくロードするた
めに必要である。これらの拡張ビットは４つの行アドレ
スストローブのうちどれがＸＹ間接サイクルの間アクテ
ィブであるのかを決定するために用いられる。ビット
８、９は４つのアクティブストローブを与えるために符
号化され、これはＲＡＳデコード論理５で実施される。
ットレジスタ３４２はＸＹアドレスレジスタ３４１のロ
ーディング以前に常にロードされている。これは２つの
拡張ビットすなわちビット８、９が正しくロードするた
めに必要である。これらの拡張ビットは４つの行アドレ
スストローブのうちどれがＸＹ間接サイクルの間アクテ
ィブであるのかを決定するために用いられる。ビット
８、９は４つのアクティブストローブを与えるために符
号化され、これはＲＡＳデコード論理５で実施される。
【００６７】ＸＹアドレスレジスタ３４１は、２０ビッ
トのＸＹアドレスレジスタ出力の一部となる１６個のマ
イクロプロセッサがアクセス可能なビットを含む。のレ
ジスタのＸ部、Ｙ部間の境界は種々の図形メモリ構成の
要求を満たすためにプログラム可能である。Ｘ部はレジ
スタの最下位ビットの２〜９のどこでも占有するように
規定可能である。残りのビットはＹ部の一部となる。こ
のレジスタのＸ位置、Ｙ位置間の８個の可能な境界状態
は図７７および図７８に示されている。
トのＸＹアドレスレジスタ出力の一部となる１６個のマ
イクロプロセッサがアクセス可能なビットを含む。のレ
ジスタのＸ部、Ｙ部間の境界は種々の図形メモリ構成の
要求を満たすためにプログラム可能である。Ｘ部はレジ
スタの最下位ビットの２〜９のどこでも占有するように
規定可能である。残りのビットはＹ部の一部となる。こ
のレジスタのＸ位置、Ｙ位置間の８個の可能な境界状態
は図７７および図７８に示されている。
【００６８】ＸＹオフセットレジスタ３４２はＸＹアド
レスレジスタ３４１のＸ部、Ｙ部間の境界を決定し、３
５７および３５９に位置した２ＲＡＳ選択ビットおよび
ビット８、９の初期値を含む。３６１および３６３に位
置されたＸＹオフセットレジスタの８個の最下位ビット
は、図７７および図７８に示されるようにＸアドレスレ
ジスタ３４１内に含まれたアドレスのＸ部、Ｙ部間の境
界を特定する。２つのオフセットレジスタのビット８、
９は、マイクロプロセッサ１からＸＹレジスタ３５１の
Ｘ部３５３かＹ部３５７のどちらかへ開始された書込み
サイクルの間にＸ、Ｙアドレスの拡張ビットにロードさ
れる初期値を格納する。これら２つのビットはＸ−Ｙ間
接サイクルの間にＣＡ４〜ＣＡ１に入力された調整コー
ドによって影響されない。ＸＹアドレスの転送および拡
張ビットだけは結局化する。ＸＹオフセットレジスタ３
４２を読取ることによって、２ビット８、９の初期値の
代わりにＸＹアドレスの拡張ビットの現在値をＸＹオフ
セットレジスタ３４２に帰還させる。
レスレジスタ３４１のＸ部、Ｙ部間の境界を決定し、３
５７および３５９に位置した２ＲＡＳ選択ビットおよび
ビット８、９の初期値を含む。３６１および３６３に位
置されたＸＹオフセットレジスタの８個の最下位ビット
は、図７７および図７８に示されるようにＸアドレスレ
ジスタ３４１内に含まれたアドレスのＸ部、Ｙ部間の境
界を特定する。２つのオフセットレジスタのビット８、
９は、マイクロプロセッサ１からＸＹレジスタ３５１の
Ｘ部３５３かＹ部３５７のどちらかへ開始された書込み
サイクルの間にＸ、Ｙアドレスの拡張ビットにロードさ
れる初期値を格納する。これら２つのビットはＸ−Ｙ間
接サイクルの間にＣＡ４〜ＣＡ１に入力された調整コー
ドによって影響されない。ＸＹアドレスの転送および拡
張ビットだけは結局化する。ＸＹオフセットレジスタ３
４２を読取ることによって、２ビット８、９の初期値の
代わりにＸＹアドレスの拡張ビットの現在値をＸＹオフ
セットレジスタ３４２に帰還させる。
【００６９】３６３のビット１は行アドレス指定時間中
に出力されるＭＡ８であり、３６５のビット１０は列ア
ドレス指定時間中に出力されるＭＡ８である。これら２
つのビットもＸＹアドレスポインタの増加または減少に
よって影響を受けない。図７７において使用されないも
のとして示されたＸ−Ｙアドレスレジスタのどのビット
も０として読出される。
に出力されるＭＡ８であり、３６５のビット１０は列ア
ドレス指定時間中に出力されるＭＡ８である。これら２
つのビットもＸＹアドレスポインタの増加または減少に
よって影響を受けない。図７７において使用されないも
のとして示されたＸ−Ｙアドレスレジスタのどのビット
も０として読出される。
【００７０】マイクロプロセッサ１はＦＳ０〜ＦＳ０入
力を機能コード００１に設定することによってＸ−Ｙ間
接サイクルを開始する。次に表示メモリ５はＲ／Ｗ線に
よって特定されるように読出されるから書込まれる。Ｘ
Ｙアドレスレジスタ３４１の内容は、次のＸＹ間接サイ
クルの間にアクセスされるべき隣接語を指すために各Ｘ
Ｙ間接サイクルの後に調整できる。１５個の異なった調
整がＸＹレジスタ４３に対して利用できる。これらの調
整は前述したＸ−Ｙ間接サイクルの間にＣＡ４〜ＣＡ１
上の入力によって選択される。この特定された調整は次
の間接サイクルを見越して現在のＸ−Ｙサイクルの間に
生じる。
力を機能コード００１に設定することによってＸ−Ｙ間
接サイクルを開始する。次に表示メモリ５はＲ／Ｗ線に
よって特定されるように読出されるから書込まれる。Ｘ
Ｙアドレスレジスタ３４１の内容は、次のＸＹ間接サイ
クルの間にアクセスされるべき隣接語を指すために各Ｘ
Ｙ間接サイクルの後に調整できる。１５個の異なった調
整がＸＹレジスタ４３に対して利用できる。これらの調
整は前述したＸ−Ｙ間接サイクルの間にＣＡ４〜ＣＡ１
上の入力によって選択される。この特定された調整は次
の間接サイクルを見越して現在のＸ−Ｙサイクルの間に
生じる。
【００７１】２０ビットのＸＹアクセスはＸＹアクセス
レジスタ３４１の、マイクロプロセッサ１によってアク
セス可能な１６ビットよびＸＹオフセットレジスタ３４
２に存在する２個のＲＡＳ選択ビットと２個のＭＡ８ビ
ットからなる。この２つのＲＡＳ選択ビットはマイクロ
プロセッサ１に直接アクセスできないが、このマイクロ
プロセッサ１はこれらのビットをＸ−Ｙオフセットレジ
スタ３４２のビット８、９からロードさせる。この２０
ビットのＸ−Ｙアドレスは、画素の数がマイクロプロセ
ッサ１のデコード経路幅および１画素あたりのビット数
によって決定される１個以上の画素を含む表示メモリ５
内の語を指す。そのアドレスのＸ部、Ｙ部間の境界は次
に述べる種々のメモリ構成を収容するようプログラム可
能である。
レジスタ３４１の、マイクロプロセッサ１によってアク
セス可能な１６ビットよびＸＹオフセットレジスタ３４
２に存在する２個のＲＡＳ選択ビットと２個のＭＡ８ビ
ットからなる。この２つのＲＡＳ選択ビットはマイクロ
プロセッサ１に直接アクセスできないが、このマイクロ
プロセッサ１はこれらのビットをＸ−Ｙオフセットレジ
スタ３４２のビット８、９からロードさせる。この２０
ビットのＸ−Ｙアドレスは、画素の数がマイクロプロセ
ッサ１のデコード経路幅および１画素あたりのビット数
によって決定される１個以上の画素を含む表示メモリ５
内の語を指す。そのアドレスのＸ部、Ｙ部間の境界は次
に述べる種々のメモリ構成を収容するようプログラム可
能である。
【００７２】表示メモリ５のＸ−Ｙアクセスの間に、ビ
デオシステムコントローラ３は、ＲＡ８〜ＲＡ０データ
バス２１ＲおよびＣＡ８〜ＣＡ０データバス２１Ｃに外
部から供給されたアドレスの代わりにアドレスレジスタ
３４１内に含まれるアドレスを用いる。ＸＹアドレスレ
ジスタ３４１に含まれる１６ビットのうち８個の最上位
ビットは行アドレスとしてのＭＡ０〜ＭＡ７としてデー
タバス２５に出力され、８個の最下位ビットは列アドレ
スとしてのＭＡ０〜ＭＡ７としてデータバス２５に出力
される。ＸＹオフセットレジスタ３４２のビット１０、
１１も行、列アドレスとしてＭＡ８に多重化される。マ
イクロプロセッサ１にアクセスできない２個のＲＡＳ選
択ビットは、４個の行アドレスストローブＲＡＳ３〜Ｒ
ＡＳ０のうちどれがＸＹ間接サイクルの間にアクティブ
になるかを決定するためにＲＳ１〜ＲＳ０の代わりに用
いられる。
デオシステムコントローラ３は、ＲＡ８〜ＲＡ０データ
バス２１ＲおよびＣＡ８〜ＣＡ０データバス２１Ｃに外
部から供給されたアドレスの代わりにアドレスレジスタ
３４１内に含まれるアドレスを用いる。ＸＹアドレスレ
ジスタ３４１に含まれる１６ビットのうち８個の最上位
ビットは行アドレスとしてのＭＡ０〜ＭＡ７としてデー
タバス２５に出力され、８個の最下位ビットは列アドレ
スとしてのＭＡ０〜ＭＡ７としてデータバス２５に出力
される。ＸＹオフセットレジスタ３４２のビット１０、
１１も行、列アドレスとしてＭＡ８に多重化される。マ
イクロプロセッサ１にアクセスできない２個のＲＡＳ選
択ビットは、４個の行アドレスストローブＲＡＳ３〜Ｒ
ＡＳ０のうちどれがＸＹ間接サイクルの間にアクティブ
になるかを決定するためにＲＳ１〜ＲＳ０の代わりに用
いられる。
【００７３】ＸＹアドレス指定はプログラマがＸ、Ｙ画
面寸法を彼の用途に合わせることができるように自由に
選べる。アドレスのＸ部はＸＹアドレスレジスタ３４１
の下位２〜９ビットを占有することができる。ＲＡＳ選
択ビットはＸＹＬＲＡＳ信号の状態によってＸ部かＹ部
かのどちらかに連結される。
面寸法を彼の用途に合わせることができるように自由に
選べる。アドレスのＸ部はＸＹアドレスレジスタ３４１
の下位２〜９ビットを占有することができる。ＲＡＳ選
択ビットはＸＹＬＲＡＳ信号の状態によってＸ部かＹ部
かのどちらかに連結される。
【００７４】図７９は制御レジスタ３９Ｃの概略図であ
る。ビデオシステムコントローラ３は２つの評価可能な
制御レジスタ３７１、３７３を含む。これらのレジスタ
によって制御される機能は、マイクロプロセッサ１とビ
デオシステムコントローラ３の間のインタフェース信号
の動き、表示更新サイクルのタイミング、割込みリフレ
ッシュの使用可能化、ＤＲＡＭリフレッシュサイクルの
周波数、およびビデオタイミング機能生成を含む。制御
レジスタ３７１、３７３は共に１６ビットレジスタであ
る。各々、マイクロプロセッサ１によって読出されかつ
そこに書込まれる。これらのレジスタ内の個々のビット
に割当てられた機能を次に説明する。図７９は３つの同
期回路３７５、３７７、３７９の論理を示す。これら３
つの同期回路は制御レジスタ３８１の内容を制御レジス
タ３７１の出力保持レジスタ３８３に転送するのに用い
られる。この理由は、マイクロプロセッサ１ビデオシス
テムコントローラ３による機能の実行の間に制御レジス
タに書込みを行うからである。グリッチや割込みを避け
るために、データは制御レジスタ３８１にロードされ、
次に転送信号ＴＲＡＮ１、ＴＲＡＮ２およびＴＲＡＮ３
を介して出力保持レジスタ３８３に転送される。２つの
リセット信号がＶＲＥＳＥＮＴおよびＳＲＥＳＥＴを含
む転送信号を初期設定するのに用いられる。水平開始帰
線消去信号が同期回路３７５に与えられてＴＲＡＮ１信
号を実現する。マイクロプロセッサ１が制御レジスタ３
８１に書込みを行うとき、ＴＲＡＮ１信号はビデオシス
テムコントローラ３が水平開始帰線消去信号が有効にな
るまで動作モードを変更しないようにする。これは水平
走査線の途中で起こる。図８１は制御レジスタ３７３お
よびそれに付随した機能を示す。図８２および図８３
は、制御レジスタ３８１、３７３を構成するのに用いら
れるＣＲＢレジスタの概略図である。
る。ビデオシステムコントローラ３は２つの評価可能な
制御レジスタ３７１、３７３を含む。これらのレジスタ
によって制御される機能は、マイクロプロセッサ１とビ
デオシステムコントローラ３の間のインタフェース信号
の動き、表示更新サイクルのタイミング、割込みリフレ
ッシュの使用可能化、ＤＲＡＭリフレッシュサイクルの
周波数、およびビデオタイミング機能生成を含む。制御
レジスタ３７１、３７３は共に１６ビットレジスタであ
る。各々、マイクロプロセッサ１によって読出されかつ
そこに書込まれる。これらのレジスタ内の個々のビット
に割当てられた機能を次に説明する。図７９は３つの同
期回路３７５、３７７、３７９の論理を示す。これら３
つの同期回路は制御レジスタ３８１の内容を制御レジス
タ３７１の出力保持レジスタ３８３に転送するのに用い
られる。この理由は、マイクロプロセッサ１ビデオシス
テムコントローラ３による機能の実行の間に制御レジス
タに書込みを行うからである。グリッチや割込みを避け
るために、データは制御レジスタ３８１にロードされ、
次に転送信号ＴＲＡＮ１、ＴＲＡＮ２およびＴＲＡＮ３
を介して出力保持レジスタ３８３に転送される。２つの
リセット信号がＶＲＥＳＥＮＴおよびＳＲＥＳＥＴを含
む転送信号を初期設定するのに用いられる。水平開始帰
線消去信号が同期回路３７５に与えられてＴＲＡＮ１信
号を実現する。マイクロプロセッサ１が制御レジスタ３
８１に書込みを行うとき、ＴＲＡＮ１信号はビデオシス
テムコントローラ３が水平開始帰線消去信号が有効にな
るまで動作モードを変更しないようにする。これは水平
走査線の途中で起こる。図８１は制御レジスタ３７３お
よびそれに付随した機能を示す。図８２および図８３
は、制御レジスタ３８１、３７３を構成するのに用いら
れるＣＲＢレジスタの概略図である。
【００７５】図８４は入力ピンブロック５９の概略図で
あり、マイクロプロセッサ１からの信号を受信しその信
号をバッファに入れてビデオシステムコントローラ３に
与える論理を示す。回路４００は適当なクロックと同期
するようにシステムリセット信号とビデオリセット信号
を同期させる。これは無論遅延回路４０１、４０３およ
び４０５によってなされ、これによって、ビデオリセッ
トこのクロックと同期し（位相１信号と位相３信号はこ
のビデオクロックの約数である）、システムリセットは
同期ステージ４０７、４０８、４０９によってこのクロ
ックと同期するようになる。残りの回路はビデオシステ
ムコントローラへ用いるためにバッファに入れられ、増
幅がなされる。
あり、マイクロプロセッサ１からの信号を受信しその信
号をバッファに入れてビデオシステムコントローラ３に
与える論理を示す。回路４００は適当なクロックと同期
するようにシステムリセット信号とビデオリセット信号
を同期させる。これは無論遅延回路４０１、４０３およ
び４０５によってなされ、これによって、ビデオリセッ
トこのクロックと同期し（位相１信号と位相３信号はこ
のビデオクロックの約数である）、システムリセットは
同期ステージ４０７、４０８、４０９によってこのクロ
ックと同期するようになる。残りの回路はビデオシステ
ムコントローラへ用いるためにバッファに入れられ、増
幅がなされる。
【００７６】データ状態ブロック６１は状態レジスタ８
１およびデータピン８３を含む。図８５〜図８７は、デ
ータバス１７上の信号をＸＹレジスタ４３、列アドレス
４９、４１、制御・内部レジスタ３９に駆動するために
バッファリングおよび増幅がなされるデータピン８３の
概略図である。
１およびデータピン８３を含む。図８５〜図８７は、デ
ータバス１７上の信号をＸＹレジスタ４３、列アドレス
４９、４１、制御・内部レジスタ３９に駆動するために
バッファリングおよび増幅がなされるデータピン８３の
概略図である。
【００７７】図８８〜図９７は、各々が特定の内部状態
を表わす３ビットが存在する状態レジスタ８１の概略図
である。ビット値１は対応状態が検出されたこを示す。
これらの状態は論理回路４１１で垂直割込みを含む。表
示エラーは、ビデオシステムコントローラ３が水平帰線
消去期間の間に要求される表示更新サイクルを実施でき
なかったことを示す。この表示エラーは回路４１３に格
納される。リフレッシュエラーラッチ４１５は、ビデオ
システムコントローラ３が次の水平帰線消去期間の始ま
りの前に指定された数のＤＲＡＭリフレッシュサイクル
を実行できなかったことを示す。これら３つの信号はＡ
ＮＤ／ＯＲ論理４１７で結合され、割込み導体２３を与
え、割込みの正しい原因が状態線４１９に与えられる。
また、ビデオブロック２７からの割込みをシステムブロ
ックと同期させる同期回路４２１がある。位相３、位相
１および位相３によってゲート制御される３つのゲート
トランジスタ４２５、４２７および４２９を含む回路４
２３によって、割込みがビデオクロックと最初に同期さ
れる。位相１と位相３の分離をなすのは符号変換器４３
５、４３７である。回路４３３の出力は、ゲートラッチ
４４１、４４３および割込みを垂直割込み回路に与える
パルス成形回路４４５を含むシステムクロック同期装置
に与えられる。図９８〜図１００は、ビデオクロック上
に位相１および位相３を発生するのに用いられるクロッ
ク回路４５１およびビデオシステムコントローラ３にク
ロックを与えるのに用いられる回路４５３を示す。図８
８〜図９７、図２７〜図３１、図８４および図１０３に
示された二重クロックおよび同期回路は、ビデオクロッ
クＶＩＤＣＬＫ（これはモニタドットクロックと高調波
テストに関連している）がマイクロプロセッサ１のクロ
ックＳＹＳＣＬＫとは異なっているかもしれないために
要求される。ＳＹＳＣＬＫはＳＹＳＣＬＫより低速で動
くように特定されるが、そのアーキテクチュアはドット
クロック周波数が１００ＭHzを越えることがあるモニタ
を制御することを可能にする。
を表わす３ビットが存在する状態レジスタ８１の概略図
である。ビット値１は対応状態が検出されたこを示す。
これらの状態は論理回路４１１で垂直割込みを含む。表
示エラーは、ビデオシステムコントローラ３が水平帰線
消去期間の間に要求される表示更新サイクルを実施でき
なかったことを示す。この表示エラーは回路４１３に格
納される。リフレッシュエラーラッチ４１５は、ビデオ
システムコントローラ３が次の水平帰線消去期間の始ま
りの前に指定された数のＤＲＡＭリフレッシュサイクル
を実行できなかったことを示す。これら３つの信号はＡ
ＮＤ／ＯＲ論理４１７で結合され、割込み導体２３を与
え、割込みの正しい原因が状態線４１９に与えられる。
また、ビデオブロック２７からの割込みをシステムブロ
ックと同期させる同期回路４２１がある。位相３、位相
１および位相３によってゲート制御される３つのゲート
トランジスタ４２５、４２７および４２９を含む回路４
２３によって、割込みがビデオクロックと最初に同期さ
れる。位相１と位相３の分離をなすのは符号変換器４３
５、４３７である。回路４３３の出力は、ゲートラッチ
４４１、４４３および割込みを垂直割込み回路に与える
パルス成形回路４４５を含むシステムクロック同期装置
に与えられる。図９８〜図１００は、ビデオクロック上
に位相１および位相３を発生するのに用いられるクロッ
ク回路４５１およびビデオシステムコントローラ３にク
ロックを与えるのに用いられる回路４５３を示す。図８
８〜図９７、図２７〜図３１、図８４および図１０３に
示された二重クロックおよび同期回路は、ビデオクロッ
クＶＩＤＣＬＫ（これはモニタドットクロックと高調波
テストに関連している）がマイクロプロセッサ１のクロ
ックＳＹＳＣＬＫとは異なっているかもしれないために
要求される。ＳＹＳＣＬＫはＳＹＳＣＬＫより低速で動
くように特定されるが、そのアーキテクチュアはドット
クロック周波数が１００ＭHzを越えることがあるモニタ
を制御することを可能にする。
【００７８】図１に示されたシステムに適当で、図１０
１に示されたメモリ装置５の一例は、米国特許第４,23
9,993号に示されるように、１つのトランジスタセルを
用い、さらに複数タップを有する直列シフトレジスタを
含む６４ＫビットＭＯＳダイナミック読取／書込メモリ
である。この例に対しては、ランダムアクセスは１ビッ
ト幅でよい。他の適当な例（図示せず）は２５６Ｋビッ
トまたはそれ以上の記憶容量を有する下記のメモリ装置
でよい。
１に示されたメモリ装置５の一例は、米国特許第４,23
9,993号に示されるように、１つのトランジスタセルを
用い、さらに複数タップを有する直列シフトレジスタを
含む６４ＫビットＭＯＳダイナミック読取／書込メモリ
である。この例に対しては、ランダムアクセスは１ビッ
ト幅でよい。他の適当な例（図示せず）は２５６Ｋビッ
トまたはそれ以上の記憶容量を有する下記のメモリ装置
でよい。
【００７９】次に説明するように、メモリがたとえば８
つのチップを与えるように区分される場合、個々の記憶
装置はＸ１すなわち１ビット幅でよく、これら８つの記
憶装置は典型的な８ビットマイクロコンピュータ８によ
るアクセスのために並列に接続することができる。Ｘ４
またはＸ１６のような区分にも次に明らかになるように
用いることができる。
つのチップを与えるように区分される場合、個々の記憶
装置はＸ１すなわち１ビット幅でよく、これら８つの記
憶装置は典型的な８ビットマイクロコンピュータ８によ
るアクセスのために並列に接続することができる。Ｘ４
またはＸ１６のような区分にも次に明らかになるように
用いることができる。
【００８０】図１０１に示されたメモリ装置５は典型的
にはＮチャンネル・セルフアライン・シリコンゲート２
重レベル多結晶ＭＯＳプロセスによって、装置全部を大
きさが１インチ（2.５４cm）平方の約１／３０の１シリ
コンチップ（これは通常、２０ピンまたは端子をもつ標
準のデュアルインラインパッケージにマウントされる）
に含まてなされる。２５６Ｋビット装置に対しては、こ
のパッケージは２２個ものピンまたは端子を備えてい
る。同様に、大容量装置に対してはピンの数は増大する
だろう。この例で、装置は、２５６行、２５６列の規則
パターンで各々が１２７６８個のセルの２つの半分部１
０ａおよび１０ｂに分割されたアレイ１０を含む。２５
６行（Ｘ線）のうちアレイ半分１０ａに１２８個、アレ
イ半分１０ｂに１２８個ある。２５６本の列（Ｙ線）は
アレイ半分１０ａ、１０ｂに半分づつ分けられる。アレ
イ１０の中央部には２５６個のセンス増幅器５１１があ
り、これらは上記特許または米国特許第４,081,701号に
開示、クレームされた発明に従って構成された差動型の
二安定回路である。各センス増幅器は列線の中央におい
て接続されるので、１２８個づつのメモリセルが各セン
ス増幅器の両側に接続される。チップには接地端子Ｖｓ
ｓとともに単一の５Ｖ電源Ｖｄｄだけが必要である。
にはＮチャンネル・セルフアライン・シリコンゲート２
重レベル多結晶ＭＯＳプロセスによって、装置全部を大
きさが１インチ（2.５４cm）平方の約１／３０の１シリ
コンチップ（これは通常、２０ピンまたは端子をもつ標
準のデュアルインラインパッケージにマウントされる）
に含まてなされる。２５６Ｋビット装置に対しては、こ
のパッケージは２２個ものピンまたは端子を備えてい
る。同様に、大容量装置に対してはピンの数は増大する
だろう。この例で、装置は、２５６行、２５６列の規則
パターンで各々が１２７６８個のセルの２つの半分部１
０ａおよび１０ｂに分割されたアレイ１０を含む。２５
６行（Ｘ線）のうちアレイ半分１０ａに１２８個、アレ
イ半分１０ｂに１２８個ある。２５６本の列（Ｙ線）は
アレイ半分１０ａ、１０ｂに半分づつ分けられる。アレ
イ１０の中央部には２５６個のセンス増幅器５１１があ
り、これらは上記特許または米国特許第４,081,701号に
開示、クレームされた発明に従って構成された差動型の
二安定回路である。各センス増幅器は列線の中央におい
て接続されるので、１２８個づつのメモリセルが各セン
ス増幅器の両側に接続される。チップには接地端子Ｖｓ
ｓとともに単一の５Ｖ電源Ｖｄｄだけが必要である。
【００８１】２つの半分部に分けられた行（Ｘ）アドレ
スデコーダ１２は１６本の線５１３によって８個のアド
レスバッファ（ラッチ）１４に接続される。バッファ１
４は米国特許第４,288,706号に開示された発明によって
構成される。８ビットのＸアドレスは８個のアドレス入
力端子５２５によってアドレスバッファ１４の入力に与
えられる。Ｘアドレスデコーダ１２は、マイクロコンピ
ュータ８からス５０７を介して受けとった入力端子１５
の８ビットアドレスによって規定される２５６本の行線
の１本を選択するように働く。２５６本以上のその、す
なわち５１２本の行線をもつ２５６Ｋビットメモリに対
しては、８ビット×アドレスおよび８ビットラッチ以上
のものが用いられなければならない。列アドレスも入力
ピン２５で受け取られ、列アドレスラッチ１６にラッチ
される。１ビット幅のランダムアクセス入出力に対して
は、８列アドレスビット全部必要であるが、バイト幅す
なわち８ビット幅のアクセスに対しては５ビットだけが
必要で、マイクロコンピュータはいくつかの縦続接続チ
ップの中で選択する付加的な列アドレスビットを出力す
ることができる。これらの付加的列アドレスビットは従
来構造のチップ選択デコーダによって用いることができ
る。列アドレスランダム１６の出力は、線５１７によっ
て、２５６列のうちの１つを選択してランダムアクセス
入出力線１７／３１上に１ビット幅の入る出力を発生す
るアレイの中央にあるデコーダ１８に接続される。分離
した入力線１７および出力線３１は図１に示すように用
いることができるか、図１０１に示すように多重化する
ことができる。ダミーセル（図示せず）の行は、この型
式の装置おける通常手段であるようにセンス増幅器の両
側に含まれる。Ｘアドレスについては、大容量装置の場
合は列を識別するのに要求されるビットおよびラッチの
数も増大する。
スデコーダ１２は１６本の線５１３によって８個のアド
レスバッファ（ラッチ）１４に接続される。バッファ１
４は米国特許第４,288,706号に開示された発明によって
構成される。８ビットのＸアドレスは８個のアドレス入
力端子５２５によってアドレスバッファ１４の入力に与
えられる。Ｘアドレスデコーダ１２は、マイクロコンピ
ュータ８からス５０７を介して受けとった入力端子１５
の８ビットアドレスによって規定される２５６本の行線
の１本を選択するように働く。２５６本以上のその、す
なわち５１２本の行線をもつ２５６Ｋビットメモリに対
しては、８ビット×アドレスおよび８ビットラッチ以上
のものが用いられなければならない。列アドレスも入力
ピン２５で受け取られ、列アドレスラッチ１６にラッチ
される。１ビット幅のランダムアクセス入出力に対して
は、８列アドレスビット全部必要であるが、バイト幅す
なわち８ビット幅のアクセスに対しては５ビットだけが
必要で、マイクロコンピュータはいくつかの縦続接続チ
ップの中で選択する付加的な列アドレスビットを出力す
ることができる。これらの付加的列アドレスビットは従
来構造のチップ選択デコーダによって用いることができ
る。列アドレスランダム１６の出力は、線５１７によっ
て、２５６列のうちの１つを選択してランダムアクセス
入出力線１７／３１上に１ビット幅の入る出力を発生す
るアレイの中央にあるデコーダ１８に接続される。分離
した入力線１７および出力線３１は図１に示すように用
いることができるか、図１０１に示すように多重化する
ことができる。ダミーセル（図示せず）の行は、この型
式の装置おける通常手段であるようにセンス増幅器の両
側に含まれる。Ｘアドレスについては、大容量装置の場
合は列を識別するのに要求されるビットおよびラッチの
数も増大する。
【００８２】こうして、メモリ装置は１ビット幅または
他のビット幅のランダムアクセスおよび直列の入出力を
有する標準的なダイナミックＲＡＭの類似している。図
１０１をさらに参照すると、直列アクセスは、アレイ１
０の対向側面に配置された２つの同等の半分部に分割さ
れた２５６ビットの直列シフトレジスタ２０によって与
えられる。同じ結果は、両方の半分部を同じ側面に重ね
て配置しても達成できる。しかし、これらの半分部を対
向側面に配置することによってセンス増幅器の動作のバ
ランスが保たれる。
他のビット幅のランダムアクセスおよび直列の入出力を
有する標準的なダイナミックＲＡＭの類似している。図
１０１をさらに参照すると、直列アクセスは、アレイ１
０の対向側面に配置された２つの同等の半分部に分割さ
れた２５６ビットの直列シフトレジスタ２０によって与
えられる。同じ結果は、両方の半分部を同じ側面に重ね
て配置しても達成できる。しかし、これらの半分部を対
向側面に配置することによってセンス増幅器の動作のバ
ランスが保たれる。
【００８３】シフトレジスタ２０は、アレイの一方の側
の１２８個の転送ゲート５２１ａおよび他方の側の同数
の転送ゲート５２１ｂによって、読出しサイクルに対し
てアレイ１０の列線からロードすることができるか、書
込みサイクルにしてその列線にロードすることができ
る。
の１２８個の転送ゲート５２１ａおよび他方の側の同数
の転送ゲート５２１ｂによって、読出しサイクルに対し
てアレイ１０の列線からロードすることができるか、書
込みサイクルにしてその列線にロードすることができ
る。
【００８４】直列書込みのための装置に対するデータ入
力は、マルチプレックス回路５２３によってシフトレジ
スタ半分部のにゅうろく２４ａおよび２４ｂに接続され
るデータイン端子２２によってなされる。データは、出
力５２５ａ、５２５ｂ、データ出力・マルチプレックス
・バッファ回路２６およびデータアウト端子２５７を介
してレジスタ半分部から直列に読み出される。
力は、マルチプレックス回路５２３によってシフトレジ
スタ半分部のにゅうろく２４ａおよび２４ｂに接続され
るデータイン端子２２によってなされる。データは、出
力５２５ａ、５２５ｂ、データ出力・マルチプレックス
・バッファ回路２６およびデータアウト端子２５７を介
してレジスタ半分部から直列に読み出される。
【００８５】シフトレジスタ２０は、ビットをレジスタ
の段を介して、各クロックサイクルにつき２段づつシフ
トするのに用いられるクロック０によって動作される。
読出し動作に対しては、分割シフトレジスタの２５６ビ
ット位置から２５６ビットを出力するには１２８サイク
ルのクロック０を必要とするにすぎない。転送ゲート２
１ａ、２１ｂに与えられた制御信号ＴＲ２９はシフトレ
ジスタ２０の２５６ビット位置の各々をアレイ半分部１
０ａ、１０ｂの対応する列線に接続する。
の段を介して、各クロックサイクルにつき２段づつシフ
トするのに用いられるクロック０によって動作される。
読出し動作に対しては、分割シフトレジスタの２５６ビ
ット位置から２５６ビットを出力するには１２８サイク
ルのクロック０を必要とするにすぎない。転送ゲート２
１ａ、２１ｂに与えられた制御信号ＴＲ２９はシフトレ
ジスタ２０の２５６ビット位置の各々をアレイ半分部１
０ａ、１０ｂの対応する列線に接続する。
【００８６】直列書込み動作においては、センス増幅器
５１１はＴＲ／ＱＥ後に生じる書込みコマンドによって
動作されて列線が全論理レベルに設定され、その後で１
本の行線がラッチ１４のアドレスによって選択され、デ
ータはこの行のメモリセル内に入れられる。直列読出し
サイクルは、２５６Ｘ（行アドレス）線の１つ（および
反対側のダミーセル）を起動するのにデコードされる入
力１５上のアドレスで開始する。センス増幅器５１１は
次にクロック発生・制御回路３０からの制御信号によっ
て起動されて列線を全論理レベルにもっていき、次に転
送ゲート２１ａ、２１ｂが制御信号ＴＲ／ＱＥによって
起動されて選択された行からの半分部に移動させる。こ
のとき与えられたシフトクロック信号０は２５６ビット
を直列形式でマルチプレックス回路２６を介して１クロ
ックにつき２段（ビット）づつ出力ピン５２７に移動す
ることができ、レジスタ全体では１２８クロックサイク
ルが必要である。
５１１はＴＲ／ＱＥ後に生じる書込みコマンドによって
動作されて列線が全論理レベルに設定され、その後で１
本の行線がラッチ１４のアドレスによって選択され、デ
ータはこの行のメモリセル内に入れられる。直列読出し
サイクルは、２５６Ｘ（行アドレス）線の１つ（および
反対側のダミーセル）を起動するのにデコードされる入
力１５上のアドレスで開始する。センス増幅器５１１は
次にクロック発生・制御回路３０からの制御信号によっ
て起動されて列線を全論理レベルにもっていき、次に転
送ゲート２１ａ、２１ｂが制御信号ＴＲ／ＱＥによって
起動されて選択された行からの半分部に移動させる。こ
のとき与えられたシフトクロック信号０は２５６ビット
を直列形式でマルチプレックス回路２６を介して１クロ
ックにつき２段（ビット）づつ出力ピン５２７に移動す
ることができ、レジスタ全体では１２８クロックサイク
ルが必要である。
【００８７】これまで述べたように、メモリ装置は、直
列の入出力の１ビットまたは他のビットサイズのランダ
ムアドレスをもった標準的なダイナミックＲＡＭと同じ
である。しかし、本発明では、直列の入出力を与える２
５６ビットの直列シフトレジスタ２０は４個の６４ビッ
トシフトレジスタとして編成される。１、２、３または
４個の６４ビットシフトレジスタは、２５６ビットシフ
トレジスタに沿った４個のタップのうちどれが選択され
るかに応じてアクセスすることができる。２５６ビット
シフトレジスタは２つの半分部に分割されているから、
各６４ビットシフトレジスタも２つの半分部に分割され
る。図１０１に示されるように、第１の６４ビットシフ
トレジスタは上半分２０ａと下半分２０ｂから成り、第
２の６４ビットシフトレジスタは上半分２０ｃと下半分
２０ｄから成り、第３の６４ビットシフトレジスタは上
半分２０ｅと下半分２０ｆから成り、そして第４の６４
ビットシフトレジスタは上半分２０ｇと下半分２０ｈか
ら成る。
列の入出力の１ビットまたは他のビットサイズのランダ
ムアドレスをもった標準的なダイナミックＲＡＭと同じ
である。しかし、本発明では、直列の入出力を与える２
５６ビットの直列シフトレジスタ２０は４個の６４ビッ
トシフトレジスタとして編成される。１、２、３または
４個の６４ビットシフトレジスタは、２５６ビットシフ
トレジスタに沿った４個のタップのうちどれが選択され
るかに応じてアクセスすることができる。２５６ビット
シフトレジスタは２つの半分部に分割されているから、
各６４ビットシフトレジスタも２つの半分部に分割され
る。図１０１に示されるように、第１の６４ビットシフ
トレジスタは上半分２０ａと下半分２０ｂから成り、第
２の６４ビットシフトレジスタは上半分２０ｃと下半分
２０ｄから成り、第３の６４ビットシフトレジスタは上
半分２０ｅと下半分２０ｆから成り、そして第４の６４
ビットシフトレジスタは上半分２０ｇと下半分２０ｈか
ら成る。
【００８８】選択されたタップは第１、第２、第３、第
４のいずれの６４ビットシフトレジスタがアクセスされ
るかを決定する。選択されるタップは２つの最上位列ア
ドレス入力に与えられる２ビットコードによって決定さ
れる。図１０１には、２進コードを介して所望の特定タ
ップを選択するためにこれもシフトレジスタ２０に入力
する列アドレスラッチ１６からの線５１７が示されてい
る。
４のいずれの６４ビットシフトレジスタがアクセスされ
るかを決定する。選択されるタップは２つの最上位列ア
ドレス入力に与えられる２ビットコードによって決定さ
れる。図１０１には、２進コードを介して所望の特定タ
ップを選択するためにこれもシフトレジスタ２０に入力
する列アドレスラッチ１６からの線５１７が示されてい
る。
【００８９】図１０２において、本発明のシステムとと
もに用いることのできるマイクロコンピュータ１は、従
来構造のシングルマイクロコンピュータ、さらに付加的
なオフチッププログラムまたはデータメモリ８０（必要
に応じて）、および種々の周辺入出力装置８１（これら
は全部アドレス／データバス６０７および制御バス２３
によって相互接続されている）を含むことができる。
もに用いることのできるマイクロコンピュータ１は、従
来構造のシングルマイクロコンピュータ、さらに付加的
なオフチッププログラムまたはデータメモリ８０（必要
に応じて）、および種々の周辺入出力装置８１（これら
は全部アドレス／データバス６０７および制御バス２３
によって相互接続されている）を含むことができる。
【００９０】単一の双方向製マルチプレックスアドレス
／データバスが示されているが、図１に示されるように
分離したアドレスバスとデータバスを用いてもよく、ま
たプログラムバスとデータ（入出力）アドレスを外部バ
スで分離することもできる。マイクロコンピュータはノ
イマン型アーキテクチュアまたはハードウエア型または
両者の組合わせで構成することができる。
／データバスが示されているが、図１に示されるように
分離したアドレスバスとデータバスを用いてもよく、ま
たプログラムバスとデータ（入出力）アドレスを外部バ
スで分離することもできる。マイクロコンピュータはノ
イマン型アーキテクチュアまたはハードウエア型または
両者の組合わせで構成することができる。
【００９１】マイクロプロセッサ１は、たとえばパーツ
No. ＴＭＳ７０００またはＴＭＳ９９０００としてテキ
サスインスツルメンツ社から発売されている装置の１
つ、または、パーツNo. モトローラ６８０００、６８０
５、ジロッグＺ８０００、インテル８０８６、８０５１
として発売されている装置の１つでよい。これらの装置
は、内部構造の詳細は異なるけれども、一般にプログラ
ム記憶用のオンチップＲＯＭ８２を含んでいるが、オフ
チップで利用できるプログラムアドレスを有することも
でき、またいずれにしても表示メモリ５に対するオフチ
ップデータアクセスも有することができる。ビデオシス
テムコントローラ３は全てのマイクロプロセッサ、マイ
クロコンピュータにインタフェースするように設計さ
れ、それによってシステム設計者の自由度が大きくな
る。
No. ＴＭＳ７０００またはＴＭＳ９９０００としてテキ
サスインスツルメンツ社から発売されている装置の１
つ、または、パーツNo. モトローラ６８０００、６８０
５、ジロッグＺ８０００、インテル８０８６、８０５１
として発売されている装置の１つでよい。これらの装置
は、内部構造の詳細は異なるけれども、一般にプログラ
ム記憶用のオンチップＲＯＭ８２を含んでいるが、オフ
チップで利用できるプログラムアドレスを有することも
でき、またいずれにしても表示メモリ５に対するオフチ
ップデータアクセスも有することができる。ビデオシス
テムコントローラ３は全てのマイクロプロセッサ、マイ
クロコンピュータにインタフェースするように設計さ
れ、それによってシステム設計者の自由度が大きくな
る。
【００９２】図１０２に示された典型的なマイクロコン
ピュータ１は、データ、アドレス記憶用ＲＡＭ（ランダ
ムアクセス読取り／書込みメモリ）５８３、算術または
論理演算を実行するためのＡＬＵ８４およびデータ、プ
ログラムアドレス（通常数個の分離したバスからなる）
を１つの位置から別の位置へ転送するための内部データ
・プログラムバス配列５８５を含むことができる。ＲＯ
Ｍ８２に記憶された命令は１個づつ命令レジスタ５８７
にロードされ、そこから命令が制御回路５８８において
デコードされ、制御信号を発生してマイクロコンピュー
タ動作を規定する。
ピュータ１は、データ、アドレス記憶用ＲＡＭ（ランダ
ムアクセス読取り／書込みメモリ）５８３、算術または
論理演算を実行するためのＡＬＵ８４およびデータ、プ
ログラムアドレス（通常数個の分離したバスからなる）
を１つの位置から別の位置へ転送するための内部データ
・プログラムバス配列５８５を含むことができる。ＲＯ
Ｍ８２に記憶された命令は１個づつ命令レジスタ５８７
にロードされ、そこから命令が制御回路５８８において
デコードされ、制御信号を発生してマイクロコンピュー
タ動作を規定する。
【００９３】ＲＯＭ８２はプログラムカウンタ９０にア
ドレスされるが、そのカウンタは自己増加するか、その
内容をＡＬＵ８４を通過させることによって増大するこ
とができる。スタック５９１は割込みまたはサブルーチ
ンでプログラムカウンタの内容を格納するようになって
いる。ＡＬＵは２つの入力９２、９３を有し、その一方
はデータバス５８５からロードされる１つまたはそれ以
上の一時記憶レジスタ９４を有している。
ドレスされるが、そのカウンタは自己増加するか、その
内容をＡＬＵ８４を通過させることによって増大するこ
とができる。スタック５９１は割込みまたはサブルーチ
ンでプログラムカウンタの内容を格納するようになって
いる。ＡＬＵは２つの入力９２、９３を有し、その一方
はデータバス５８５からロードされる１つまたはそれ以
上の一時記憶レジスタ９４を有している。
【００９４】アキュムレータ５９５はＡＬＵ出力を受
け、アキュムレータ出力バス８５によって、ＲＡＭ５８
３やデータ入出力レジスタ・バッファ９６のような最終
行き先に接続される。割込みは、１つまたはそれ以上の
オフチップ接続を有する割込みコントローラ５９７によ
って、割込み要求、割込み応答、割込み優先順位コード
等の制御バス２３を介して、マイクロコンピュータ装置
およびシステムの複雑さに応じて処理される。
け、アキュムレータ出力バス８５によって、ＲＡＭ５８
３やデータ入出力レジスタ・バッファ９６のような最終
行き先に接続される。割込みは、１つまたはそれ以上の
オフチップ接続を有する割込みコントローラ５９７によ
って、割込み要求、割込み応答、割込み優先順位コード
等の制御バス２３を介して、マイクロコンピュータ装置
およびシステムの複雑さに応じて処理される。
【００９５】リセット入力も割込みとして取扱うことが
できる。ＡＬＵ８４および割込みコントロール５９７と
結合した状態レジスタ９８がＡＬＵ動作からゼロ、けた
上げ、オーバフロー等のような状態ビットを一時的に格
納するために備えられる。割込みがあると状態ビットは
この目的のためにＲＡＭ５８３またはスタック５９１に
退避される。
できる。ＡＬＵ８４および割込みコントロール５９７と
結合した状態レジスタ９８がＡＬＵ動作からゼロ、けた
上げ、オーバフロー等のような状態ビットを一時的に格
納するために備えられる。割込みがあると状態ビットは
この目的のためにＲＡＭ５８３またはスタック５９１に
退避される。
【００９６】メモリアドレスは、特定のシステムおよび
その複雑さに応じて外部バス６０７に接続されたバッフ
ァ９６を介してオフチップで結合される。この経路は、
オフチップビデオメモリ５の他にオフチップデータ・プ
ログラムメモリ８０および入出力５８１をアドレス指定
するのに用いることができる。バス６０７に対するこれ
らのアドレスは、プログラムカウンタ９０とともにＲＡ
Ｍ８３、アキュムレータ９５または命令レジスタ８７で
発することができる。メモリ制御回路９９は、必要に応
じて、アドレスストローブ、メモリイネーブル、保持、
チップ選択等のためにコントロールバス９へのコマンド
（またはそこからのコマンド）を（制御ビット８９に応
答して）発生するか、またはそれに応答する。
その複雑さに応じて外部バス６０７に接続されたバッフ
ァ９６を介してオフチップで結合される。この経路は、
オフチップビデオメモリ５の他にオフチップデータ・プ
ログラムメモリ８０および入出力５８１をアドレス指定
するのに用いることができる。バス６０７に対するこれ
らのアドレスは、プログラムカウンタ９０とともにＲＡ
Ｍ８３、アキュムレータ９５または命令レジスタ８７で
発することができる。メモリ制御回路９９は、必要に応
じて、アドレスストローブ、メモリイネーブル、保持、
チップ選択等のためにコントロールバス９へのコマンド
（またはそこからのコマンド）を（制御ビット８９に応
答して）発生するか、またはそれに応答する。
【００９７】動作において、マイクロコンピュータ１は
１つまたは一連のマシンサイクル（状態時間）内にプロ
グラム命令を実行する。マシンサイクルは、マイクロコ
ンピュータチップに与えられる５ＭHzの水晶クロックか
らの出力によってたとえば２００ナノ秒でよい。そこで
連続したマシンサイクル（状態）では、プログラムカウ
ンタ９０は増大されて新しいアドレスを発生し、このア
ドレスはＲＯＭ８２に与えられて命令レジスタ５８７へ
の出力を発生し、それは制御回路８８でデコードされて
一連の複数組みのマイクロコード制御ビット５８９を発
生しバス８５および種々のレジスタ９４、５９５、９
６、９８等をロードするのに必要な種々のステップを実
現する。
１つまたは一連のマシンサイクル（状態時間）内にプロ
グラム命令を実行する。マシンサイクルは、マイクロコ
ンピュータチップに与えられる５ＭHzの水晶クロックか
らの出力によってたとえば２００ナノ秒でよい。そこで
連続したマシンサイクル（状態）では、プログラムカウ
ンタ９０は増大されて新しいアドレスを発生し、このア
ドレスはＲＯＭ８２に与えられて命令レジスタ５８７へ
の出力を発生し、それは制御回路８８でデコードされて
一連の複数組みのマイクロコード制御ビット５８９を発
生しバス８５および種々のレジスタ９４、５９５、９
６、９８等をロードするのに必要な種々のステップを実
現する。
【００９８】たとえば、典型的なＡＬＵ動作は、命令レ
ジスタ５８７からバス５８５を介してＲＡＭ５８３（こ
れは出所アドレスだけまたは出所アドレスと宛先アドレ
スの両方を含むことができる）用のアドレス指定回路へ
アドレス（命令語のフィールド）をロードすることを含
むだろう。この動作はＲＡＭ５８３からのアドレス指定
されたデータ語を一時レジスタ９４やＡＬＵの入力９２
へ転送することを含むことができる。マイクロビット５
８９は、加算、減算、論理和、排他的論理和等のよう
な、命令セットにおいて得られる型式のひとつとしてＡ
ＬＵ動作を規定するだろう。状態レジスタ９８はデータ
・ＡＬＵ動作に依存して設定され、ＡＬＵ結果はアキュ
ムレータ５９５にロードされる。
ジスタ５８７からバス５８５を介してＲＡＭ５８３（こ
れは出所アドレスだけまたは出所アドレスと宛先アドレ
スの両方を含むことができる）用のアドレス指定回路へ
アドレス（命令語のフィールド）をロードすることを含
むだろう。この動作はＲＡＭ５８３からのアドレス指定
されたデータ語を一時レジスタ９４やＡＬＵの入力９２
へ転送することを含むことができる。マイクロビット５
８９は、加算、減算、論理和、排他的論理和等のよう
な、命令セットにおいて得られる型式のひとつとしてＡ
ＬＵ動作を規定するだろう。状態レジスタ９８はデータ
・ＡＬＵ動作に依存して設定され、ＡＬＵ結果はアキュ
ムレータ５９５にロードされる。
【００９９】別の例として、データ出力命令はＲＡＭア
ドレスを命令のフィールドからＲＡＭ５８３へバス５８
５を介して転送すること、このアドレス指定されたデー
タをＲＡＭ５８３からバス５８５を介して出力バス９６
へ、したがって外部アドレス／データバス７へ転送する
ことを含むことができる。一定の制御出力はメモリコン
トロール９９によって書込み可能等のような制御バス２
３の線上に発生することができる。このデータ出力のア
ドレスは、それがメモリコントロール９９から制御バス
９へのアドレスストローブ出力によってメモリ８０また
はメモリ５にラッチされる前のサイクルのバッファ９６
を介してバッファ６０７上のアドレスでよい。
ドレスを命令のフィールドからＲＡＭ５８３へバス５８
５を介して転送すること、このアドレス指定されたデー
タをＲＡＭ５８３からバス５８５を介して出力バス９６
へ、したがって外部アドレス／データバス７へ転送する
ことを含むことができる。一定の制御出力はメモリコン
トロール９９によって書込み可能等のような制御バス２
３の線上に発生することができる。このデータ出力のア
ドレスは、それがメモリコントロール９９から制御バス
９へのアドレスストローブ出力によってメモリ８０また
はメモリ５にラッチされる前のサイクルのバッファ９６
を介してバッファ６０７上のアドレスでよい。
【０１００】外部メモリ制御装置はＲＡＳ、ＣＡＳスト
ローブを発生するのに用いることができる。メモリ５用
の２バイトアドレスは、バス６０７が８ビットである場
合は２マシンサイクルで、１６ビットである場合は１マ
シンサイクルでそのバス６０７に与えられるであろう。
ローブを発生するのに用いることができる。メモリ５用
の２バイトアドレスは、バス６０７が８ビットである場
合は２マシンサイクルで、１６ビットである場合は１マ
シンサイクルでそのバス６０７に与えられるであろう。
【０１０１】マイクロコンピュータ８の命令セットは、
表示メモリ５、付加メリ１９または周辺装置５８１の入
出力ポートから読出しまたはそこへ書込む命令を含み、
それの内部出所または宛先はＲＡＭ５８３、プログラム
カウンタ９０、一時レジスタ９４、命令レジスタ５８７
等である。マイクロコードプロセッサでは、このような
各動作は、その間にアドレスおよびデータが内部バス５
８５および外部バス７へ転送される一連の状態を含む。
表示メモリ５、付加メリ１９または周辺装置５８１の入
出力ポートから読出しまたはそこへ書込む命令を含み、
それの内部出所または宛先はＲＡＭ５８３、プログラム
カウンタ９０、一時レジスタ９４、命令レジスタ５８７
等である。マイクロコードプロセッサでは、このような
各動作は、その間にアドレスおよびデータが内部バス５
８５および外部バス７へ転送される一連の状態を含む。
【０１０２】代わりに、本発明は命令が１マシン状態時
間内に実行される非マイクロコード型のマイクロコンピ
ュータ１を用いることができる。マイクロコンピュータ
１を選択する際必要なことは、データ、アドレスおよび
種々のメモリコントロールがオフチップで得られるこ
と、データ処理速度が特定のビデオ応用分野の制限時間
内にビデオデータを発生し、更新するのに適当であるこ
と、である。
間内に実行される非マイクロコード型のマイクロコンピ
ュータ１を用いることができる。マイクロコンピュータ
１を選択する際必要なことは、データ、アドレスおよび
種々のメモリコントロールがオフチップで得られるこ
と、データ処理速度が特定のビデオ応用分野の制限時間
内にビデオデータを発生し、更新するのに適当であるこ
と、である。
【０１０３】マイクロコンピュータシステムおよびメモ
リ技術は８ビットシステムか１６ビットシステムのどち
らか、または２４ビットまたは３２ビットのような他の
アーキテクチュアにおいて有用であることが理解される
けれども、本発明の表示メモリはバス７に対する１ビッ
トデータ路について述べられる。その有用性は、外部メ
モリ８０は必要とされず、周辺回路８１は単にキーボー
トや同様のインタフェースそれに多分ディスク駆動機構
を加えて構成される。８ビットデータ路および１２ビッ
ト〜１６ビットアドレス指定を有する型式の小型システ
ムにおいて発揮される。ＩＥＥＥ４８８型の装置のよう
なバスインタフェースチップはたとえば周辺回路８１に
含ませることができるだろう。
リ技術は８ビットシステムか１６ビットシステムのどち
らか、または２４ビットまたは３２ビットのような他の
アーキテクチュアにおいて有用であることが理解される
けれども、本発明の表示メモリはバス７に対する１ビッ
トデータ路について述べられる。その有用性は、外部メ
モリ８０は必要とされず、周辺回路８１は単にキーボー
トや同様のインタフェースそれに多分ディスク駆動機構
を加えて構成される。８ビットデータ路および１２ビッ
ト〜１６ビットアドレス指定を有する型式の小型システ
ムにおいて発揮される。ＩＥＥＥ４８８型の装置のよう
なバスインタフェースチップはたとえば周辺回路８１に
含ませることができるだろう。
【０１０４】図１０３は、ビデオシステム８０５が１６
色をもった５１２×５１２画素図形システムである本発
明によるビデオシステムのブロック図である。表示メモ
リ５は単一マルチポートメモリ装置から４０によって４
つのグループのメモリ装置５Ａ、５Ｂ、５Ｃ、５Ｄに拡
張された。マルチポートメモリ５Ａ〜５Ｄの出力は４ビ
ットシフトレジスタ７Ａ〜７Ｄに与えられ、Ｄ−Ａ変換
器９および任意のカラーパレットレジスタ８０１を介し
てＣＲＴモニタ１１に与えられる。カラーパレットレジ
スタは無論、マイクロプロセッサによってそこにアドレ
スれるプログラムカラーを発生するためのコード情報を
含む。
色をもった５１２×５１２画素図形システムである本発
明によるビデオシステムのブロック図である。表示メモ
リ５は単一マルチポートメモリ装置から４０によって４
つのグループのメモリ装置５Ａ、５Ｂ、５Ｃ、５Ｄに拡
張された。マルチポートメモリ５Ａ〜５Ｄの出力は４ビ
ットシフトレジスタ７Ａ〜７Ｄに与えられ、Ｄ−Ａ変換
器９および任意のカラーパレットレジスタ８０１を介し
てＣＲＴモニタ１１に与えられる。カラーパレットレジ
スタは無論、マイクロプロセッサによってそこにアドレ
スれるプログラムカラーを発生するためのコード情報を
含む。
【０１０５】図１０４は、１０２４×１０２４画素解像
度色図形システムのブロック図である。表示メモリ５は
１６ビット長の４グループのマルチポートメモリ５Ｅ、
５Ｆ、５Ｇ、５Ｈで置換された。シフトレジスタ７は１
６ビット幅の４つのシフトレジスタを含むように拡大さ
れた。図１０３および図１０４の残りは図１のものと同
じである。
度色図形システムのブロック図である。表示メモリ５は
１６ビット長の４グループのマルチポートメモリ５Ｅ、
５Ｆ、５Ｇ、５Ｈで置換された。シフトレジスタ７は１
６ビット幅の４つのシフトレジスタを含むように拡大さ
れた。図１０３および図１０４の残りは図１のものと同
じである。
【０１０６】本発明は図示実施例を参照して説明された
が、この説明は限定した意味に解釈されることを意図し
ているものではない。本発明の他の実施例と共に、図示
の実施例の種々の変形が本明細書の説明を読めば当業者
には明らかであろう。
が、この説明は限定した意味に解釈されることを意図し
ているものではない。本発明の他の実施例と共に、図示
の実施例の種々の変形が本明細書の説明を読めば当業者
には明らかであろう。
【図１】本発明によるビデオコントローラを含むブロッ
ク図である。
ク図である。
【図２】図１のビデオコントローラの機能ブロック図で
ある。
ある。
【図３】図２の機能を実現するために用いられる回路図
の配線図である。
の配線図である。
【図４】図２の機能を実現するために用いられる回路図
の配線図である。
の配線図である。
【図５】図２の機能を実現するために用いられる回路図
の配線図である。
の配線図である。
【図６】図２の機能を実現するために用いられる回路図
の配線図である。
の配線図である。
【図７】図２の機能を実現するために用いられる回路図
の配線図である。
の配線図である。
【図８】図２の機能を実現するために用いられる回路図
の配線図である。
の配線図である。
【図９】図２の機能を実現するために用いられる回路図
の配線図である。
の配線図である。
【図１０】図３ないし図９のビデオブロックのブロック
図である。
図である。
【図１１】図３ないし図９のビデオブロックのブロック
図である。
図である。
【図１２】図３ないし図９のビデオブロックのブロック
図である。
図である。
【図１３】図３ないし図９のビデオブロックのブロック
図である。
図である。
【図１４】図３ないし図９のビデオブロックのブロック
図である。
図である。
【図１５】図３ないし図９のビデオブロックのブロック
図である。
図である。
【図１６】図３ないし図９のビデオブロックのブロック
図である。
図である。
【図１７】図３ないし図９のＤＡ−ＳＴブロックのブロ
ック図である。
ック図である。
【図１８】図３ないし図９のＣＲＴブロックのブロック
図である。
図である。
【図１９】図３ないし図９のＣＲＴブロックのブロック
図である。
図である。
【図２０】図３ないし図９のＣＲＴブロックのブロック
図である。
図である。
【図２１】図３ないし図９のＣＲＴブロックのブロック
図である。
図である。
【図２２】図３ないし図９のＣＲＴブロックのブロック
図である。
図である。
【図２３】図３ないし図９のＣＲＴブロックのブロック
図である。
図である。
【図２４】図３ないし図９のＣＲＴブロックのブロック
図である。
図である。
【図２５】図１０ないし図１５の制御ブロックの概略図
である。
である。
【図２６】図１０ないし図１５の制御ブロックの概略図
である。
である。
【図２７】図１０ないし図１５のサイクル発生器の概略
図である。
図である。
【図２８】図１０ないし図１５のサイクル発生器の概略
図である。
図である。
【図２９】図１０ないし図１５のサイクル発生器の概略
図である。
図である。
【図３０】図１０ないし図１５のサイクル発生器の概略
図である。
図である。
【図３１】図１０ないし図１５のサイクル発生器の概略
図である。
図である。
【図３２】図１０ないし図１５のＲＡＳデコードブロッ
クの概略図である。
クの概略図である。
【図３３】図１０ないし図１５のＲＡＳデコードブロッ
クの概略図である。
クの概略図である。
【図３４】図１８ないし図２４の概略図である。
【図３５】図１８ないし図２４の概略図である。
【図３６】図１０ないし図１５のメモリピンブロックの
概略図である。
概略図である。
【図３７】図１０ないし図１５のリフレッシュブロック
の概略図である。
の概略図である。
【図３８】図１０ないし図１５のリフレッシュブロック
の概略図である。
の概略図である。
【図３９】図１０ないし図１５のリフレッシュブロック
の概略図である。
の概略図である。
【図４０】図１０ないし図１５のリフレッシュブロック
の概略図である。
の概略図である。
【図４１】図１０ないし図１５の作動可能／保留ブロッ
クの概略図である。
クの概略図である。
【図４２】図１０ないし図１５の作動可能／保留ブロッ
クの概略図である。
クの概略図である。
【図４３】図１０ないし図１５の作動可能／保留ブロッ
クの概略図である。
クの概略図である。
【図４４】図１０ないし図１５の作動可能／保留ブロッ
クの概略図である。
クの概略図である。
【図４５】図１８ないし図２４のビデオブロックの概略
図である。
図である。
【図４６】図１８ないし図２４のビデオブロックの概略
図である。
図である。
【図４７】図１８ないし図２４の垂直カウンタの概略図
である。
である。
【図４８】図１８ないし図２４の垂直カウンタの概略図
である。
である。
【図４９】図１８ないし図２４の水平カウンタの概略図
である。
である。
【図５０】図１８ないし図２４の水平カウンタの概略図
である。
である。
【図５１】図１８ないし図２４の別の水平カウンタの概
略図である。
略図である。
【図５２】図１８ないし図２４の別の水平カウンタの概
略図である。
略図である。
【図５３】図４７ないし図５２において用いられる基本
レジスタの概略図である。
レジスタの概略図である。
【図５４】図４７ないし図５２において用いられる基本
レジスタの概略図である。
レジスタの概略図である。
【図５５】図１８ないし図２４のＳＲＤＡＴブロックの
概略図である。
概略図である。
【図５６】図１８ないし図２４のＳＲＤＡＴブロックの
概略図である。
概略図である。
【図５７】図１８ないし図２４のＳＲＤＡＴブロックの
概略図である。
概略図である。
【図５８】図１８ないし図２４のＳＲＤＡＴブロックの
概略図である。
概略図である。
【図５９】図１８ないし図２４のＳＲＤＡＴブロックの
概略図である。
概略図である。
【図６０】図１８ないし図２４のＳＲＤＡＴブロックの
概略図である。
概略図である。
【図６１】図１８ないし図２４のＳＲＤＡＴブロックの
概略図である。
概略図である。
【図６２】図１８ないし図２４のＳＲＤＡＴブロックの
概略図である。
概略図である。
【図６３】図１８ないし図２４のＳＲＤＡＴブロックの
概略図である。
概略図である。
【図６４】図３ないし図９のＦＳデコードブロックの概
略図である。
略図である。
【図６５】図３ないし図９のＦＳデコードブロックの概
略図である。
略図である。
【図６６】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図６７】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図６８】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図６９】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７０】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７１】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７２】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７３】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７４】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７５】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７６】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７７】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７８】図３ないし図９のＸＹレジスタブロックの概
略図である。
略図である。
【図７９】図３ないし図９の制御レジスタブロックの概
略図である。
略図である。
【図８０】図３ないし図９の制御レジスタブロックの概
略図である。
略図である。
【図８１】図３ないし図９の制御レジスタブロックの概
略図である。
略図である。
【図８２】図３ないし図９の制御レジスタブロックの概
略図である。
略図である。
【図８３】図３ないし図９の制御レジスタブロックの概
略図である。
略図である。
【図８４】図３ないし図９の入力ピンブロックの概略図
である。
である。
【図８５】図３ないし図９のデータピンブロックの概略
図である。
図である。
【図８６】図３ないし図９のデータピンブロックの概略
図である。
図である。
【図８７】図３ないし図９のデータピンブロックの概略
図である。
図である。
【図８８】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図８９】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図９０】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図９１】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図９２】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図９３】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図９４】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図９５】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図９６】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図９７】図３ないし図９のデータ状態ブロックの概略
図である。
図である。
【図９８】ビデオシステムコントローラにおいて用いら
れる二重クロックの概略図である。
れる二重クロックの概略図である。
【図９９】ビデオシステムコントローラにおいて用いら
れる二重クロックの概略図である。
れる二重クロックの概略図である。
【図１００】ビデオシステムコントローラにおいて用い
られる二重クロックの概略図である。
られる二重クロックの概略図である。
【図１０１】表示メモリの一実施例の概略図である。
【図１０２】図１のマイクロプロセッサのブロック図で
ある。
ある。
【図１０３】ビデオシステムの別の実施例を示す図であ
る。
る。
【図１０４】ビデオシステムの別の実施例を示す図であ
る。
る。
【図１０５】データ転送サイクルを示す図である。
１ マイクロプロセッサ ３ ビデオシステムコントローラ（制御装置） ５ 表示メモリ １１ 表示装置 １７ 外部シフトレジスタ ３５ メモリサイクル発生器 ３７ アービタ ４１ 列アドレスラッチ ４３ Ｘ−Ｙアドレスレジスタ ４５ リフレッシュアドレスカウンタ ４７ 行アドレスラッチ ４９ マルチプレクサ ６５ 行選択無効化回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 5/18 Ｇ０６Ｆ 15/64 ４５０Ｈ (31)優先権主張番号 ６３３３８５ (32)優先日 1984年７月23日 (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ６３３３８６ (32)優先日 1984年７月23日 (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ６３３３８７ (32)優先日 1984年７月23日 (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ６３３３８８ (32)優先日 1984年７月23日 (33)優先権主張国 米国（ＵＳ） (31)優先権主張番号 ６３３３８９ (32)優先日 1984年７月23日 (33)優先権主張国 米国（ＵＳ） (72)発明者 ロバート シー．サデン アメリカ合衆国 テキサス州 ヒュースト ン，ナンバー 1220，エス．ゲスナー 6425 (72)発明者 カール エム．グタッグ アメリカ合衆国 テキサス州 ヒュースト ン，エンスブルック 11602 (72)発明者 レイモンド ピンクハム アメリカ合衆国 テキサス州 ミズリー シティー，レットリーバー レーン 2023 (72)発明者 マーク ノバック アメリカ合衆国 コロラド州 コロラド スプリングス，エアポート ロード 4225 −ディー (72)発明者 ジョン ブイ．モラベック アメリカ合衆国 イリノイ州 ウィロウ スプリングス，ヒンリッカー ドライブ 212 (72)発明者 マーク ダブリュ．ワッツ アメリカ合衆国 テキサス州 ホックリ ィ，ケネディ ランチ ドライブ 24307 (72)発明者 ルディ ジェイ．アルバックテン，ザ サ ード アメリカ合衆国 オハイオ州 センタービ ル，リヨンズ ドライブ 87 (72)発明者 ジェリィ バン アケン アメリカ合衆国 テキサス州 シュガー ランド，ファーンヒル 13563
Claims (1)
- 【請求項１】データを記憶するためのＤＲＡＭアレイを
有するシステムメモリと、 表示用ビットマップ・データを記憶するためのＤＲＡＭ
アレイを有する表示メモリと、 前記システムメモリに記憶されたデータを処理し、その
処理デーを前記表示メモリに送るホストプロセッサと、 前記システムメモリ及び表示メモリに対するＤＲＡＭリ
フレッシュの制御を行うと共に、前記システムメモリ及
び表示メモリに対する前記ホストプロセッサのアクセス
要求のサイクルと前記ＤＲＡＭリフレッシュのサイクル
との優先順位を変更する表示制御装置、を含む電子計算
機システム。
Applications Claiming Priority (16)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63338784A | 1984-07-23 | 1984-07-23 | |
| US633388 | 1984-07-23 | ||
| US633387 | 1984-07-23 | ||
| US06/633,389 US4654804A (en) | 1984-07-23 | 1984-07-23 | Video system with XY addressing capabilities |
| US06/633,386 US4656596A (en) | 1984-07-23 | 1984-07-23 | Video memory controller |
| US06/633,388 US4660155A (en) | 1984-07-23 | 1984-07-23 | Single chip video system with separate clocks for memory controller, CRT controller |
| US06/633,385 US4656597A (en) | 1984-07-23 | 1984-07-23 | Video system controller with a row address override circuit |
| US633367 | 1984-07-23 | ||
| US633386 | 1984-07-23 | ||
| US633383 | 1984-07-23 | ||
| US06/633,384 US4665495A (en) | 1984-07-23 | 1984-07-23 | Single chip dram controller and CRT controller |
| US06/633,367 US4691289A (en) | 1984-07-23 | 1984-07-23 | State machine standard cell that supports both a Moore and a Mealy implementation |
| US06/633,383 US4660156A (en) | 1984-07-23 | 1984-07-23 | Video system with single memory space for instruction, program data and display data |
| US633385 | 1984-07-23 | ||
| US633389 | 1984-07-23 | ||
| US633384 | 1984-07-23 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60160411A Division JPS61233776A (ja) | 1984-07-23 | 1985-07-22 | ビデオ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1091136A true JPH1091136A (ja) | 1998-04-10 |
Family
ID=27575495
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162472A Pending JPH05281934A (ja) | 1984-07-23 | 1991-06-07 | データ処理装置 |
| JP9153659A Pending JPH1091136A (ja) | 1984-07-23 | 1997-06-11 | 電子計算機システム |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162472A Pending JPH05281934A (ja) | 1984-07-23 | 1991-06-07 | データ処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (3) | EP0481534B1 (ja) |
| JP (2) | JPH05281934A (ja) |
| DE (3) | DE3587744T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003223785A (ja) * | 2001-12-27 | 2003-08-08 | Elpida Memory Inc | 高速で動作する半導体メモリ装置及びその使用方法及び設計方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63201791A (ja) * | 1987-02-12 | 1988-08-19 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 処理システム |
| US4884069A (en) * | 1987-03-19 | 1989-11-28 | Apple Computer, Inc. | Video apparatus employing VRAMs |
| DE3783358T2 (de) * | 1987-03-20 | 1993-07-01 | Ibm | Rechnersystem mit einem videosubsystem. |
| US5001652A (en) * | 1987-03-20 | 1991-03-19 | International Business Machines Corporation | Memory arbitration for video subsystems |
| JP2854867B2 (ja) * | 1987-09-14 | 1999-02-10 | ジーディーイー システムズ インコーポレイテッド | イメージ処理システム及び画素データ転送法 |
| US5113180A (en) * | 1988-04-20 | 1992-05-12 | International Business Machines Corporation | Virtual display adapter |
| JP3068842B2 (ja) * | 1990-08-27 | 2000-07-24 | 任天堂株式会社 | 画像処理装置におけるダイレクトメモリアクセス装置およびそれに用いる外部記憶装置 |
| JPH11514450A (ja) * | 1995-08-28 | 1999-12-07 | シーラス ロジック，インコーポレイテッド | オフスクリーン領域を有するフレームバッファのリフレッシュを制御する回路および方法 |
| EP0772119A3 (en) * | 1995-10-31 | 1997-12-29 | Cirrus Logic, Inc. | Automatic graphics operation |
| EP0786756B1 (en) * | 1996-01-23 | 2009-03-25 | Hewlett-Packard Company, A Delaware Corporation | Data transfer arbitration for display controller |
| EP2347417B1 (en) * | 2008-09-03 | 2018-04-18 | Marvell World Trade Ltd. | Programming data into a multi-plane flash memory |
| US8300056B2 (en) * | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
| US8797334B2 (en) | 2010-01-06 | 2014-08-05 | Apple Inc. | Facilitating efficient switching between graphics-processing units |
| US8648868B2 (en) | 2010-01-06 | 2014-02-11 | Apple Inc. | Color correction to facilitate switching between graphics-processing units |
| US8368702B2 (en) | 2010-01-06 | 2013-02-05 | Apple Inc. | Policy-based switching between graphics-processing units |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5810135B2 (ja) * | 1973-03-20 | 1983-02-24 | 松下電器産業株式会社 | ハイガスジヨウカヨウシヨクバイタイ |
| JPS5834836B2 (ja) | 1975-12-29 | 1983-07-29 | 株式会社日立製作所 | デ−タヒヨウジセイギヨホウシキ |
| US4125873A (en) * | 1977-06-29 | 1978-11-14 | International Business Machines Corporation | Display compressed image refresh system |
| US4298931A (en) * | 1978-06-02 | 1981-11-03 | Hitachi, Ltd. | Character pattern display system |
| US4288706A (en) | 1978-10-20 | 1981-09-08 | Texas Instruments Incorporated | Noise immunity in input buffer circuit for semiconductor memory |
| US4286320A (en) | 1979-03-12 | 1981-08-25 | Texas Instruments Incorporated | Digital computing system having auto-incrementing memory |
| JPS5926031B2 (ja) * | 1979-03-28 | 1984-06-23 | 日本電信電話株式会社 | 記憶素子 |
| JPS5614346A (en) * | 1979-07-12 | 1981-02-12 | Toshiba Corp | Write and read system for frame memory unit |
| JPS5631154A (en) * | 1979-08-23 | 1981-03-28 | Victor Co Of Japan Ltd | Memory device |
| FR2465281A1 (fr) * | 1979-09-12 | 1981-03-20 | Telediffusion Fse | Dispositif de transmission numerique et d'affichage de graphismes et/ou de caracteres sur un ecran |
| US4347587A (en) * | 1979-11-23 | 1982-08-31 | Texas Instruments Incorporated | Semiconductor integrated circuit memory device with both serial and random access arrays |
| JPS5678881A (en) * | 1979-12-03 | 1981-06-29 | Hitachi Ltd | Graphic display device |
| JPS56103642A (en) * | 1980-01-18 | 1981-08-18 | Shigekazu Nakamura | Crane having outrigger |
| US4390780A (en) * | 1980-11-10 | 1983-06-28 | Burroughs Corporation | LSI Timing circuit for a digital display employing a modulo eight counter |
| DE3138930C2 (de) * | 1981-09-30 | 1985-11-07 | Siemens AG, 1000 Berlin und 8000 München | Datensichtgerät |
| DE3141882A1 (de) * | 1981-10-22 | 1983-05-05 | Agfa-Gevaert Ag, 5090 Leverkusen | Dynamische schreib- und lesespeichervorrichtung |
| JPS58187996A (ja) * | 1982-04-28 | 1983-11-02 | 株式会社日立製作所 | 表示メモリ回路 |
| JPS58189690A (ja) * | 1982-04-30 | 1983-11-05 | 株式会社日立製作所 | 画像表示装置 |
| US4424372A (en) * | 1982-09-20 | 1984-01-03 | Timex Corporation | 4-Substituted phenyl 4'-(5-N-alkyl-1,3-dioxan-2-yl) thiobenzoates |
| JPS5960488A (ja) * | 1982-09-29 | 1984-04-06 | フアナツク株式会社 | カラ−グラフイツクメモリのデ−タ書き込み装置 |
| US4562435A (en) * | 1982-09-29 | 1985-12-31 | Texas Instruments Incorporated | Video display system using serial/parallel access memories |
| JPS5974590A (ja) * | 1982-10-20 | 1984-04-27 | 株式会社日立製作所 | デイスプレイ装置のメモリ制御方式 |
| JPS5991488A (ja) * | 1982-11-18 | 1984-05-26 | 株式会社東芝 | カラ−グラフイツクデイスプレイ装置 |
| JPS5994590A (ja) * | 1982-11-19 | 1984-05-31 | Origin Electric Co Ltd | 被溶接物の位置合せ機能を備えた溶接治具 |
| JPS59114588A (ja) * | 1982-12-22 | 1984-07-02 | 株式会社東芝 | パタ−ン書込み制御回路 |
| JPS59114589A (ja) * | 1982-12-22 | 1984-07-02 | 株式会社東芝 | パタ−ン書込み制御回路 |
| US4566005A (en) * | 1983-03-07 | 1986-01-21 | International Business Machines Corporation | Data management for plasma display |
| US4688197A (en) * | 1983-12-30 | 1987-08-18 | Texas Instruments Incorporated | Control of data access to memory for improved video system |
| US4639890A (en) | 1983-12-30 | 1987-01-27 | Texas Instruments Incorporated | Video display system using memory with parallel and serial access employing selectable cascaded serial shift registers |
| JPH01193792A (ja) * | 1983-12-30 | 1989-08-03 | Texas Instr Inc <Ti> | メモリ装置及びそれを用いたコンピュータシステム |
| JPH0210434A (ja) * | 1988-06-28 | 1990-01-16 | Mitsubishi Electric Corp | プログラム言語トランスレータ |
| JPH0254956A (ja) * | 1988-08-19 | 1990-02-23 | Mitsubishi Electric Corp | リードフレームの製造方法 |
| JP3347773B2 (ja) * | 1992-09-17 | 2002-11-20 | 川崎製鉄株式会社 | 粉末冶金用純鉄粉混合物 |
| JPH06100895A (ja) * | 1992-09-21 | 1994-04-12 | Nissan Motor Co Ltd | プラスチックバンパーの洗浄方法 |
| JP3235878B2 (ja) * | 1992-09-21 | 2001-12-04 | 関東電化工業株式会社 | 固形洗浄剤の製造法 |
| JPH06100896A (ja) * | 1992-09-22 | 1994-04-12 | Tatsuro Nagashima | 粉末洗剤の製造方法 |
-
1985
- 1985-07-23 EP EP91121915A patent/EP0481534B1/en not_active Expired - Lifetime
- 1985-07-23 DE DE19853587744 patent/DE3587744T2/de not_active Expired - Fee Related
- 1985-07-23 DE DE19853588174 patent/DE3588174T2/de not_active Expired - Fee Related
- 1985-07-23 EP EP85305225A patent/EP0182454B1/en not_active Expired - Lifetime
- 1985-07-23 DE DE19853588173 patent/DE3588173T2/de not_active Expired - Fee Related
- 1985-07-23 EP EP91121918A patent/EP0482678B1/en not_active Expired - Lifetime
-
1991
- 1991-06-07 JP JP3162472A patent/JPH05281934A/ja active Pending
-
1997
- 1997-06-11 JP JP9153659A patent/JPH1091136A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003223785A (ja) * | 2001-12-27 | 2003-08-08 | Elpida Memory Inc | 高速で動作する半導体メモリ装置及びその使用方法及び設計方法 |
| JP4667708B2 (ja) * | 2001-12-27 | 2011-04-13 | エルピーダメモリ株式会社 | 半導体メモリ装置及びコンピュータシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3587744T2 (de) | 1994-05-19 |
| EP0482678B1 (en) | 1998-01-14 |
| DE3588173D1 (de) | 1998-02-19 |
| DE3588174D1 (de) | 1998-02-19 |
| EP0481534A2 (en) | 1992-04-22 |
| EP0482678A3 (en) | 1992-09-16 |
| DE3588174T2 (de) | 1998-06-10 |
| JPH05281934A (ja) | 1993-10-29 |
| DE3588173T2 (de) | 1998-06-10 |
| EP0481534A3 (en) | 1992-08-26 |
| EP0182454B1 (en) | 1994-02-02 |
| EP0482678A2 (en) | 1992-04-29 |
| DE3587744D1 (de) | 1994-03-17 |
| EP0182454A2 (en) | 1986-05-28 |
| EP0182454A3 (en) | 1988-03-23 |
| EP0481534B1 (en) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4665495A (en) | Single chip dram controller and CRT controller | |
| US4907086A (en) | Method and apparatus for overlaying a displayable image with a second image | |
| US5488385A (en) | Multiple concurrent display system | |
| US5353402A (en) | Computer graphics display system having combined bus and priority reading of video memory | |
| US5099331A (en) | Apparatus for overlaying a displayed image with a second image | |
| US5218274A (en) | Flat panel display controller using dual-port memory | |
| US5666521A (en) | Method and apparatus for performing bit block transfers in a computer system | |
| JPH1091136A (ja) | 電子計算機システム | |
| EP0318259A2 (en) | Software configurable memory architecture for data processing system having graphics capability | |
| EP0279225B1 (en) | Reconfigurable counters for addressing in graphics display systems | |
| EP0398510A2 (en) | Video random access memory | |
| EP0492840B1 (en) | Videographics display system | |
| US4845657A (en) | Controller integrated circuit | |
| US4654804A (en) | Video system with XY addressing capabilities | |
| US4656597A (en) | Video system controller with a row address override circuit | |
| JP2604568B2 (ja) | ダイナミックランダムアクセスメモリ、ダイナミックランダムアクセスメモリのアクセス方法及びシステム | |
| US4656596A (en) | Video memory controller | |
| US5027290A (en) | Computer workstation including video update arrangement | |
| US4660155A (en) | Single chip video system with separate clocks for memory controller, CRT controller | |
| EP0215984A1 (en) | Graphic display apparatus with combined bit buffer and character graphics store | |
| EP0166739B1 (en) | Semiconductor memory device for serial scan applications | |
| US4691289A (en) | State machine standard cell that supports both a Moore and a Mealy implementation | |
| US4660156A (en) | Video system with single memory space for instruction, program data and display data | |
| US5079692A (en) | Controller which allows direct access by processor to peripheral units | |
| JPS60117327A (ja) | ディスプレイ装置 |