JPH1028023A - Variable gain amplifier - Google Patents
Variable gain amplifierInfo
- Publication number
- JPH1028023A JPH1028023A JP8182493A JP18249396A JPH1028023A JP H1028023 A JPH1028023 A JP H1028023A JP 8182493 A JP8182493 A JP 8182493A JP 18249396 A JP18249396 A JP 18249396A JP H1028023 A JPH1028023 A JP H1028023A
- Authority
- JP
- Japan
- Prior art keywords
- current
- control
- transistor
- input
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明が属する技術分野】本発明は、利得可変増幅装置
に関し、たとえばラジオ受信機の自動利得制御(略称A
GC)回路に好適に実施することができる利得可変増幅
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifying apparatus, for example, an automatic gain control (abbreviated as A) of a radio receiver.
The present invention relates to a variable gain amplifying device which can be suitably implemented in a GC) circuit.
【0002】[0002]
【従来の技術】典型的な先行技術は図27に示されてい
る。増幅器1は一対のトランジスタ2,3と抵抗4,5
とから成り、これらのトランジスタ2,3のベース間に
は入力信号Vinが入力され、コレクタ間から、出力信
号Voutが導出される。利得は、トランジスタ2,3
の共通接続されたエミッタからライン6を経て取り出さ
れる制御電流Icontに対応する。2. Description of the Related Art A typical prior art is shown in FIG. The amplifier 1 has a pair of transistors 2 and 3 and resistors 4 and 5
The input signal Vin is input between the bases of these transistors 2 and 3, and the output signal Vout is derived from between the collectors. The gain is determined by transistors 2, 3
Corresponding to the control current Icont taken out via the line 6 from the commonly connected emitters.
【0003】増幅器1の利得を制御するために、トラン
ジスタ7と抵抗8とが設けられ、トランジスタ7のベー
スに入力制御信号Vcontが与えられる。この入力制
御信号Vcontの電圧、したがってライン6に流れる
制御電流Icontが直線的に変化する。増幅器1は、
トランジスタ2,3によって差動増幅器を構成する。In order to control the gain of the amplifier 1, a transistor 7 and a resistor 8 are provided, and an input control signal Vcont is given to a base of the transistor 7. The voltage of the input control signal Vcont, that is, the control current Icont flowing through the line 6 changes linearly. Amplifier 1
The transistors 2 and 3 constitute a differential amplifier.
【0004】[0004]
【発明が解決しようとする課題】図27に示される先行
技術では、増幅器1の利得の可変幅を広くしようとする
と、入力制御信号Vcontの電圧も、それに見合った
範囲で変化させなければならない。たとえば利得の可変
幅を60dBとすれば、入力制御信号Vcontの電圧
(後述の説明では、参照符Vcontは電圧を表すこと
もある)は、1000倍の電圧変化を必要とする。入力
制御信号Vcontの電圧の最小値を10mVとする
と、最大値は10Vとなる。したがって利得の可変幅を
広くするには、電源電圧を高くしなければならないとい
う問題がある。In the prior art shown in FIG. 27, if the variable width of the gain of the amplifier 1 is to be widened, the voltage of the input control signal Vcont must be changed within a range corresponding thereto. For example, assuming that the variable width of the gain is 60 dB, the voltage of the input control signal Vcont (in the following description, the reference numeral Vcont may represent the voltage) requires a 1000-fold voltage change. Assuming that the minimum value of the voltage of the input control signal Vcont is 10 mV, the maximum value is 10 V. Therefore, there is a problem that the power supply voltage must be increased in order to widen the variable width of the gain.
【0005】本発明の目的は、入力制御信号のレベルの
小さな範囲で、増幅器の利得可変幅を広くすることがで
きるようにした利得可変増幅装置を提供することであ
る。SUMMARY OF THE INVENTION It is an object of the present invention to provide a variable gain amplifying device capable of widening the variable gain range of an amplifier in a small range of the level of an input control signal.
【0006】[0006]
【課題を解決するための手段】本発明は、制御電流Ic
ontに対応した利得を有する増幅器と、入力制御信号
Vcontのレベルの増大に応じて予め定める特性に従
って出力電流が増大する関数発生器と、第1のカレント
ミラー回路と、予め定める第1の定電流を、関数発生器
の出力と第1のカレントミラー回路の入力とに分岐して
供給する第1の定電流源と、増幅器の制御電流Icon
tを出力として導出する第2のカレントミラー回路と、
制御電流Icontの最大値に対応する予め定める第2
の定電流を、第1カレントミラー回路の出力と第2カレ
ントミラー回路の入力とに分岐して供給する第2の定電
流源とを含むことを特徴とする利得可変増幅装置であ
る。 請求項1の本発明は、後述の図1〜図3の本発明の実施
の一形態に対応し、関数発生器13の予め定める特性に
従って、小さな変化範囲の入力制御信号Vcontのた
とえば電圧などのレベルによって、関数発生器の出力電
流を大きく変化させ、これによって増幅器12の制御電
流Icontを大きな変化範囲で変化させて、増幅器の
利得の可変幅を広くすることができる。したがって入力
制御信号Vcontのための電源電圧は低くてよい。 請求項1の本発明に従えば、増幅器の利得の最大値を精
度よく設定することができる。第1定電流源15からの
第1の定電流I1は、関数発生器の出力電流と第1カレ
ントミラー回路14の入力とに分岐して供給され、第2
の定電流源17からの第2の定電流I2を第1カレント
ミラー回路14の出力と第2カレントミラー回路16の
入力とに分岐して供給し、第2カレントミラー回路の出
力によって増幅器の制御電流Icontを取り出す。第
1カレントミラー回路の出力電流が零となったとき、制
御電流Icontは、第2定電流に対応した値になり、
その制御電流Icontは最大値となる。増幅器は制御
電流Icontに対応した利得を有する。したがって第
2定電流源の第2定電流によって、増幅器の制御電流I
contの最大値、したがって利得の最大値が精度よく
設定されることができる。 このように請求項1の本発明に従えば、増幅器の利得
を、電圧によって制限するのではなく、制御電流Ico
ntの最大値を第2定電流源の第2の定電流によって制
限するようにしたので、上述のように増幅器の利得の最
大値を精度よく設定することができる。 これに対して前述の図27に関連して述べた先行技術で
は、直流電源の端子9,10間の電圧によって増幅器1
の利得が制限され、その電源電圧の変動によって利得が
変化してしまう。本発明はこの問題を解決する。According to the present invention, a control current Ic is provided.
an amplifier having a gain corresponding to ont, a function generator whose output current increases in accordance with a predetermined characteristic according to an increase in the level of the input control signal Vcont, a first current mirror circuit, and a predetermined first constant current Is supplied to the output of the function generator and the input of the first current mirror circuit, and a control current Icon of the amplifier.
a second current mirror circuit that derives t as an output,
A second predetermined value corresponding to the maximum value of the control current Icont
And a second constant current source that branches and supplies the constant current to the output of the first current mirror circuit and the input of the second current mirror circuit. The present invention according to claim 1 corresponds to an embodiment of the present invention shown in FIGS. 1 to 3 described later, and according to a predetermined characteristic of the function generator 13, for example, the voltage of the input control signal Vcont in a small change range. Depending on the level, the output current of the function generator is greatly changed, whereby the control current Icont of the amplifier 12 is changed in a large change range, so that the variable range of the gain of the amplifier can be widened. Therefore, the power supply voltage for input control signal Vcont may be low. According to the first aspect of the present invention, the maximum value of the gain of the amplifier can be accurately set. The first constant current I1 from the first constant current source 15 is branched and supplied to the output current of the function generator and the input of the first current mirror circuit 14, and
The second constant current I2 from the constant current source 17 is branched and supplied to the output of the first current mirror circuit 14 and the input of the second current mirror circuit 16, and the amplifier is controlled by the output of the second current mirror circuit. The current Icont is taken out. When the output current of the first current mirror circuit becomes zero, the control current Icont becomes a value corresponding to the second constant current,
The control current Icont has a maximum value. The amplifier has a gain corresponding to the control current Icont. Therefore, the control current I of the amplifier is controlled by the second constant current of the second constant current source.
The maximum value of cont, that is, the maximum value of gain can be set with high accuracy. Thus, according to the present invention, the gain of the amplifier is not limited by the voltage but is controlled by the control current Ico.
Since the maximum value of nt is limited by the second constant current of the second constant current source, the maximum value of the gain of the amplifier can be accurately set as described above. On the other hand, in the prior art described with reference to FIG. 27 described above, the amplifier 1 is controlled by the voltage between the terminals 9 and 10 of the DC power supply.
Is limited, and the fluctuation of the power supply voltage changes the gain. The present invention solves this problem.
【0007】また本発明は、制御電流Icontの最小
値に対応する予め定める第3の定電流を、制御電流Ic
ontの一部として取り出す第3の定電流源が設けられ
ることを特徴とする。 請求項2の本発明は、後述の図4および図5の実施の形
態に対応し、増幅器の取り出される制御電流Icont
の最小値I6を第3定電流源59によって設定する。 こうして請求項1および2の本発明に従えば、製品毎に
増幅器の利得の最大値、さらには最小値がばらつくこと
を防ぐことができる。Further, according to the present invention, a predetermined third constant current corresponding to the minimum value of the control current Icont is set to the control current Ic.
A third constant current source that is provided as a part of ont is provided. The present invention according to claim 2 corresponds to an embodiment shown in FIGS. 4 and 5 described later, and corresponds to a control current Icont taken out of the amplifier.
Is set by the third constant current source 59. Thus, according to the first and second aspects of the present invention, it is possible to prevent the maximum value and the minimum value of the gain of the amplifier from varying for each product.
【0008】また本発明は、第1カレントミラー回路の
ミラー比は、その第1カレントミラー回路の入力電流の
最大時に流れる出力電流I4が第2定電流I2以上とな
るように定められることを特徴とする。 請求項3の本発明に従えば、請求項2の構成で関数発生
器の出力電流Ioutが最小値、たとえば零となり、し
たがって第1カレントミラー回路14の入力電流I3が
第1定電流源15の第1定電流I1に等しい値となって
最大値となった状態では、第2定電流源17からの第2
定電流I2が第2カレントミラー回路16の入力電流I
5に分岐して流れることなく、その第2定電流I2の全
てが第1カレントミラー回路14の出力電流I4として
流れる。これによって第2カレントミラー回路16の出
力によって増幅器の制御電流Icontを分岐して取り
出すことがなくなる。これによって第3定電流源59に
よる第3定電流I6によって、制御電流Icontの最
小値が正確に設定されることができる。According to the present invention, the mirror ratio of the first current mirror circuit is determined so that the output current I4 flowing when the input current of the first current mirror circuit is maximum is equal to or more than the second constant current I2. And According to the third aspect of the present invention, in the configuration of the second aspect, the output current Iout of the function generator becomes a minimum value, for example, zero, so that the input current I3 of the first current mirror circuit 14 becomes the first constant current source 15. In the state where the value becomes equal to the first constant current I1 and reaches the maximum value, the second constant current source 17
The constant current I2 is equal to the input current I of the second current mirror circuit 16.
5, the entirety of the second constant current I2 flows as the output current I4 of the first current mirror circuit 14. As a result, the control current Icont of the amplifier is not branched and extracted by the output of the second current mirror circuit 16. Thus, the minimum value of the control current Icont can be accurately set by the third constant current I6 from the third constant current source 59.
【0009】また本発明は、制御電流Icontに対応
した利得を有する増幅器と、入力制御信号Vcontの
レベルの増大に応じて予め定める対数関数の特性に従っ
て出力電流が増大する関数発生器と、制御電流Icon
tの最小値の対応する予め定める定電流を、制御電流I
contの一部として取り出す定電流源が設けられるこ
とを特徴とする利得可変増幅装置である。 請求項4の本発明は、図6の実施の形態に対応し、対数
関数の特性を有する関数発生器によって増幅器の制御電
流Icontを変化させることができ、その制御電流I
contの最小値は、定電流源59によって正確に設定
することができる。これによって増幅器の最小利得を固
定し、製品サンプル毎に本件利得可変増幅装置の最小利
得がばらつくことがないようにすることができる。すな
わち入力制御信号Vcontによる関数発生器が動作し
ない範囲でも、増幅器の制御電流Icontは、定電流
源59で引き出されるので、その最小利得が固定される
のである。The present invention also provides an amplifier having a gain corresponding to the control current Icont, a function generator whose output current increases in accordance with a predetermined logarithmic function characteristic in response to an increase in the level of the input control signal Vcont, Icon
The predetermined constant current corresponding to the minimum value of t is controlled by the control current I
The variable gain amplifying device is provided with a constant current source which is taken out as a part of cont. The invention according to claim 4 corresponds to the embodiment of FIG. 6, and the control current Icont of the amplifier can be changed by a function generator having a logarithmic function characteristic.
The minimum value of cont can be accurately set by the constant current source 59. As a result, the minimum gain of the amplifier can be fixed, and the minimum gain of the variable gain amplifier of the present invention does not vary for each product sample. That is, even in a range where the function generator based on the input control signal Vcont does not operate, the control current Icont of the amplifier is drawn by the constant current source 59, so that the minimum gain is fixed.
【0010】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、
(b)対数変換回路であって、第1抵抗R1と、第2抵
抗R2であって、第1抵抗R1の一端部と第2抵抗R2
の一端部との間に入力制御信号Vcontが与えられる
第2抵抗R2と、コレクタとベースとが共通に第1抵抗
R1の他端部に接続され、エミッタが第2抵抗R2の他
端部に接続される第1トランジスタQ1と、第1トラン
ジスタQ1のベースが接続されるベースを有し、コレク
タが増幅器の前記共通接続されたエミッタに接続され、
エミッタが第2抵抗R2の前記一端部に接続される第2
トランジスタQ2とを有する対数変換回路とを含むこと
を特徴とする利得可変増幅装置である。 請求項5の本発明は、図7および図8に示される発明の
実施の形態に対応し、増幅器の制御電流Icontを、
対数変換回路の出力によって制御することができ、この
対数変換回路は、入力制御信号Vcontに対応してそ
の出力電流、したがって増幅器の制御電流Icontが
対数で変化し、したがって利得の可変幅を広くすること
ができる。According to the present invention, (a) a pair of transistors whose emitters are connected in common, an input signal to be amplified is applied between the bases of these transistors, and the amplified signal is amplified from the collector of the transistor. An amplifier whose output signal is derived and has a gain corresponding to the control current Icont drawn from said commonly connected emitters;
(B) a logarithmic conversion circuit comprising a first resistor R1 and a second resistor R2, one end of the first resistor R1 and a second resistor R2;
A second resistor R2 to which an input control signal Vcont is applied between the first resistor R1 and the other end of the first resistor R1, and an emitter connected to the other end of the second resistor R2. A first transistor Q1 to be connected, a base to which the base of the first transistor Q1 is connected, a collector connected to the commonly connected emitter of the amplifier,
A second emitter connected to the one end of the second resistor R2;
And a logarithmic conversion circuit having a transistor Q2. The invention of claim 5 corresponds to the embodiment of the invention shown in FIG. 7 and FIG. 8, and controls the control current Icont of the amplifier by:
The output can be controlled by the output of a logarithmic conversion circuit, and the output current of the logarithmic conversion circuit, that is, the control current Icont of the amplifier, changes in a logarithmic manner in response to the input control signal Vcont, thereby increasing the variable range of the gain. be able to.
【0011】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、
(b)入力電流に対応して前記制御電流Icontを取
り出すカレントミラー回路と、(c)対数変換回路であ
って、第1抵抗R1と、第2抵抗R2であって、第1抵
抗R1の一端部と第2抵抗R2の一端部との間に入力制
御信号Vcontが与えられる第2抵抗R2と、コレク
タとベースとが共通に第1抵抗R1の他端部に接続さ
れ、エミッタが第2抵抗R2の他端部に接続される第1
トランジスタQ1と、第1トランジスタQ1のベースが
接続されるベースを有し、コレクタからカレントミラー
回路への前記入力電流を供給し、エミッタが第2抵抗R
2の前記一端部に接続される第2トランジスタQ2とを
有する対数変換回路とを含むことを特徴とする利得可変
増幅装置である。 請求項6の本発明は、図9および図10の実施の形態に
対応し、前述の図7および図8に対応する請求項5の構
成における入力制御信号Vcontの論理が逆の場合に
対応する。本発明の構成では、入力制御信号Vcont
を発生するための後述の図26に示される誤差アンプと
して示される演算増幅器の論理を非反転にすることがで
きるので、図26に示される検波回路の出力を高い入力
インピーダンスで受けることができ、またループの構成
上、入力制御信号Vcontの電圧が上がった場合に、
増幅器の利得が下がる特性となる。According to the present invention, (a) a pair of transistors having emitters connected in common, an input signal to be amplified is provided between the bases of these transistors, and amplified from the collector of the transistor. An amplifier whose output signal is derived and has a gain corresponding to the control current Icont drawn from said commonly connected emitters;
(B) a current mirror circuit for extracting the control current Icont in accordance with an input current; and (c) a logarithmic conversion circuit, which is a first resistor R1, a second resistor R2, and one end of the first resistor R1. A second resistor R2 to which an input control signal Vcont is applied between the second resistor R2 and one end of the second resistor R2, a collector and a base are commonly connected to the other end of the first resistor R1, and an emitter is connected to the second resistor R2. The first connected to the other end of R2
A transistor Q1 has a base to which the base of the first transistor Q1 is connected, supplies the input current from a collector to a current mirror circuit, and has an emitter connected to a second resistor R2.
And a logarithmic conversion circuit having a second transistor Q2 connected to the one end of the variable gain amplifier. The present invention of claim 6 corresponds to the embodiment of FIGS. 9 and 10, and corresponds to the case where the logic of the input control signal Vcont in the configuration of claim 5 corresponding to FIGS. 7 and 8 is reversed. . In the configuration of the present invention, the input control signal Vcont
26 can be non-inverted, and the output of the detection circuit shown in FIG. 26 can be received with a high input impedance. Also, due to the configuration of the loop, when the voltage of the input control signal Vcont rises,
The characteristic is that the gain of the amplifier decreases.
【0012】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、
(b)入力制御信号Vcontに対応して出力電流を供
給するカレントミラー回路と、(c)対数変換回路であ
って、抵抗と、コレクタとベースとが共通に接続されて
カレントミラー回路からの出力電流が与えられ、エミッ
タが前記抵抗の一端部に接続される第1トランジスタ
と、第1トランジスタのベースが接続されるベースを有
し、コレクタが増幅器の前記共通接続されたエミッタに
接続され、エミッタが前記抵抗の他端部に接続される第
2トランジスタとを有する対数変換回路とを含むことを
特徴とする利得可変増幅装置である。 請求項7の本発明は、後述の図11の実施の形態に対応
し、これは上述の請求項6の発明におけるカレントミラ
ー回路と対数変換回路の接続態様を逆にした構成を有す
る。According to the present invention, (a) a pair of transistors whose emitters are connected in common, an input signal to be amplified is given between the bases of these transistors, and amplified from the collector of the transistor. An amplifier whose output signal is derived and has a gain corresponding to the control current Icont drawn from said commonly connected emitters;
(B) a current mirror circuit for supplying an output current corresponding to the input control signal Vcont; and (c) a logarithmic conversion circuit, wherein a resistor, a collector and a base are commonly connected, and an output from the current mirror circuit is provided. A first transistor having a current supplied thereto, an emitter connected to one end of the resistor, a base connected to the base of the first transistor, a collector connected to the commonly connected emitter of the amplifier, And a logarithmic conversion circuit having a second transistor connected to the other end of the resistor. The present invention according to claim 7 corresponds to an embodiment of FIG. 11 described later, which has a configuration in which the connection mode of the current mirror circuit and the logarithmic conversion circuit in the above-described claim 6 is reversed.
【0013】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、
(b)入力電流に対応して前記制御電流Icontを取
り出すカレントミラー回路と、(c)制御用トランジス
タと、(d)演算増幅器であって、入力制御信号が与え
られる一方の入力端子と、制御用トランジスタのエミッ
タに接続される他方の入力端子と、制御用トランジスタ
のベースに接続される出力端子とを有する演算増幅器
と、(e)演算増幅器の前記他方入力端子と電源の一端
子との間に接続される制御用抵抗R3と、(f)対数変
換回路であって、電源の他端子に接続される一端部を有
する抵抗と、コレクタとベースとが共通に制御用トラン
ジスタのコレクタに接続され、エミッタが抵抗の他端部
に接続される第1トランジスタと、第1トランジスタの
ベースが接続されるベースを有し、コレクタからカレン
トミラー回路の前記入力電流を供給し、エミッタが電源
の前記他端子に接続される第2トランジスタとを有する
対数変換回路を含むことを特徴とする利得可変増幅装置
である。 請求項8の本発明は、図12の実施の形態に対応し、請
求項6の図9および図10に対応する発明における対数
変換回路に備えられている第1トランジスタQ1aのベ
ース・エミッタ間電圧VBEのばらつきによる増幅器の利
得のばらつきを低減する。すなわち前述の請求項5の構
成では、対数変換回路は、低い入力インピーダンスを有
し、したがって負荷特性の悪い出力電圧をそのまま、入
力制御信号Vcontの電圧として使用することはでき
ず、また上述のように対数変換回路における第1トラン
ジスタの電圧VBEのばらつきが、そのまま制御電流Ic
ontのばらつきを招き、したがって利得の絶対値がば
らつくという問題がある。この問題を解決するために請
求項8の発明では、制御用トランジスタ66と演算増幅
器67と制御用抵抗R3とを備え、演算増幅器の入力制
御信号Vcontが与えられる一方の入力端子の入力イ
ンピーダンスを高くして、製品サンプルのゲインのばら
つきを抑制する。The present invention also provides (a) a pair of transistors whose emitters are commonly connected, an input signal to be amplified is provided between the bases of these transistors, and the input signal is amplified from the collector of the transistor. An amplifier whose output signal is derived and has a gain corresponding to the control current Icont drawn from said commonly connected emitters;
(B) a current mirror circuit for extracting the control current Icont in accordance with an input current; (c) a control transistor; and (d) an operational amplifier, one input terminal to which an input control signal is supplied; An operational amplifier having the other input terminal connected to the emitter of the control transistor and an output terminal connected to the base of the control transistor; and (e) connecting between the other input terminal of the operational amplifier and one terminal of the power supply. (F) a logarithmic conversion circuit, a resistor having one end connected to the other terminal of the power supply, and a collector and a base commonly connected to the collector of the control transistor. , A first transistor having an emitter connected to the other end of the resistor, and a base connected to the base of the first transistor. Supplying a power current, a variable gain amplifier which comprises a logarithmic converter circuit having a second transistor whose emitter is connected to the other terminal of the power supply. The invention according to claim 8 corresponds to the embodiment of FIG. 12, and the base-emitter voltage of the first transistor Q1a provided in the logarithmic conversion circuit according to the invention corresponding to FIGS. 9 and 10 of claim 6. The variation in the gain of the amplifier due to the variation in V BE is reduced. That is, in the configuration of the fifth aspect, the logarithmic conversion circuit has a low input impedance, and therefore cannot use an output voltage having a poor load characteristic as it is as the voltage of the input control signal Vcont. The variation in the voltage V BE of the first transistor in the logarithmic conversion circuit is directly related to the control current Ic.
There is a problem that the variation in ont is caused, and therefore, the absolute value of the gain varies. In order to solve this problem, the invention according to claim 8 includes a control transistor 66, an operational amplifier 67, and a control resistor R3, and increases the input impedance of one input terminal to which the input control signal Vcont of the operational amplifier is applied. Thus, the variation in the gain of the product sample is suppressed.
【0014】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、
(b)入力電流に対応して出力電流を供給するカレント
ミラー回路と、(c)対数変換回路であって、エミッタ
抵抗と、コレクタとベースとが共通に接続されてカレン
トミラー回路からの出力電流が与えられ、エミッタが前
記エミッタ抵抗の一端部に接続される第1トランジスタ
と、第1トランジスタのベースが接続されるベースを有
し、コレクタが増幅器の前記共通接続されたエミッタに
接続され、エミッタが前記エミッタ抵抗の他端部に接続
される第2トランジスタとを有する対数変換回路と、
(d)カレントミラー回路の前記入力電流を流す制御用
トランジスタと、(e)演算増幅器であって、入力制御
信号Vcontが与えられる一方の入力端子と、制御用
トランジスタのエミッタに接続される他方の入力端子
と、制御用トランジスタのベースに接続される出力端子
とを有する演算増幅器と、(f)演算増幅器の前記他方
入力端子と電源との間に接続される制御用抵抗R6とを
含むことを特徴とする利得可変増幅装置である。 請求項9の本発明は、図13の実施の形態に対応し、請
求項7の本発明の図11に対応する構成における入力形
式を変え、対数変換回路における第1トランジスタのベ
ースエミッタ間電圧VBEのばらつきによる増幅器の利得
のばらつきを小さくすることができる。According to the present invention, (a) a pair of transistors whose emitters are connected in common, an input signal to be amplified is applied between the bases of these transistors, and amplified from the collector of the transistor. An amplifier whose output signal is derived and has a gain corresponding to the control current Icont drawn from said commonly connected emitters;
(B) a current mirror circuit for supplying an output current corresponding to the input current; and (c) a logarithmic conversion circuit, wherein an emitter resistor, a collector and a base are commonly connected, and an output current from the current mirror circuit is provided. A first transistor having an emitter connected to one end of the emitter resistor, a base connected to the base of the first transistor, a collector connected to the commonly connected emitter of the amplifier, A logarithmic conversion circuit having a second transistor connected to the other end of the emitter resistor;
(D) a control transistor for flowing the input current of the current mirror circuit, and (e) an operational amplifier, one input terminal to which an input control signal Vcont is supplied, and the other connected to the emitter of the control transistor. (F) including an operational amplifier having an input terminal and an output terminal connected to the base of the control transistor, and (f) a control resistor R6 connected between the other input terminal of the operational amplifier and a power supply. This is a variable gain amplifying device. The ninth aspect of the present invention corresponds to the embodiment of FIG. 13 and changes the input format in the configuration of the seventh aspect of the present invention corresponding to FIG. Variation in gain of the amplifier due to variation in BE can be reduced.
【0015】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、
(b)電源の一端子に接続される一端部を有する制御用
抵抗R4と、(c)対数変換回路であって、電源の他端
子に一端部が接続されるエミッタ抵抗と、コレクタとベ
ースとが共通に接続されてカレントミラー回路からの出
力電流が与えられ、エミッタが前記エミッタ抵抗の他端
部に接続される第1トランジスタと、第1トランジスタ
のベースが接続されるベースを有し、コレクタが増幅器
の前記共通接続されたエミッタに接続され、エミッタが
前記エミッタ抵抗の他端部に接続される第2トランジス
タとを有する対数変換回路と、(d)制御用抵抗R4の
他端部に接続されるエミッタと、対数変換回路の第1ト
ランジスタのコレクタに接続されるコレクタとを有する
制御用トランジスタと、(e)演算増幅器であって、入
力制御信号が与えられる一方の入力端子と、制御用トラ
ンジスタのエミッタに接続される他方の入力端子と、制
御用トランジスタのベースに接続される出力端子とを有
する演算増幅器とを有することを特徴とする利得可変増
幅装置である。 請求項10は図14の実施の形態に対応し、上述の各発
明と同様に、入力制御信号Vcontの入力形式を変
え、対数変換回路に備えられている第1トランジスタQ
1のベースエミッタ間電圧VBEのばらつきによる増幅器
の利得のばらつきを小さくすることができる。According to the present invention, (a) a pair of transistors whose emitters are connected in common, an input signal to be amplified is supplied between the bases of these transistors, and the amplified signal is amplified from the collector of the transistor. An amplifier whose output signal is derived and has a gain corresponding to the control current Icont drawn from said commonly connected emitters;
(B) a control resistor R4 having one end connected to one terminal of the power supply; (c) a logarithmic conversion circuit, an emitter resistor having one end connected to the other terminal of the power supply; a collector and a base. Are connected in common to receive an output current from the current mirror circuit, and have a first transistor whose emitter is connected to the other end of the emitter resistor, a base to which the base of the first transistor is connected, and a collector Is connected to the commonly connected emitter of the amplifier, and a logarithmic conversion circuit having a second transistor having the emitter connected to the other end of the emitter resistor; and (d) connected to the other end of the control resistor R4. A control transistor having an emitter connected to the collector of the first transistor of the logarithmic conversion circuit; and (e) an operational amplifier provided with an input control signal. A variable gain amplifying device having an operational amplifier having one input terminal connected to the control transistor, another input terminal connected to the emitter of the control transistor, and an output terminal connected to the base of the control transistor. It is. Claim 10 corresponds to the embodiment of FIG. 14 and, like the above-mentioned inventions, changes the input format of the input control signal Vcont and provides the first transistor Q provided in the logarithmic conversion circuit.
The variation in the gain of the amplifier due to the variation in the base-emitter voltage V BE can be reduced.
【0016】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、 (b)入力電流に対応して前記制御電流Icontを取
り出すカレントミラー回路と、 (c)電源の一端子に接続されるコレクタを有する第1
制御用トランジスタと、 (d)第1演算増幅器であって、入力制御信号が与えら
れる一方の入力端子と、第1制御用トランジスタのエミ
ッタに接続される他方の入力端子と、第1制御用トラン
ジスタのベースに接続される出力端子とを有する第1演
算増幅器と、 (e)複数の利得切換え回路であって、各利得切換え回
路は、(e1)第1制御用トランジスタのエミッタに接
続される一端部を有する制御用抵抗と、(e2)制御用
抵抗の他端部に接続されるエミッタと、カレントミラー
回路に入力電流を与えるコレクタとを有する第2制御用
トランジスタと、(e3)基準電圧源と、(e4)基準
電圧源の電圧が与えられる一方の入力端子と、第2制御
用トランジスタのエミッタに接続される他方の入力端子
と、第2制御用トランジスタのベースに接続される出力
端子とを有する第2演算増幅器とを有し、(e5)各利
得切換え回路毎の基準電圧源の電圧は、相互に異なる利
得切換え回路とを含むことを特徴とする利得可変増幅装
置である。 請求項11は、図15〜図18の実施の形態に対応し、
各利得切換え回路A1〜Auによれば、カレントミラー
回路16に入力される電流値を、第1制御用トランジス
タに流れる入力制御信号Vcontに対応する電流値
が、複数段階に変化する電圧/電流(V/I)変換特性
を利用し、増幅器12の利得の可変幅を広くする。各利
得切換え回路は第2演算増幅器を使用するので、V/I
変換特性の電流値が正確に設定されることができ、増幅
器のゲインの精度は高い。According to the present invention, (a) a pair of transistors whose emitters are connected in common, an input signal to be amplified is applied between the bases of these transistors, and amplified from the collector of the transistor. An amplifier from which an output signal is derived and having a gain corresponding to a control current Icont extracted from the commonly connected emitter; (b) a current mirror circuit for extracting the control current Icont corresponding to an input current; and (c) a power supply. Having a collector connected to one terminal of the first
A control transistor, (d) a first operational amplifier, one input terminal to which an input control signal is supplied, another input terminal connected to an emitter of the first control transistor, and a first control transistor. A first operational amplifier having an output terminal connected to the base of (e), and (e) a plurality of gain switching circuits, each of the gain switching circuits being (e1) one end connected to the emitter of the first control transistor. (E2) a second control transistor having an emitter connected to the other end of the control resistor, and a collector for providing an input current to the current mirror circuit; and (e3) a reference voltage source. (E4) one input terminal to which the voltage of the reference voltage source is applied; the other input terminal connected to the emitter of the second control transistor; (E5) the voltage of the reference voltage source for each gain switching circuit includes a mutually different gain switching circuit. It is a variable amplification device. Claim 11 corresponds to the embodiment of FIGS. 15 to 18,
According to each of the gain switching circuits A1 to Au, the current value input to the current mirror circuit 16 is converted into a voltage / current (a current value corresponding to the input control signal Vcont flowing through the first control transistor) which changes in a plurality of stages. V / I) The variable width of the gain of the amplifier 12 is widened using the conversion characteristics. Since each gain switching circuit uses a second operational amplifier, V / I
The current value of the conversion characteristic can be set accurately, and the gain of the amplifier has high accuracy.
【0017】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、 (b)第1入力電流に対応して前記制御電流Icont
を取り出す第1カレントミラー回路と、 (c)第2入力電流に対応して第1カレントミラー回路
の第1入力電流を出力する第2カレントミラー回路と、 (d)第2カレントミラー回路に第2入力電流を流すコ
レクタを有する第1制御用トランジスタと、 (e)第1演算増幅器であって、入力制御信号が与えら
れる一方の入力端子と、第1制御用トランジスタのエミ
ッタに接続される他方の入力端子と、第1制御用トラン
ジスタのベースに接続される出力端子とを有する第1演
算増幅器と、 (f)複数の利得切換え回路であって、各利得切換え回
路は、(f1)第1制御用トランジスタのエミッタに接
続される一端部を有する制御用抵抗と、(f2)制御用
抵抗の他端部に接続されるエミッタと、第2カレントミ
ラー回路に入力電流を与えるコレクタとを有する第2制
御用トランジスタと、(f3)基準電圧源と、(f4)
基準電圧源の電圧が与えられる一方の入力端子と、第2
制御用トランジスタのエミッタに接続される他方の入力
端子と、第2制御用トランジスタのベースに接続される
出力端子とを有する第2演算増幅器とを有し、(f5)
各利得切換え回路毎の基準電圧源の電圧は、相互に異な
る利得切換え回路と、 (g)第1制御用トランジスタのエミッタからの電流を
分岐して流す利得動作用抵抗とを含むことを特徴とする
利得可変増幅装置である。 請求項12の本発明は、図19〜図21の実施の形態に
対応し、上述の請求項11における図15〜図18に示
される実施の形態に比べて、入力制御信号Vcontの
電圧を広く取ることができる。すなわち請求項11の発
明に対応する図16および図18の特性では、最小値の
基準電圧未満では、増幅器の制御電流Icontは零に
なってしまい、これによって増幅器の利得は零となる。
そこで請求項12の本発明では、利得動作用抵抗R7を
用い、第1および第2カレントミラー回路16,10
0、したがって制御電流Icontを、入力制御信号V
contが小さい値であっても取り出して入力制御を行
うことを可能にする。これによって増幅器の利得制御を
行うことができる入力制御信号Vcontの変化範囲を
広くすることができる。According to the present invention, (a) a pair of transistors whose emitters are connected in common, an input signal to be amplified is applied between the bases of these transistors, and the signal is amplified from the collector of the transistor. An amplifier from which an output signal is derived and which has a gain corresponding to the control current Icont drawn from the commonly connected emitter; and (b) the control current Icont corresponding to a first input current.
(C) a second current mirror circuit that outputs a first input current of the first current mirror circuit in response to a second input current; and (d) a second current mirror circuit that outputs a second current mirror circuit. (E) a first operational amplifier having a collector through which an input current flows; and (e) a first operational amplifier, one input terminal to which an input control signal is applied, and the other connected to an emitter of the first control transistor. (F) a plurality of gain switching circuits, wherein each of the gain switching circuits comprises (f1) a first operational amplifier. A control resistor having one end connected to the emitter of the control transistor, an emitter connected to the other end of the control resistor, and an input current to the second current mirror circuit. A second control transistor having a collector, (f3) a reference voltage source, and (f4)
One input terminal to which the voltage of the reference voltage source is applied;
(F5) a second operational amplifier having another input terminal connected to the emitter of the control transistor and an output terminal connected to the base of the second control transistor;
The voltage of the reference voltage source for each gain switching circuit includes a gain switching circuit different from each other, and (g) a gain operating resistor for branching and flowing a current from the emitter of the first control transistor. Variable gain amplifying device. The twelfth aspect of the present invention corresponds to the embodiment of FIGS. 19 to 21, and makes the voltage of the input control signal Vcont wider than that of the above-described embodiment shown in FIGS. Can be taken. In other words, according to the characteristics of FIGS. 16 and 18 corresponding to the eleventh aspect of the invention, when the reference voltage is less than the minimum reference voltage, the control current Icont of the amplifier becomes zero, whereby the gain of the amplifier becomes zero.
Therefore, in the twelfth aspect of the present invention, the first and second current mirror circuits 16, 10 are used by using the gain operation resistor R7.
0, and thus the control current Icont,
Even if cont is a small value, it is possible to take out and perform input control. Thus, the change range of the input control signal Vcont in which the gain of the amplifier can be controlled can be widened.
【0018】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、 (b)入力電流に対応して前記制御電流Icontを取
り出すカレントミラー回路と、 (c)カレントミラー回路に入力電流を流すコレクタを
有する第1制御用トランジスタと、 (d)演算増幅器であって、入力制御信号が与えられる
一方の入力端子と、第1制御用トランジスタのエミッタ
に接続される他方の入力端子と、第1制御用トランジス
タのベースに接続される出力端子とを有する第1演算増
幅器と、 (e)複数の利得切換え回路であって、各利得切換え回
路は、(e1)第1制御用トランジスタのエミッタに接
続される一端部を有する制御用抵抗と、(e2)制御用
抵抗の他端部に接続されるエミッタと、カレントミラー
回路に入力電流を与えるコレクタとを有する第2制御用
トランジスタと、(e3)基準電圧源と、(e4)基準
電圧源の電圧が与えられる一方の入力端子と、第2制御
用トランジスタのエミッタに接続される他方の入力端子
と、第2制御用トランジスタのベースに接続される出力
端子とを有する第2演算増幅器とを有し、(e5)各利
得切換え回路毎の基準電圧源の電圧は、相互に異なる利
得切換え回路と、 (f)第1制御用トランジスタのエミッタに電流を分岐
して流す利得動作用抵抗とを含むことを特徴とする利得
可変増幅装置である。 請求項13の本発明は、図22および図23の実施の形
態に対応し、請求項12の図19〜図21の実施の形態
に対応する構成における入力制御信号Vcontの論理
を逆にした構成を有し、入力制御信号Vcontの電圧
を大きくするに従って増幅器の利得が小さくなるように
変化する。According to the present invention, (a) a pair of transistors whose emitters are connected in common, an input signal to be amplified is applied between the bases of these transistors, and the amplified signal is amplified from the collector of the transistor. An amplifier having an output signal derived and having a gain corresponding to the control current Icont extracted from the commonly connected emitter; (b) a current mirror circuit extracting the control current Icont corresponding to the input current; and (c) a current mirror circuit. A first control transistor having a collector for flowing an input current to the mirror circuit; and (d) an operational amplifier, one input terminal to which an input control signal is supplied, and the other connected to an emitter of the first control transistor. A first operational amplifier having an input terminal and an output terminal connected to the base of the first control transistor; (E) a plurality of gain switching circuits, each gain switching circuit comprising: (e1) a control resistor having one end connected to the emitter of the first control transistor; and (e2) the other end of the control resistor. A second control transistor having an emitter connected to the section, a collector for supplying an input current to the current mirror circuit, (e3) a reference voltage source, and (e4) one input terminal to which a voltage of the reference voltage source is supplied. And a second operational amplifier having another input terminal connected to the emitter of the second control transistor and an output terminal connected to the base of the second control transistor, and (e5) each gain switching A gain characterized in that the voltage of the reference voltage source for each circuit includes: a gain switching circuit different from each other; and (f) a gain operating resistor that branches and supplies a current to the emitter of the first control transistor. It is a variable amplification device. The present invention of claim 13 corresponds to the embodiment of FIGS. 22 and 23, and has a configuration in which the logic of the input control signal Vcont in the configuration corresponding to the embodiment of FIGS. And changes so that the gain of the amplifier decreases as the voltage of the input control signal Vcont increases.
【0019】また本発明は、(a)エミッタが共通に接
続された一対のトランジスタを有し、これらのトランジ
スタのベース間に、増幅されるべき入力信号が与えら
れ、トランジスタのコレクタから増幅された出力信号が
導出され、前記共通接続されたエミッタから取り出す制
御電流Icontに対応する利得を有する増幅器と、 (b)第1入力電流に対応して前記制御電流Icont
を取り出す第1カレントミラー回路と、 (c)第2入力電流に対応して第1カレントミラー回路
の第1入力電流を出力する第2カレントミラー回路と、 (d)第1制御用トランジスタと、 (e)第1演算増幅器であって、入力制御信号が与えら
れる一方の入力端子と、第1制御用トランジスタのエミ
ッタに接続される他方の入力端子と、第1制御用トラン
ジスタのベースに接続される出力端子とを有する第1演
算増幅器と、 (f)複数の利得切換え回路であって、各利得切換え回
路は、(f1)第1制御用トランジスタのエミッタに接
続される一端部を有する制御用抵抗と、(f2)制御用
抵抗の他端部に接続されるエミッタと、カレントミラー
回路に入力電流を与えるコレクタとを有する第2制御用
トランジスタと、(f3)基準電圧源と、(f4)基準
電圧源の電圧が与えられる一方の入力端子と、第2制御
用トランジスタのエミッタに接続される他方の入力端子
と、第2制御用トランジスタのベースに接続される出力
端子とを有する第2演算増幅器とを有し、(f5)各利
得切換え回路毎の基準電圧源の電圧は、相互に異なる利
得切換え回路とを含むことを特徴とする利得可変増幅装
置である。 請求項14の本発明は、図24および図25の実施の形
態に対応し、第1制御用トランジスタ123のコレクタ
・エミッタ間の飽和電圧、たとえば0.2V以上の値を
有する入力制御信号Vcontで増幅器12の利得を制
御することができる。これに対して前述の請求項13に
対応する図22および図23の実施の形態では、第1制
御用トランジスタ107のコレクタ・エミッタ間の飽和
電圧たとえば0.2Vと、その第1制御用トランジスタ
107の電流が入力されるカレントミラー回路16のト
ランジスタ32のベース・エミッタ間電圧VBE、たとえ
ば0.7Vとの和(=0.2+0.7V)以上の値を有
する入力制御信号Vcontの電圧値以上で増幅器の利
得を変化することができる。これに比べて請求項14の
本発明では、請求項13の発明における入力制御信号V
contの電圧よりも、図25の左方に、もっと低い値
まで、利得を変化させることができる。したがって利得
を変化させるための入力制御信号Vcontの電圧の範
囲を広くすることができる。According to the present invention, (a) a pair of transistors whose emitters are connected in common, an input signal to be amplified is given between the bases of these transistors, and the amplified signal is amplified from the collector of the transistor. An amplifier from which an output signal is derived and which has a gain corresponding to the control current Icont drawn from the commonly connected emitter; and (b) the control current Icont corresponding to a first input current.
(C) a second current mirror circuit that outputs a first input current of the first current mirror circuit in response to a second input current; (d) a first control transistor; (E) a first operational amplifier, one input terminal to which an input control signal is applied, the other input terminal connected to the emitter of the first control transistor, and the base connected to the first control transistor. (F) a plurality of gain switching circuits, wherein each gain switching circuit has one end connected to the emitter of the (f1) first control transistor. A second control transistor having a resistor, (f2) an emitter connected to the other end of the control resistor, and a collector for providing an input current to the current mirror circuit; and (f3) a reference voltage source. (F4) one input terminal supplied with the voltage of the reference voltage source, the other input terminal connected to the emitter of the second control transistor, and the output terminal connected to the base of the second control transistor. And (f5) a voltage of the reference voltage source for each gain switching circuit includes a gain switching circuit different from each other. The invention according to claim 14 corresponds to the embodiment of FIGS. 24 and 25, in which a saturation voltage between the collector and the emitter of the first control transistor 123, for example, an input control signal Vcont having a value of 0.2 V or more is used. The gain of the amplifier 12 can be controlled. 22 and 23 corresponding to claim 13 described above, the saturation voltage between the collector and the emitter of the first control transistor 107, for example, 0.2 V, and the first control transistor 107 Of the input control signal Vcont having a value of not less than the sum (= 0.2 + 0.7 V) of the base-emitter voltage V BE of the transistor 32 of the current mirror circuit 16 to which the current of Can change the gain of the amplifier. On the other hand, according to the fourteenth aspect of the present invention, the input control signal V
The gain can be changed to a lower value to the left of FIG. 25 than the voltage of cont. Therefore, the range of the voltage of input control signal Vcont for changing the gain can be widened.
【0020】[0020]
【発明の実施の形態】図1は、本発明の実施の一形態の
構成を示す電気回路図である。この利得可変増幅装置
は、基本的には、増幅器12と、関数発生器である対数
変換回路13と、第1のカレントミラー回路14と、第
1の定電流源15と、第2のカレントミラー回路16
と、第2の定電流源17とを含む。増幅器12は、エミ
ッタが接続端18およびライン19に接続された一対の
トランジスタQ01,Q02を有し、これらのトランジ
スタQ01,Q02のベース間に、増幅されるべき入力
信号Vinが与えられる。トランジスタQ01,Q02
のコレクタには抵抗R01,R02が接続され、直流電
源の一方の端子Vccであるライン20に接続される。
この直流電源の他方の端子23は、ライン21で示され
る。トランジスタQ01,Q02のコレクタ間には、増
幅された出力信号Voutが導出される。トランジスタ
Q01,Q02は同一特性を有し、差動増幅器を構成
し、抵抗R01,R02は同一抵抗値を有する。この増
幅器12の利得Gは、ライン19を経て取り出される制
御電流Icontに対応する。FIG. 1 is an electric circuit diagram showing a configuration of an embodiment of the present invention. This variable gain amplifier basically includes an amplifier 12, a logarithmic conversion circuit 13, which is a function generator, a first current mirror circuit 14, a first constant current source 15, and a second current mirror circuit. Circuit 16
And a second constant current source 17. The amplifier 12 has a pair of transistors Q01 and Q02 whose emitters are connected to the connection terminal 18 and the line 19, and an input signal Vin to be amplified is given between the bases of the transistors Q01 and Q02. Transistors Q01, Q02
Are connected to a line R which is one terminal Vcc of the DC power supply.
The other terminal 23 of this DC power supply is indicated by line 21. An amplified output signal Vout is derived between the collectors of the transistors Q01 and Q02. The transistors Q01 and Q02 have the same characteristics and constitute a differential amplifier, and the resistors R01 and R02 have the same resistance value. The gain G of this amplifier 12 corresponds to the control current Icont drawn via line 19.
【0021】[0021]
【数1】 (Equation 1)
【0022】ここでreは、トランジスタQ01,Q0
2のエミッタ抵抗を示し、kはボルツマン定数、Tは温
度、qは電荷を示す。Here, re is the transistors Q01, Q0
2 indicates the emitter resistance, k indicates Boltzmann's constant, T indicates temperature, and q indicates electric charge.
【0023】式1の増幅器12の利得Gは、制御電流I
contに正比例することが判る。The gain G of the amplifier 12 in Equation 1 is equal to the control current I
It turns out that it is directly proportional to cont.
【0024】対数変換回路13は、入力制御信号Vco
ntが与えられる入力端子22,23を有する。第1抵
抗R1の一端部は入力端子22に接続され、第2抵抗R
2の一端部は入力端子23に接続される。第1トランジ
スタQ1のコレクタとベースとは共通に、第1抵抗R1
の他端部に接続され、そのエミッタは第2抵抗R2の他
端部に接続される。第2トランジスタQ2は、第1トラ
ンジスタQ1のベースが接続されるベースを有し、その
コレクタは接続点24に接続され、エミッタは第2抵抗
R2の前記一端部、したがって入力端子23に接続され
る。The logarithmic conversion circuit 13 receives the input control signal Vco
It has input terminals 22 and 23 to which nt is given. One end of the first resistor R1 is connected to the input terminal 22 and the second resistor R1
One end of 2 is connected to the input terminal 23. The collector and the base of the first transistor Q1 are commonly used as the first resistor R1.
And the emitter is connected to the other end of the second resistor R2. The second transistor Q2 has a base to which the base of the first transistor Q1 is connected, a collector connected to the connection point 24, and an emitter connected to the one end of the second resistor R2, and thus to the input terminal 23. .
【0025】対数変換回路13におけるカレントミラー
比γ、The current mirror ratio γ in the logarithmic conversion circuit 13,
【0026】[0026]
【数2】 (Equation 2)
【0027】を次のようにして求める。Iinは入力端
子22の入力電流であり、Ioutは第2トランジスタ
Q2のコレクタに流れる出力電流Ioutである。トラ
ンジスタQ1,Q2の電位に関して、式4が成立する。
Lnは、自然対数である。Is determined as follows. Iin is the input current of the input terminal 22, and Iout is the output current Iout flowing through the collector of the second transistor Q2. Equation 4 holds for the potentials of the transistors Q1 and Q2.
Ln is a natural logarithm.
【0028】[0028]
【数3】 (Equation 3)
【0029】ここでIsはトランジスタQ1,Q2の単
位エミッタ面積に流れる電流を示し、n,mは、その電
流Isの係数である。電流Iinに関して式5が成立す
る。Here, Is indicates a current flowing in the unit emitter area of the transistors Q1 and Q2, and n and m are coefficients of the current Is. Equation 5 holds for the current Iin.
【0030】[0030]
【数4】 (Equation 4)
【0031】トランジスタQ1のベース・エミッタ間電
圧VBEは、上述の式4中に示されるように、VT・Ln
Iin/n・Isであり、実際には約0.7Vである。
式5を式4に代入してまとめると、式6が成立する。The base-emitter voltage V BE of the transistor Q 1 is VT · Ln
Iin / n · Is, which is actually about 0.7V.
Equation 6 is established by substituting Equation 5 into Equation 4.
【0032】[0032]
【数5】 (Equation 5)
【0033】α,βは定数である。したがって対数変換
回路13において、入力制御信号Vcontの電圧レベ
ルVcontの増大に応じて予め定める対数関数の特性
に従って出力電流Ioutが増大することが理解され
る。参照符Vcontは、入力制御信号およびその電圧
を表すために用いられる。Α and β are constants. Therefore, it is understood that the output current Iout in the logarithmic conversion circuit 13 increases in accordance with the characteristic of a predetermined logarithmic function as the voltage level Vcont of the input control signal Vcont increases. The reference sign Vcont is used to represent the input control signal and its voltage.
【0034】第1および第2定電流源15,17は、ベ
ースが共通接続されたトランジスタ25,26によって
実現され、それらのベースは、トランジスタ27のベー
スに接続される。トランジス27のベースとコレクタと
に共通に接続され、定電流源28にトランジスタ27の
ベースが接続される。トランジスタ25のコレクタから
は第1の定電流I1が供給され、トランジスタ26のコ
レクタからは、第2の定電流I2が供給される。The first and second constant current sources 15 and 17 are realized by transistors 25 and 26 whose bases are commonly connected, and their bases are connected to the base of a transistor 27. The base and the collector of the transistor 27 are commonly connected, and the base of the transistor 27 is connected to the constant current source 28. A first constant current I1 is supplied from the collector of the transistor 25, and a second constant current I2 is supplied from the collector of the transistor 26.
【0035】第1カレントミラー回路14は、2つのト
ランジスタ27,28を有する。トランジスタ27のベ
ースはコレクタに接続され、このコレクタはライン29
を介して接続点24に接続される。トランジスタ27の
ベースは、トランジスタ28のベースに接続される。ト
ランジスタ28のコレクタは接続点31に接続され、こ
の接続点31にトランジスタ26からの第2定電流I2
が供給される。トランジスタ27,28は同一の特性を
有し、したがってライン29に流れる電流I3は、トラ
ンジスタ28のコレクタに流れる電流I4に等しくても
よいけれども、異なっていてもよい。The first current mirror circuit 14 has two transistors 27 and 28. The base of transistor 27 is connected to a collector, which is connected to line 29
To the connection point 24 via The base of transistor 27 is connected to the base of transistor 28. The collector of the transistor 28 is connected to a connection point 31, and the second constant current I 2 from the transistor 26 is connected to the connection point 31.
Is supplied. Transistors 27 and 28 have the same characteristics, so that current I3 flowing in line 29 may be equal to current I4 flowing in the collector of transistor 28, but may be different.
【0036】 第2カレントミラー回路16もまた、ベースとコレクタ
とが共通接続されたトランジスタ32と、もう1つのト
ランジスタ33とを有し、トランジスタ32のコレクタ
はライン34を介して接続点31に接続される。トラン
ジスタ33のコレクタは、ライン19に接続され、制御
電流Icontが取り出される。ライン34に流れる電
流I5は、制御電流Icontに等しくてもよいけれど
も、異なっていてもよい。[0036] The second current mirror circuit 16 also has a transistor 32 whose base and collector are commonly connected, and another transistor 33, and the collector of the transistor 32 is connected to a connection point 31 via a line 34. The collector of the transistor 33 is connected to the line 19, and the control current Icont is taken out. The current I5 flowing in the line 34 may be equal to the control current Icont, but may be different.
【0037】たとえばI3=I4、I5=Icontと
なるように構成するとき、式7および式8から、式9が
成立するる Icont = I2−I1+Iout …(9) 対数変換回路13に与えられる入力制御信号Vcont
によって、その出力電流Ioutが、第1定電流I1に
等しくなったとき、I3=I4=0であり、電流I5、
したがって制御電流Icontは第2電流I2に等しい
最大値となる。For example, when the configuration is such that I3 = I4 and I5 = Icont, from Expressions 7 and 8, Expression 9 is satisfied. Icont = I2-I1 + Iout (9) Input control given to logarithmic conversion circuit 13 Signal Vcont
Accordingly, when the output current Iout becomes equal to the first constant current I1, I3 = I4 = 0, and the current I5,
Therefore, the control current Icont has a maximum value equal to the second current I2.
【0038】図2は、入力制御信号Vcontの電圧と
制御電流Icontとの関係を示すグラフである。ライ
ン35の特性に従って、制御電流Icontが変化し、
これに応じて増幅器12の利得Gが変化する。入力制御
信号Vcontの増大に伴い、電流I3,I4がライン
36で示されるように、減少する。トランジスタ26に
よる第2定電流I2は、そのトランジスタ26にエミッ
タ抵抗を接続し、またはそのエミッタ面積を変化するこ
とによって、変化させることができ、このことはトラン
ジスタ25に関しても同様である。FIG. 2 is a graph showing the relationship between the voltage of the input control signal Vcont and the control current Icont. The control current Icont changes according to the characteristics of the line 35,
Accordingly, the gain G of the amplifier 12 changes. As the input control signal Vcont increases, the currents I3 and I4 decrease, as shown by line 36. The second constant current I2 by the transistor 26 can be changed by connecting an emitter resistor to the transistor 26 or changing its emitter area, which is the same for the transistor 25.
【0039】図1および図2に示される本発明の実施の
一形態では、増幅器12の最大利得を、定電流源17を
構成するトランジスタ26の第2定電流I2によって固
定し、これによって製品サンプル毎に最大利得がばらつ
くことを防ぎ、その制御電流Icontの最大値に制限
をかけることによって、利得の最大値を高精度で設定す
ることが可能になり、ライン20,21間の直流電源電
圧に依存して増幅器12の利得が変動することを防ぐこ
とができる。したがって対数変換回路13を用いて入力
制御信号Vcontの変化範囲がわずかであって、利得
Gを広く変化させる構成において、直流電源電圧のばら
つきによって利得Gが大きくばらつくことを防ぐことが
できる。In the embodiment of the present invention shown in FIGS. 1 and 2, the maximum gain of the amplifier 12 is fixed by the second constant current I2 of the transistor 26 constituting the constant current source 17, whereby the product sample is obtained. By preventing the maximum gain from varying every time and by limiting the maximum value of the control current Icont, the maximum value of the gain can be set with high accuracy, and the DC power supply voltage between the lines 20 and 21 can be reduced. Thus, it is possible to prevent the gain of the amplifier 12 from varying. Therefore, in a configuration in which the change range of the input control signal Vcont is small using the logarithmic conversion circuit 13 and the gain G is changed widely, it is possible to prevent the gain G from greatly varying due to the variation of the DC power supply voltage.
【0040】前述の図27に示される先行技術では、入
力制御信号Vcontによって、制御電流Icont
は、ライン38で示されるように変化するけれども、本
発明では、その制御電流Icont、したがって増幅器
12の利得の最大値を希望する値に固定することができ
る。In the prior art shown in FIG. 27, the control current Icont is controlled by the input control signal Vcont.
Varies as shown by line 38, but the present invention allows the control current Icont, and thus the maximum value of the gain of amplifier 12, to be fixed at a desired value.
【0041】図3は、本発明の実施の他の形態のもっと
具体的な電気回路図である。図1および図2の実施の形
態に対応する部分には同一の参照符を付す。増幅される
入力信号Vinはコンデンサ39を介してトランジスタ
Q01のベースに与えられる。トランジスタQ02のベ
ースにはバイアス電源B1が接続される。トランジスタ
Q02のコレクタには、抵抗R03を介してもう1つの
バイアス電源B2が接続される。トランジスタQ02の
コレクタが出力信号Voutとして導出される。さらに
これらのトランジスタQ01,Q02に関連してトラン
ジスタ40〜42が接続される。図1に示される実施の
形態にさらに、図3の実施の形態では、抵抗43〜55
が接続され、またトランジスタ56,57が設けられ
る。FIG. 3 is a more specific electric circuit diagram of another embodiment of the present invention. 1 and 2 are denoted by the same reference numerals. The input signal Vin to be amplified is applied to the base of the transistor Q01 via the capacitor 39. The bias power supply B1 is connected to the base of the transistor Q02. Another bias power supply B2 is connected to the collector of the transistor Q02 via a resistor R03. The collector of the transistor Q02 is derived as the output signal Vout. Further, transistors 40 to 42 are connected in connection with transistors Q01 and Q02. In addition to the embodiment shown in FIG. 1, in the embodiment shown in FIG.
Are connected, and transistors 56 and 57 are provided.
【0042】図4は、本発明の実施のさらに他の形態の
電気回路図である。この実施の形態は、前述の図1およ
び図2に示される実施の形態に類似し、対応する部分に
は同一の参照符を付す。注目すべきはこの実施の形態で
は、第3の定電流源59が設けられる。この第3定電流
源59は、制御電流Icontの最小値に対応する第3
の定電流I6を、制御電流Icontの一部として取り
出す。FIG. 4 is an electric circuit diagram of still another embodiment of the present invention. This embodiment is similar to the embodiment shown in FIGS. 1 and 2 described above, and corresponding parts are denoted by the same reference numerals. It should be noted that a third constant current source 59 is provided in this embodiment. The third constant current source 59 has a third constant current source 59 corresponding to the minimum value of the control current Icont.
Is taken out as a part of the control current Icont.
【0043】増幅器12の制御電流Icontが、第3
定電流源59の第3の定電流I6によって設定されるこ
とを確実にするために、第1カレントミラー回路14の
ミラー比は、その第1カレントミラー回路14の入力電
流I3の最大時に、トランジスタ28に流れる出力電流
I4が、第2定電流I2以上(I4≧I2)となるよう
に定められる。したがって入力制御信号Vcontの入
力によって、第2定電流源17のトランジスタ26から
流れる第2定電流I2の全てを第1カレントミラー回路
14のトランジスタ28に、電流I4として流し、これ
によってI5を零とし、すなわち第2カレントミラー回
路16のトランジスタ33に流れる電流I7を零とする
ことができる。これによって増幅回路12の制御電流I
contは、第3定電流源59の第3定電流I6によっ
て固定されることができる。When the control current Icont of the amplifier 12 is
In order to ensure that the current ratio is set by the third constant current I6 of the constant current source 59, the mirror ratio of the first current mirror circuit 14 is set such that when the input current I3 of the first current mirror circuit 14 is at a maximum, the transistor The output current I4 flowing through the second constant current 28 is determined to be equal to or more than the second constant current I2 (I4 ≧ I2). Therefore, by the input of the input control signal Vcont, all of the second constant current I2 flowing from the transistor 26 of the second constant current source 17 flows as the current I4 to the transistor 28 of the first current mirror circuit 14, thereby setting I5 to zero. That is, the current I7 flowing through the transistor 33 of the second current mirror circuit 16 can be made zero. As a result, the control current I of the amplifier circuit 12
cont can be fixed by the third constant current I6 of the third constant current source 59.
【0044】本発明の他の実施の形態では、第1カレン
トミラー回路14のミラー比は、その第1カレントミラ
ー回路14の入力電流I3の最大時に流れる出力電流I
4が、第2定電流I2未満(I4<I2)となるように
定め、これによって制御電流Icontを、第3定電流
I6と、零でない電流I7とによって設定することも、
入力制御信号Vcontの最小時において可能となる。In another embodiment of the present invention, the mirror ratio of the first current mirror circuit 14 is determined by the output current I 3 flowing when the input current I 3 of the first current mirror circuit 14 is at the maximum.
4 is set to be less than the second constant current I2 (I4 <I2), whereby the control current Icont is set by the third constant current I6 and the non-zero current I7.
This is possible when the input control signal Vcont is minimum.
【0045】こうして図4の実施の形態では、その特性
が図5に示されるように、制御電流Icontがライン
60で示されるように最大値I2および最小値I6で設
定され、これに応じて増幅器12の利得の最大値と最小
値が固定される。In the embodiment of FIG. 4, the control current Icont is set at the maximum value I2 and the minimum value I6 as shown by the line 60, as shown in FIG. The maximum and minimum values of the 12 gains are fixed.
【0046】図6は、本発明の実施の他の形態の電気回
路図である。この実施の形態は、前述の実施の各形態に
それぞれ類似し、対応する部分には同一の参照符を付
す。制御電流Icontに対応した利得を有する増幅器
12には、ライン61を介して関数発生器である対数変
換回路13のトランジスタQ2に接続される。定電流源
59は、制御電流Icontの最小値の対応する定電流
I6を、制御電流Icontの一部として取り出す。FIG. 6 is an electric circuit diagram of another embodiment of the present invention. This embodiment is similar to each of the above-described embodiments, and corresponding parts are denoted by the same reference numerals. The amplifier 12 having a gain corresponding to the control current Icont is connected via a line 61 to a transistor Q2 of a logarithmic conversion circuit 13 which is a function generator. The constant current source 59 extracts a constant current I6 corresponding to the minimum value of the control current Icont as a part of the control current Icont.
【0047】図7は、本発明の実施の他の形態の電気回
路図である。増幅器12においてトランジスタQ02の
コレクタから、出力信号Voutが導出される。ライン
19には、対数変換回路13が接続される。FIG. 7 is an electric circuit diagram of another embodiment of the present invention. In the amplifier 12, an output signal Vout is derived from the collector of the transistor Q02. The logarithmic conversion circuit 13 is connected to the line 19.
【0048】図8は、図7に示される本発明の実施の一
形態の特性を示すグラフである。入力制御信号Vcon
tの電圧を増大するにつれて、増幅器12の利得は、ラ
イン62で示されるように対数関数で増大する。ライン
63は、前述の図27に関連して述べた先行技術におけ
る特性を示し、入力制御信号Vcontのレベルに比例
した利得が得られるだけであるのに対し、図7の実施の
形態では、その利得の可変幅ΔGを大きくすることがで
きる。FIG. 8 is a graph showing characteristics of the embodiment of the present invention shown in FIG. Input control signal Vcon
As the voltage at t is increased, the gain of amplifier 12 increases in a logarithmic function as shown by line 62. The line 63 shows the characteristic in the prior art described in connection with FIG. 27 described above, and only the gain proportional to the level of the input control signal Vcont is obtained, while the embodiment of FIG. The variable width ΔG of the gain can be increased.
【0049】図9は、本発明の実施の他の形態の電気回
路図である。この実施の形態は、入力制御信号Vcon
tの論理を、前述の図7および図8に示される実施の形
態とは逆にした構成を有する。前述の実施の形態に対応
する部分には同一の参照符を付す。増幅器12には、カ
レントミラー回路16を介して対数変換回路13aが接
続される。図9において対数変換回路13aの各構成要
素には、前述の実施の各形態に対応する部分に同一の数
字に添え字aを付して示す。FIG. 9 is an electric circuit diagram of another embodiment of the present invention. In this embodiment, the input control signal Vcon
The logic of t is reversed from the embodiment shown in FIGS. 7 and 8 described above. Portions corresponding to the above-described embodiment are denoted by the same reference numerals. The logarithmic conversion circuit 13a is connected to the amplifier 12 via the current mirror circuit 16. In FIG. 9, each component of the logarithmic conversion circuit 13 a is denoted by the same numeral with a suffix a added to a portion corresponding to each of the above-described embodiments.
【0050】図10は、図9に示される実施の形態の動
作を示すグラフである。ライン64で示されるように、
入力制御信号Vcontの電圧の増大に伴い、増幅器1
2の利得は対数関数で減少する。参照符65は、前述の
図27に関連して述べた先行技術と同様に、入力制御信
号Vcontのレベルに応じて利得が直線状に変化する
特性を示している。本発明の実施の形態によれば、利得
の可変幅ΔGを、ライン65の特性に比べて大きくする
ことができることが、理解される。FIG. 10 is a graph showing the operation of the embodiment shown in FIG. As shown by line 64,
As the voltage of the input control signal Vcont increases, the amplifier 1
The gain of 2 decreases with a logarithmic function. Reference numeral 65 indicates a characteristic in which the gain changes linearly in accordance with the level of the input control signal Vcont, as in the prior art described with reference to FIG. 27 described above. It is understood that, according to the embodiment of the present invention, the variable width ΔG of the gain can be made larger than the characteristic of the line 65.
【0051】図11は、本発明の実施の他の形態の電気
回路図である。この実施の形態は、図9および図10に
示される実施の形態に類似し、対応する部分には同一の
参照符を付し、またカレントミラー回路16aは、前述
のカレントミラー回路16と対応する部分に同一の数字
に添え字aを付して示す。増幅器12の制御電流Ico
ntは、カレントミラー回路16aに与えられる入力制
御信号Vcontに応じて、対数変換回路13のライン
34に電流が流れて制御される。FIG. 11 is an electric circuit diagram of another embodiment of the present invention. This embodiment is similar to the embodiment shown in FIGS. 9 and 10, and the corresponding parts are denoted by the same reference numerals, and current mirror circuit 16a corresponds to current mirror circuit 16 described above. The parts are indicated by the same numerals with the suffix a. Control current Ico of amplifier 12
The current nt is controlled by flowing a current through the line 34 of the logarithmic conversion circuit 13 according to the input control signal Vcont applied to the current mirror circuit 16a.
【0052】図12は、本発明の実施の他の形態の電気
回路図である。この実施の形態は、図9および図10に
関連して前述した実施の形態に類似し、対応する部分に
は同一の参照符を付す。注目すべきはこの実施の形態で
は、入力制御信号Vcontの入力形式を前述の図9の
構成から変え、対数変換回路13aのトランジスタQ1
aにおけるベース・エミッタ間電圧VBEのばらつきによ
る増幅器12の利得のばらつきを小さくすることができ
る。このために、図12の実施の形態では、増幅器12
とカレントミラー回路16と対数変換回路13aとのほ
かに、さらに、制御用トランジスタ66と、演算増幅器
67と、制御用抵抗R3とを有する。演算増幅器67
は、入力制御信号Vcontが与えられる一方の入力端
子68と、制御用トランジスタ66のエミッタに接続さ
れる他方の入力端子69と、制御用トランジスタ66の
ベースに接続される出力端子70とを有する。接続端子
23と演算増幅器67の入力端子68の接続端子71と
の間に入力制御信号Vcontが与えられる。制御用ト
ランジスタ66のエミッタ、演算増幅器67の入力端子
69および制御用抵抗R3の接続点72と接続端子23
との間の電圧V1は、入力端子68に与えられる入力制
御信号Vcontに等しい(V1=Vcont)。対数
変換回路13aから制御用トランジスタ66のコレクタ
に流れる電流をI9とし、制御用抵抗R3に流れる電流
をI8とすると、式10が成立する。FIG. 12 is an electric circuit diagram of another embodiment of the present invention. This embodiment is similar to the embodiment described above with reference to FIGS. 9 and 10, and corresponding parts are denoted by the same reference numerals. It should be noted that, in this embodiment, the input format of the input control signal Vcont is changed from the configuration of FIG.
The variation in the gain of the amplifier 12 due to the variation in the base-emitter voltage V BE at a can be reduced. For this reason, in the embodiment of FIG.
In addition to the current mirror circuit 16 and the logarithmic conversion circuit 13a, it further has a control transistor 66, an operational amplifier 67, and a control resistor R3. Operational amplifier 67
Has one input terminal 68 to which an input control signal Vcont is supplied, another input terminal 69 connected to the emitter of the control transistor 66, and an output terminal 70 connected to the base of the control transistor 66. An input control signal Vcont is provided between the connection terminal 23 and the connection terminal 71 of the input terminal 68 of the operational amplifier 67. The connection terminal 72 and the connection terminal 23 of the emitter of the control transistor 66, the input terminal 69 of the operational amplifier 67, and the control resistor R3
Is equal to the input control signal Vcont applied to the input terminal 68 (V1 = Vcont). Assuming that the current flowing from the logarithmic conversion circuit 13a to the collector of the control transistor 66 is I9 and the current flowing to the control resistor R3 is I8, Expression 10 is established.
【0053】 I9=I8=Vcont/R3 …(10) したがって対数変換回路13aの電流I9は、入力制御
信号Vcontの電圧と制御用抵抗R3の抵抗値とに依
存し、これに応じて対数変換回路13aのトランジスタ
Q2aのコレクタに流れる電流I10が定まり、カレン
トミラー回路16によって、制御電流Icontが決ま
る。こうして前述の図9および図10に示される実施の
形態では、対数変換回路13aの入力インピーダンスは
低く、したがって負荷特性の悪い出力電圧をそのまま入
力制御信号Vcontとして用いることはできないけれ
ども、図12の実施の形態では、入力インピーダンスを
演算増幅器67の働きによって高くし、トランジスタQ
1aおよび制御用トランジスタ66のベース・エミッタ
間電圧VBEに依存することなく、増幅器12の利得を設
定することができる。I9 = I8 = Vcont / R3 (10) Accordingly, the current I9 of the logarithmic conversion circuit 13a depends on the voltage of the input control signal Vcont and the resistance value of the control resistor R3, and accordingly, the logarithmic conversion circuit The current I10 flowing through the collector of the transistor Q2a 13a is determined, and the control current Icont is determined by the current mirror circuit 16. Thus, in the embodiment shown in FIGS. 9 and 10 described above, the input impedance of the logarithmic conversion circuit 13a is low, so that an output voltage having poor load characteristics cannot be used as the input control signal Vcont as it is, but the embodiment shown in FIG. In the embodiment, the input impedance is increased by the operation of the operational amplifier 67, and the transistor Q
The gain of the amplifier 12 can be set without depending on 1a and the base-emitter voltage V BE of the control transistor 66.
【0054】図13は、本発明の実施の他の形態の電気
回路図である。この図13の実施の形態は、前述の図1
2の実施の形態におけるカレントミラー回路16と対数
変換回路13aの順序を変えて、カレントミラー回路1
6aの出力を対数変換回路13に与える構成とする。FIG. 13 is an electric circuit diagram of another embodiment of the present invention. The embodiment of FIG. 13 is the same as that of FIG.
By changing the order of the current mirror circuit 16 and the logarithmic conversion circuit 13a in the second embodiment, the current mirror circuit 1
The output of 6a is provided to the logarithmic conversion circuit 13.
【0055】図14は、本発明の実施の他の形態の電気
回路図である。この実施の形態は、前述の図7および図
8に示される実施の形態に類似し、対応する部分には同
一の参照符を付す。この実施の形態では、対数変換回路
13のトランジスタQ1のベース・エミッタ間電圧VBE
のばらつきによる増幅回路12の利得のばらつきを小さ
くするために、その入力制御信号Vcontの入力形式
を変えてある。直流電源の一端子Vccには、制御用抵
抗R4の一端部が接続される。制御用トランジスタ74
のエミッタは、制御用抵抗R4の他端部に、接続点75
において接続される。制御用トランジスタ74のコレク
タは、対数変換回路13のトランジスタQ1のコレクタ
およびベースに接続される。演算増幅器76の一方の入
力端子77の接続端子78と接続端子23との間には、
入力制御信号Vcontが与えられる。演算増幅器76
の他方の入力端子79には、制御用トランジスタ74の
エミッタ、したがって接続点75に接続される。演算増
幅器76の出力端子80は、制御用トランジスタ74の
ベースに接続される。演算増幅器76の働きによって、
接続点75と接続端子23との間の電圧V2は、入力制
御信号Vcontの電圧に等しく、したがってその接続
点75と電源の一端子Vccとの間の電圧V3は、 V3 = Vcc−V2 = Vcc−Vcont …(11) したがって制御用抵抗R4に流れる電流をI11とし、
制御用トランジスタ74のコレクタに流れる電流をI1
2とするとき、式12が成立する。FIG. 14 is an electric circuit diagram of another embodiment of the present invention. This embodiment is similar to the embodiment shown in FIGS. 7 and 8 described above, and corresponding parts are denoted by the same reference numerals. In this embodiment, the base-emitter voltage V BE of the transistor Q1 of the logarithmic conversion circuit 13
The input form of the input control signal Vcont is changed in order to reduce the variation in the gain of the amplifier circuit 12 due to the variation in the input control signal Vcont. One end of a control resistor R4 is connected to one terminal Vcc of the DC power supply. Control transistor 74
Is connected to a connection point 75 at the other end of the control resistor R4.
Connected. The collector of the control transistor 74 is connected to the collector and base of the transistor Q1 of the logarithmic conversion circuit 13. Between the connection terminal 78 of one input terminal 77 of the operational amplifier 76 and the connection terminal 23,
An input control signal Vcont is provided. Operational amplifier 76
The other input terminal 79 is connected to the emitter of the control transistor 74 and thus to the connection point 75. The output terminal 80 of the operational amplifier 76 is connected to the base of the control transistor 74. By the operation of the operational amplifier 76,
The voltage V2 between the connection point 75 and the connection terminal 23 is equal to the voltage of the input control signal Vcont. Therefore, the voltage V3 between the connection point 75 and one terminal Vcc of the power supply is V3 = Vcc-V2 = Vcc. −Vcont (11) Therefore, the current flowing through the control resistor R4 is defined as I11.
The current flowing through the collector of the control transistor 74 is represented by I1
When it is set to 2, Expression 12 is established.
【0056】[0056]
【数6】 (Equation 6)
【0057】電流I12は、対数変換回路13の働きに
よって制御電流Icont、したがって増幅器12の利
得に対応している。したがって増幅器12の利得は、ト
ランジスタQ1のベース・エミッタ間電圧VBEのばらつ
きに依存することがないことが理解される。The current I12 corresponds to the control current Icont, and thus the gain of the amplifier 12, by the operation of the logarithmic conversion circuit 13. Therefore, it is understood that the gain of the amplifier 12 does not depend on the variation of the base-emitter voltage V BE of the transistor Q1.
【0058】図15は、本発明の実施のさらに他の形態
の電気回路図である。前述の実施の形態の対応する部分
には、同一の参照符を付す。この図15の実施の形態
は、図16に示される特性を有し、すなわち入力制御信
号Vcontの電圧によって、制御電流Icontが複
数段階に変化し、これに応じて利得が複数に変化し、利
得の可変幅を広くするとともに、さらに演算増幅器を利
用して制御電流Icontを決めるように構成して、利
得の精度を高くすることができる。FIG. 15 is an electric circuit diagram of still another embodiment of the present invention. Corresponding parts in the embodiments described above are denoted by the same reference numerals. The embodiment of FIG. 15 has the characteristics shown in FIG. 16, that is, the control current Icont changes in a plurality of stages according to the voltage of the input control signal Vcont, and the gain changes to a plurality of stages in accordance with this. , The control current Icont is determined by using an operational amplifier, and the accuracy of the gain can be increased.
【0059】増幅器12にはカレントミラー回路16が
接続され、ライン19から制御電流Icontを取り出
す。電源の一端子Vccの接続端子82には、第1制御
用トランジスタ83のコレクタが接続される。演算増幅
器84は、接続端子85から入力制御信号Vcontが
与えられる一方の入力端子86を有し、他方の入力端子
87は、第1制御用トランジスタ83のエミッタに接続
点88で接続される。演算増幅器84の出力端子84a
は第1制御用トランジスタ83のベースに接続される。
接続点88とカレントミラー回路16のライン34との
間には、複数の利得切換え回路A1,A2が介在され
る。利得切換え回路A1は、制御用抵抗R11と、第2
制御用トランジスタQ11と、基準電圧源VR1と、演
算増幅器AP1とを有する。制御用抵抗R11の一端部
は第1制御用トランジスタ83のエミッタ、したがって
接続点88に接続される。第2制御用トランジスタQ1
1のエミッタは、制御用抵抗R11の他端部に、接続点
89で接続される。この第2制御用トランジスタQ11
のコレクタは、カレントミラー回路16のライン34に
接続されて入力電流を与える。基準電圧源VR1の電圧
は、第2演算増幅器AP1の一方の入力端子90に接続
され、他方の入力端子91は第2制御用トランジスタQ
11のエミッタに接続点89で接続される。出力端子9
2は、第2制御用トランジスタQ11のベースに接続さ
れる。もう1つの利得切換え回路A2は、上述の利得切
換え回路A1に類似する構成を有し、制御用抵抗R12
と第2制御用トランジスタQ12と基準電圧源VR2と
演算増幅器AP2とを有する。この実施の形態では、V
R1<VR2に定められる。A current mirror circuit 16 is connected to the amplifier 12 and extracts a control current Icont from a line 19. The collector of the first control transistor 83 is connected to the connection terminal 82 of one terminal Vcc of the power supply. The operational amplifier 84 has one input terminal 86 to which an input control signal Vcont is supplied from a connection terminal 85, and the other input terminal 87 is connected to the emitter of the first control transistor 83 at a connection point 88. Output terminal 84a of operational amplifier 84
Is connected to the base of the first control transistor 83.
A plurality of gain switching circuits A1 and A2 are interposed between the connection point 88 and the line 34 of the current mirror circuit 16. The gain switching circuit A1 includes a control resistor R11 and a second
It has a control transistor Q11, a reference voltage source VR1, and an operational amplifier AP1. One end of the control resistor R11 is connected to the emitter of the first control transistor 83, and thus to the connection point 88. Second control transistor Q1
One emitter is connected to the other end of the control resistor R11 at a connection point 89. This second control transistor Q11
Is connected to line 34 of current mirror circuit 16 to provide input current. The voltage of the reference voltage source VR1 is connected to one input terminal 90 of the second operational amplifier AP1, and the other input terminal 91 is connected to the second control transistor Q1.
Eleven emitters are connected at connection point 89. Output terminal 9
2 is connected to the base of the second control transistor Q11. Another gain switching circuit A2 has a configuration similar to the above-described gain switching circuit A1, and includes a control resistor R12.
And a second control transistor Q12, a reference voltage source VR2, and an operational amplifier AP2. In this embodiment, V
R1 <VR2.
【0060】図16に示される図15の実施の形態の動
作特性を参照して、先ず、入力制御信号Vcontの電
圧が、 0≦Vcont<VR1 …(13) である第1の範囲W1の動作を説明する。接続端子8
2,85間に入力制御信号Vcontが与えられると
き、演算増幅器84に関連する接続点88と接続端子2
3との間の電圧は、その入力制御信号Vcontの電圧
に等しい。利得切換え回路A1の演算増幅器AP1の働
きによって、接続点89と接続端子23との間の電圧
は、基準電圧源VR1の電圧に等しい。したがって接続
点88の電圧は、接続点89の電圧未満であるので、制
御用抵抗R11の電流I14は零である。同様に利得切
換え回路A2において接続点93と接続端子23との間
の電圧は、基準電圧源VR2の基準電圧に等しく、した
がって制御用抵抗R12に流れる電流I15も零であ
る。したがってカレントミラー回路16のトランジスタ
32のライン34に流れる電流I16(=I14+I1
5)は零であり、これに応じて制御電流Icontは零
であり、増幅器12の利得は零である。Referring to the operating characteristics of the embodiment of FIG. 15 shown in FIG. 16, first, the operation of the first range W1 in which the voltage of the input control signal Vcont is 0 ≦ Vcont <VR1 (13) Will be described. Connection terminal 8
2 and 85, when an input control signal Vcont is applied, the connection point 88 associated with the operational amplifier 84 and the connection terminal 2
3 is equal to the voltage of the input control signal Vcont. Due to the operation of the operational amplifier AP1 of the gain switching circuit A1, the voltage between the connection point 89 and the connection terminal 23 is equal to the voltage of the reference voltage source VR1. Therefore, since the voltage at the connection point 88 is lower than the voltage at the connection point 89, the current I14 of the control resistor R11 is zero. Similarly, the voltage between the connection point 93 and the connection terminal 23 in the gain switching circuit A2 is equal to the reference voltage of the reference voltage source VR2, and the current I15 flowing through the control resistor R12 is also zero. Therefore, the current I16 (= I14 + I1) flowing through the line 34 of the transistor 32 of the current mirror circuit 16
5) is zero, the control current Icont is accordingly zero, and the gain of the amplifier 12 is zero.
【0061】次に、図16の範囲W2では、 VR1≦Vcont<VR2 …(14) である。したがって制御用抵抗R11には、式15の電
流I14が流れる。Next, in the range W2 of FIG. 16, the following holds: VR1 ≦ Vcont <VR2 (14) Therefore, the current I14 of Expression 15 flows through the control resistor R11.
【0062】[0062]
【数7】 (Equation 7)
【0063】この範囲W2では、制御用抵抗R12の電
流I15は零である。したがって増幅器12の制御用電
流Icontは、カレントミラー回路16の働きによっ
てライン34に流れる電流I16に等しく、この電流I
16は、式15の電流に等しい値となる。これによって
図16のライン94で示される特性が得られる。In this range W2, the current I15 of the control resistor R12 is zero. Therefore, the control current Icont of the amplifier 12 is equal to the current I16 flowing through the line 34 by the operation of the current mirror circuit 16, and this current Icon
16 is a value equal to the current of Expression 15. This results in the characteristic shown by line 94 in FIG.
【0064】図16の範囲W3では、 VR2≦Vcont …(16) である。このとき前述の式15が成立するとともに、式
17が成立する。In the range W3 of FIG. 16, VR2 ≦ Vcont (16). At this time, the above equation 15 is satisfied, and equation 17 is also satisfied.
【0065】[0065]
【数8】 (Equation 8)
【0066】カレントミラー回路16のライン34に流
れる電流I16は、電流I14,I15の和である。こ
の和に対応する制御電流Icontを、増幅器12から
取り出すことができる。これによって図16のライン9
5の特性が得られる。The current I16 flowing through the line 34 of the current mirror circuit 16 is the sum of the currents I14 and I15. The control current Icont corresponding to the sum can be extracted from the amplifier 12. This results in line 9 in FIG.
5 are obtained.
【0067】図15の実施の形態によれば、入力制御信
号Vcontが任意の値、たとえばV15における希望
する利得G15を、用いられている多数のトランジスタ
32,Q11,Q12などのベース−エミッタ間電圧V
BEの特性にかかわらず、高精度で設定することができる
という利点が達成される。According to the embodiment shown in FIG. 15, when the input control signal Vcont has an arbitrary value, for example, a desired gain G15 at V15, the base-emitter voltage of a large number of transistors 32, Q11, Q12 and the like used is changed. V
The advantage that the setting can be performed with high accuracy regardless of the characteristics of the BE is achieved.
【0068】図17は、本発明の実施のさらに他の形態
の電気回路図である。この図17の実施の形態は、前述
の図15および図16の実施の形態に類似し、対応する
部分には同一の参照符を付す。注目すべきはこの実施の
形態では、3以上の複数uの利得切換え回路A1〜Au
が接続点88,96間に介在されている。これによって
図18に示されるように、基準電圧源VR1〜VRu毎
に、ライン97,98,…99で示される利得を変化さ
せることができる。FIG. 17 is an electric circuit diagram of still another embodiment of the present invention. The embodiment of FIG. 17 is similar to the embodiment of FIGS. 15 and 16 described above, and corresponding portions are denoted by the same reference numerals. It should be noted that in this embodiment, three or more plural u gain switching circuits A1 to Au
Are interposed between the connection points 88 and 96. As a result, as shown in FIG. 18, the gain shown by lines 97, 98,... 99 can be changed for each of the reference voltage sources VR1 to VRu.
【0069】図19は、本発明の他の形態の電気回路図
である。図19の実施の形態は、前述の図15および図
16の実施の形態に類似し、対応する部分には同一の参
照符を付す。この実施の形態では、第1入力電流I17
に対応して増幅器12の制御電流Icontを取り出す
第1カレントミラー回路16のほかに、第2入力電流I
18に対応して第1入力電流I17を出力する第2カレ
ントミラー回路100が設けられる。第2カレントミラ
ー回路100は、対をなすトランジスタ101,102
を有する。第1演算増幅器84の入力端子86と接続端
子23との間には入力制御信号Vcontが与えられ
る。接続点88と接続端子23との間には、複数(この
実施の形態では2)の利得切換え回路A1,A2が介在
される。FIG. 19 is an electric circuit diagram of another embodiment of the present invention. The embodiment of FIG. 19 is similar to the embodiment of FIGS. 15 and 16 described above, and corresponding parts are denoted by the same reference numerals. In this embodiment, the first input current I17
In addition to the first current mirror circuit 16 for extracting the control current Icont of the amplifier 12 in response to the second input current Icon
A second current mirror circuit 100 that outputs a first input current I17 is provided in correspondence with. The second current mirror circuit 100 includes a pair of transistors 101 and 102
Having. An input control signal Vcont is provided between the input terminal 86 of the first operational amplifier 84 and the connection terminal 23. A plurality of (two in this embodiment) gain switching circuits A1 and A2 are interposed between the connection point 88 and the connection terminal 23.
【0070】この図19に示される実施の形態では、接
続点88と接続端子23との間に、利得動作用抵抗R7
が接続される。これによって第1制御用トランジスタ8
3のエミッタからの電流I18を、複数の各利得切換え
回路A1,A2とともに分岐して流し、その流れる電流
を参照符I19で示す。In the embodiment shown in FIG. 19, a resistor R7 for gain operation is connected between connection point 88 and connection terminal 23.
Is connected. Thereby, the first control transistor 8
The current I18 from the emitter No. 3 branches and flows together with the plurality of gain switching circuits A1 and A2, and the flowing current is indicated by a reference numeral I19.
【0071】図20は、図19に示される実施の形態の
特性を示すグラフである。各範囲W1,W2,W3は前
述の図16と同様である。範囲W1において、利得切換
え回路A1,A2には電流I14,I15は流れないけ
れども、利得動作用抵抗R7には、電流I19が常時流
れる。FIG. 20 is a graph showing characteristics of the embodiment shown in FIG. Each range W1, W2, W3 is the same as in FIG. In the range W1, the currents I14 and I15 do not flow through the gain switching circuits A1 and A2, but the current I19 always flows through the gain operating resistor R7.
【0072】[0072]
【数9】 (Equation 9)
【0073】したがって図20におけるライン103で
示される特性が得られる。Therefore, the characteristic shown by line 103 in FIG. 20 is obtained.
【0074】図20の範囲W2では、利得切換え回路A
1の制御用抵抗R11には前述の式15に示される電流
I14が流れ、したがってカレントミラー回路100の
電流I18は、電流I14,I19の和(I18=I1
4+I19)となり、これに対応した電流I17が得ら
れ、制御電流Icontが得られる。In range W2 of FIG. 20, gain switching circuit A
1 flows through the control resistor R11, the current I14 of the current mirror circuit 100 is equal to the sum of the currents I14 and I19 (I18 = I1).
4 + I19), a current I17 corresponding to this is obtained, and a control current Icont is obtained.
【0075】図20の範囲W3では、もう1つの利得切
換え回路A2における制御用抵抗R12に電流I15が
流れ、したがってカレントミラー回路100の電流I1
8は、これらの電流I14,I15,I19の和(I1
8=I14+I15+I19)となり、これに対応した
電流I17が流れて、制御電流Icontが得られ、図
20のライン105で示される特性が得られる。これに
よって入力制御電流Vcontの電圧が小さい範囲W1
においても、増幅器12の利得を変化することができ
る。したがって利得を変化することができるための入力
制御電流の電圧範囲を広くすることができる。In range W3 of FIG. 20, current I15 flows through control resistor R12 in another gain switching circuit A2, and thus current I1 of current mirror circuit 100 is supplied.
8 is the sum of these currents I14, I15 and I19 (I1
8 = I14 + I15 + I19), a current I17 corresponding to this flows, and a control current Icont is obtained, and the characteristic shown by the line 105 in FIG. 20 is obtained. Thus, the range W1 in which the voltage of the input control current Vcont is small
Also, the gain of the amplifier 12 can be changed. Therefore, the voltage range of the input control current for changing the gain can be widened.
【0076】図21は、本発明の実施のさらに他の形態
の電気回路図である。この実施の形態は、前述の図19
および図20の実施の形態に類似し、対応する部分には
同一の参照符を付す。この実施の形態では、3以上の複
数uの利得切換え回路A1〜Auが、接続点88と接続
端子23との間に介在され、図20に示される折線で示
される特性を、さらに多段階に変化させることができ
る。FIG. 21 is an electric circuit diagram of still another embodiment of the present invention. This embodiment is similar to that of FIG.
20 and are similar to those in the embodiment of FIG. 20, and corresponding parts are denoted by the same reference numerals. In this embodiment, three or more u-th gain switching circuits A1 to Au are interposed between the connection point 88 and the connection terminal 23, and the characteristic shown by the broken line shown in FIG. Can be changed.
【0077】図22は、本発明の実施の他の形態の電気
回路図である。この実施の形態は、前述の図15および
図16に示される実施の形態に類似し、対応する部分に
同一の参照符を付す。この実施の形態では、図15およ
び図16に示される実施の形態における入力制御信号V
contの電圧の論理を逆にした構成を有し、図23に
示されるように、その入力制御信号Vcontの増大に
伴い、利得が低下される。増幅器12のライン19に
は、カレントミラー回路16によって制御電流Icon
tが、入力電流I25に対応して取り出される。このカ
レントミラー回路16に入力電流I25を流す第1制御
用トランジスタ107が設けられる。この制御用トラン
ジスタ107のコレクタは、カレントミラー回路16の
トランジスタ32の共通接続されたベースおよびコレク
タに接続点108で接続される。演算増幅器109は、
入力制御信号Vcontが与えられる入力端子110
と、第1制御用トランジスタ107のエミッタに接続さ
れるもう1つの入力端子111と、その第1制御用トラ
ンジスタ107のベースに接続される出力端子112と
を有する。接続点113と、電源電圧の一端子Vccの
ライン114との間には、複数(この実施の形態では
2)の利得切換え回路B1,B2が介在され、さらに利
得動作用抵抗R8が介在される。利得切換え回路B1
は、第1制御用トランジスタ107のエミッタに接続点
113で接続される一端部を有する制御用抵抗R21
と、第2制御用トランジスタQ21と、基準電圧源VR
1と、第2演算増幅器AP21とを有する。第2制御用
トランジスタQ22は、制御用抵抗R22の他端部に接
続されるエミッタを有し、コレクタは、直流電源の一端
子114に接続され、カレントミラー回路16に入力電
流I25を与える。第2演算増幅器AP22において、
入力端子115には、基準電圧源VR1の電圧が与えら
れ、入力端子116には、第2制御用トランジスタQ2
1のエミッタに接続される。出力端子117は、第2制
御用トランジスタQ21のベースに接続される。FIG. 22 is an electric circuit diagram of another embodiment of the present invention. This embodiment is similar to the embodiment shown in FIG. 15 and FIG. 16 described above, and corresponding portions are denoted by the same reference numerals. In this embodiment, the input control signal V in the embodiment shown in FIGS.
It has a configuration in which the logic of the voltage of cont is reversed, and as shown in FIG. 23, the gain is reduced as the input control signal Vcont increases. The control current Icon is applied to the line 19 of the amplifier 12 by the current mirror circuit 16.
t is extracted corresponding to the input current I25. A first control transistor 107 for flowing an input current I25 to the current mirror circuit 16 is provided. The collector of the control transistor 107 is connected to the commonly connected base and collector of the transistor 32 of the current mirror circuit 16 at a connection point 108. The operational amplifier 109
Input terminal 110 to which input control signal Vcont is applied
And another input terminal 111 connected to the emitter of the first control transistor 107, and an output terminal 112 connected to the base of the first control transistor 107. A plurality of (two in this embodiment) gain switching circuits B1 and B2 are interposed between the connection point 113 and the line 114 of one terminal Vcc of the power supply voltage, and a gain operation resistor R8 is interposed. . Gain switching circuit B1
Is a control resistor R21 having one end connected to the emitter of the first control transistor 107 at a connection point 113.
, A second control transistor Q21, and a reference voltage source VR.
1 and a second operational amplifier AP21. The second control transistor Q22 has an emitter connected to the other end of the control resistor R22, and has a collector connected to one terminal 114 of the DC power supply, and supplies an input current I25 to the current mirror circuit 16. In the second operational amplifier AP22,
The input terminal 115 is supplied with the voltage of the reference voltage source VR1, and the input terminal 116 is connected to the second control transistor Q2.
Connected to one emitter. The output terminal 117 is connected to the base of the second control transistor Q21.
【0078】もう1つの利得切換え回路B2もまた同様
に構成され、制御用抵抗R22と第2制御用トランジス
タQ22と、基準電圧源VR2と、第2演算増幅器AP
22とを含む。基準電圧源VR1,VR2の電圧を同一
の参照符で示すと、VR1<VR2<Vccに定められ
る。Another gain switching circuit B2 is similarly constructed, and includes a control resistor R22, a second control transistor Q22, a reference voltage source VR2, and a second operational amplifier AP.
22. When the voltages of the reference voltage sources VR1 and VR2 are indicated by the same reference numerals, it is determined that VR1 <VR2 <Vcc.
【0079】カレントミラー回路16において、トラン
ジスタ32が動作するには、接続端子23と接続点10
8との間の電圧がそのトランジスタ32のベース・エミ
ッタ間電圧VBE以上でなければならず、このベース・エ
ミッタ間電圧VBEは、たとえば約0.7Vである。第1
制御用トランジスタ107のコレクタ・エミッタ間の飽
和電圧VCEは、たとえば約0.2Vである。In the current mirror circuit 16, in order for the transistor 32 to operate, the connection terminal 23 and the connection point 10
8 must be equal to or higher than the base-emitter voltage V BE of the transistor 32. The base-emitter voltage V BE is, for example, about 0.7V. First
The saturation voltage V CE between the collector and the emitter of the control transistor 107 is, for example, about 0.2V.
【0080】図23を参照して、図22に示される実施
の形態の動作を説明する。入力制御信号Vcontが、
範囲W11にあり、すなわち 0≦Vcont<VBE+VCE …(19) であるときを測定する。(VBE+VCE)は、たとえば約
0.9V(=0.7+0.2)である。接続点113の
電圧は、演算増幅器109の働きによって、入力制御信
号Vcontの電圧に等しい。前述の式19が成立する
とき、第1制御用トランジスタ107とカレントミラー
回路16のトランジスタ32とは動作せず、したがって
増幅器12の利得は得られない。The operation of the embodiment shown in FIG. 22 will be described with reference to FIG. When the input control signal Vcont is
The measurement is performed when it is in the range W11, that is, 0 ≦ Vcont <V BE + V CE (19). (V BE + V CE ) is, for example, about 0.9 V (= 0.7 + 0.2). The voltage at the connection point 113 is equal to the voltage of the input control signal Vcont by the operation of the operational amplifier 109. When the above expression 19 is satisfied, the first control transistor 107 and the transistor 32 of the current mirror circuit 16 do not operate, and therefore, the gain of the amplifier 12 cannot be obtained.
【0081】図23の範囲W12では、 VBE+VCE≦Vcont<VR1 …(20) である。このとき、接続点113と直流電源の一端子V
ccのライン114との間の電圧は、(Vcc−Vco
nt)である。このとき、各利得切換え回路B1,B2
の制御用抵抗R21,R22に流れる電流I21,I2
2と利得動作用抵抗R8に流れる電流I23とは、式2
1〜式23に示されるとおりである。In the range W12 of FIG. 23, V BE + V CE ≦ Vcont <VR1 (20). At this time, the connection point 113 is connected to one terminal V of the DC power supply.
The voltage between cc and line 114 is (Vcc-Vco
nt). At this time, each gain switching circuit B1, B2
Currents I21, I2 flowing through the control resistors R21, R22
2 and the current I23 flowing through the gain operation resistor R8 are given by the following equation (2).
1 to 23.
【0082】[0082]
【数10】 (Equation 10)
【0083】カレントミラー回路16には、電流I25
(=I21+I22+I23)が流れ、これに対応して
制御電流Icontが増幅器12から取り出される。The current I 25 is supplied to the current mirror circuit 16.
(= I21 + I22 + I23), and the control current Icont is taken out of the amplifier 12 correspondingly.
【0084】図23の範囲W13では、 VR1≦Vcont<VR2 …(24) である。このとき式22と式23とが成立し、カレント
ミラー回路16の入力電流I25は、(I22+I2
3)となって、対応する制御電流Icontが取り出さ
れる。In the range W13 of FIG. 23, VR1 ≦ Vcont <VR2 (24). At this time, equations (22) and (23) hold, and the input current I25 of the current mirror circuit 16 becomes (I22 + I2
3), the corresponding control current Icont is extracted.
【0085】図23の範囲W14では、 VR2≦Vcont<Vcc …(25) である。このとき、式23が成立し、この電流I23に
対応するカレントミラー回路16の入力電流I25が流
れ、その電流I23に対応して制御電流Icontが取
り出される。In the range W14 of FIG. 23, the relationship is VR2 ≦ Vcont <Vcc (25). At this time, Expression 23 is established, the input current I25 of the current mirror circuit 16 corresponding to the current I23 flows, and the control current Icont is extracted corresponding to the current I23.
【0086】図24は、本発明の実施のさらに他の形態
の電気回路図である。この実施の形態は、前述の図22
および図23の実施の形態に類似し、また前述の図19
および図20の実施の形態に類似し、対応する部分には
同一の参照符を付す。この実施の形態では、増幅器12
の制御電流Icontを第1入力電流I17に対応して
取り出す第1カレントミラー回路16と、第2入力電流
I18に対応して第1入力電流I17を出力する第2カ
レントミラー回路100とが設けられ、さらに第1制御
用トランジスタ123と、第1演算増幅器124と、複
数(この実施の形態では2)の利得切換え回路A1,A
2が設けられる。第1演算増幅器124は、入力制御信
号Vcontが与えられる一方の入力端子125と、第
1制御用トランジスタ123のエミッタに接続される他
方の入力端子126と、その第1制御用トランジスタ1
23のベースに接続される出力端子127とを有する。
利得切換え回路A1,A2の構成は、前述の実施の形態
と同様である。利得切換え回路A1,A2は、第2カレ
ントミラー回路100の接続点128と、第1制御用ト
ランジスタ123のエミッタの接続点129との間に並
列に介在される。接続点129と接続端子23との間の
電圧は、入力端子125に与えられる入力制御信号Vc
ontの電圧に等しい。第1制御用トランジスタ123
のコレクタ・エミッタ間の飽和電圧VCEは、たとえば約
0.2Vである。FIG. 24 is an electric circuit diagram of still another embodiment of the present invention. This embodiment is similar to FIG.
FIG. 19 is similar to the embodiment of FIG.
20 and are similar to those in the embodiment of FIG. 20, and corresponding parts are denoted by the same reference numerals. In this embodiment, the amplifier 12
A first current mirror circuit 16 for extracting the control current Icont corresponding to the first input current I17, and a second current mirror circuit 100 for outputting the first input current I17 corresponding to the second input current I18. Further, a first control transistor 123, a first operational amplifier 124, and a plurality (two in this embodiment) of gain switching circuits A1, A
2 are provided. The first operational amplifier 124 has one input terminal 125 to which the input control signal Vcont is supplied, the other input terminal 126 connected to the emitter of the first control transistor 123, and the first control transistor 1
23, and an output terminal 127 connected to the base.
The configuration of the gain switching circuits A1 and A2 is the same as in the above-described embodiment. The gain switching circuits A1 and A2 are interposed in parallel between a connection point 128 of the second current mirror circuit 100 and a connection point 129 of the emitter of the first control transistor 123. The voltage between the connection point 129 and the connection terminal 23 is equal to the input control signal Vc applied to the input terminal 125.
ont voltage. First control transistor 123
Saturation voltage V CE between the collector and emitter of, for example, about 0.2V.
【0087】図24の動作を説明する。図25のグラフ
を参照して、入力制御信号Vcontの電圧が、範囲W
11であって、すなわち 0≦Vcont<VCE …(26) であるとき、第1制御用トランジスタ123は動作せ
ず、したがって増幅器12の利得は得られない。The operation of FIG. 24 will be described. Referring to the graph of FIG. 25, the voltage of input control signal Vcont is
When 11, that is, 0 ≦ Vcont <V CE (26), the first control transistor 123 does not operate, and therefore the gain of the amplifier 12 cannot be obtained.
【0088】図25の範囲W12では、 である。このとき第1制御用トランジスタ123に流れ
る電流I26は、前述の式21〜式23と同様にして得
られる電流I21,I22,I23の和である。図25
の範囲W13,W14は、前述の図23に関連して説明
した範囲W13,W14と同様である。In the range W12 of FIG. It is. At this time, the current I26 flowing through the first control transistor 123 is the sum of the currents I21, I22, and I23 obtained in the same manner as in Expressions 21 to 23 described above. FIG.
Are the same as the ranges W13 and W14 described with reference to FIG.
【0089】図24と図25に示される実施の形態で
は、増幅器12を変化するために用いられる入力制御信
号Vcontの電圧を、前述の図22および図23の実
施の形態に比べて、さらに小さい範囲にまで広げること
ができる。In the embodiment shown in FIGS. 24 and 25, the voltage of input control signal Vcont used to change amplifier 12 is smaller than in the above-described embodiments of FIGS. 22 and 23. Can be extended to the range.
【0090】図26は、図1〜図25に示される本発明
の実施の各形態である利得可変増幅装置131をラジオ
受信機における中間周波増幅段におけるAGC回路とし
て実施したときにおける電気回路図である。入力信号V
inとして中間周波信号が与えられ、これが増幅されて
出力信号Voutとして導出される。この出力信号Vo
utは、検波回路132に与えられて整流され、コンデ
ンサ133を用いて包絡線波形が得られ、誤差アンプ1
34に備えられている演算増幅器135の反転入力端子
136に与えられる。演算増幅器135の非反転入力端
子137には基準電圧VRが与えられる。演算増幅器1
35の出力は、ライン138を介して、前述の実施の各
形態における入力制御信号Vcontとしてライン13
8を介して与えられる。FIG. 26 is an electric circuit diagram when the variable gain amplifier 131 according to each embodiment of the present invention shown in FIGS. 1 to 25 is implemented as an AGC circuit in an intermediate frequency amplification stage in a radio receiver. is there. Input signal V
An intermediate frequency signal is provided as in, which is amplified and derived as an output signal Vout. This output signal Vo
ut is supplied to the detection circuit 132 and rectified, and an envelope waveform is obtained using the capacitor 133.
The signal is supplied to an inverting input terminal 136 of an operational amplifier 135 provided in 34. The reference voltage VR is applied to the non-inverting input terminal 137 of the operational amplifier 135. Operational amplifier 1
The output of the line 35 is supplied via the line 138 as the input control signal Vcont in each of the above-described embodiments.
8 is provided.
【0091】[0091]
【発明の効果】請求項1の本発明によれば、関数発生器
を用いて入力制御信号Vcontの電圧または電流のレ
ベルの変化範囲が小さくても、増幅器の利得の可変幅を
広くすることができる。According to the first aspect of the present invention, it is possible to widen the variable width of the gain of the amplifier using the function generator even if the change range of the voltage or current level of the input control signal Vcont is small. it can.
【0092】さらに請求項1の本発明によれば、第2の
定電流源の第2の定電流によって制御電流Icontの
最大値に制限をかけることによって、増幅器の利得の最
大値を精度よく設定することが可能になり、その増幅器
に与えられる電源電圧によって利得が変動することを防
ぐことができる。したがって本件利得可変増幅装置の製
品サンプル毎に増幅器の最大利得がばらつくことはなく
なる。Further, according to the present invention, the maximum value of the control current Icont is limited by the second constant current of the second constant current source, so that the maximum value of the gain of the amplifier is accurately set. It is possible to prevent the gain from fluctuating due to the power supply voltage applied to the amplifier. Therefore, the maximum gain of the amplifier does not vary for each product sample of the variable gain amplifier.
【0093】請求項2の本発明によれば、第3の定電流
源の第3の定電流によって、制御電流Icontの最小
値に制限をかけるようにし、これによって増幅器の電源
電圧の変動による利得の変動をなくし、本件利得可変増
幅装置の製品サンプル毎に最小利得がばらつくことを防
ぐ。According to the second aspect of the present invention, the minimum value of the control current Icont is limited by the third constant current of the third constant current source. To prevent the minimum gain from varying for each product sample of the variable gain amplifier.
【0094】請求項3の本発明によれば、第1カレント
ミラー回路の入力電流が最大時に、その第1カレントミ
ラー回路の出力電流が、第2定電流源の第2定電流以上
となるように、第1カレントミラー回路のミラー比、す
なわち第1カレントミラー回路の出力電流と入力電流と
の比を設定するので、その第1カレントミラー回路の入
力電流の最大時に、第2カレントミラー回路16の出力
電流I7を零にし、これによって増幅器の制御電流Ic
ontを第3定電流源59によって設定される第3定電
流I6に設定し、最小値を確実に設定することができる
ようになる。According to the third aspect of the present invention, when the input current of the first current mirror circuit is maximum, the output current of the first current mirror circuit is equal to or more than the second constant current of the second constant current source. Since the mirror ratio of the first current mirror circuit, that is, the ratio between the output current and the input current of the first current mirror circuit, is set at the maximum, the input current of the first current mirror circuit is maximized. Output current I7 to zero, thereby controlling the amplifier control current Ic.
Ont is set to the third constant current I6 set by the third constant current source 59, and the minimum value can be reliably set.
【0095】請求項4の本発明によれば、対数関数の特
性を有する関数発生器を用いて入力制御信号Vcont
のレベルに対応して増幅器の制御電流Icontを制御
し、この制御電流Icontの最小値は、定電流源によ
って設定されるので、入力制御信号Vcontの変化範
囲がわずかであっても、増幅器の利得の可変幅を大きく
することができるとともに、製品サンプル毎の最小利得
のばらつきを防ぐことができる。According to the fourth aspect of the present invention, the input control signal Vcont is controlled by using a function generator having a logarithmic function.
, And the minimum value of the control current Icont is set by the constant current source. Therefore, even if the change range of the input control signal Vcont is small, the gain of the amplifier is controlled. Can be increased, and variation in the minimum gain for each product sample can be prevented.
【0096】請求項5の本発明によれば、増幅器に対数
変換回路を接続し、入力制御信号Vcontのレベルの
変化範囲に対する増幅器の利得の可変幅を広くすること
ができる。According to the fifth aspect of the present invention, the logarithmic conversion circuit is connected to the amplifier, so that the variable width of the gain of the amplifier with respect to the change range of the level of the input control signal Vcont can be widened.
【0097】請求項6の本発明によれば、請求項5の発
明に比べて、入力制御信号Vcontの論理を逆特性に
した利得可変増幅装置を実現することができ、入力制御
信号Vcontのレベルを大きくすることによって、増
幅器の利得を低下させることができる。本発明によれ
ば、前述の図26に関連して述べたように、本件利得可
変増幅装置に入力制御信号Vcontを与える演算増幅
器の論理を非反転に構成することができ、したがってそ
の演算増幅器の前段のたとえば電波回路の出力を、演算
増幅器で高い入力インピーダンスで受けることができ
る。According to the sixth aspect of the present invention, it is possible to realize a variable gain amplifying apparatus in which the logic of the input control signal Vcont is inverted, as compared with the fifth aspect of the present invention. Is increased, the gain of the amplifier can be reduced. According to the present invention, as described with reference to FIG. 26 described above, the logic of the operational amplifier that supplies the input control signal Vcont to the variable gain amplifying device of the present invention can be configured to be non-inverted. The output of, for example, a radio circuit at the preceding stage can be received by the operational amplifier with high input impedance.
【0098】請求項7の本発明によれば、前述の請求項
6の発明におけるカレントミラー回路と対数変換回路と
の順序を逆にした構成が実現される。According to the seventh aspect of the present invention, a configuration is realized in which the order of the current mirror circuit and the logarithmic conversion circuit in the sixth aspect of the invention is reversed.
【0099】請求項8の本発明によれば、入力制御信号
Vcontは演算増幅器の一方の入力端子に与えられ、
これによって対数変換回路の第1トランジスタに直接に
入力制御信号Vcontを与える構成に比べて、その第
1トランジスタのベースエミッタ間電圧VBEのばらつき
による増幅器の利得のばらつきを小さくすることができ
る。According to the eighth aspect of the present invention, the input control signal Vcont is supplied to one input terminal of the operational amplifier,
This makes it possible to reduce the variation in the gain of the amplifier due to the variation in the base-emitter voltage V BE of the first transistor, as compared with a configuration in which the input control signal Vcont is directly applied to the first transistor of the logarithmic conversion circuit.
【0100】請求項9の本発明によれば、請求項8の構
成におけるカレントミラー回路と対数変換回路との順序
を逆にした構成が実現される。According to the ninth aspect of the present invention, a configuration is realized in which the order of the current mirror circuit and the logarithmic conversion circuit in the configuration of the eighth aspect is reversed.
【0101】請求項10の本発明によれば、入力制御信
号Vcontを演算増幅器の一方の入力端子に与え、対
数変換回路の第1トランジスタのベースエミッタ間電圧
VBEのばらつきによる増幅器の利得のばらつきを小さく
することができる。According to the tenth aspect of the present invention, the input control signal Vcont is supplied to one input terminal of the operational amplifier, and the variation of the gain of the amplifier due to the variation of the base-emitter voltage V BE of the first transistor of the logarithmic conversion circuit. Can be reduced.
【0102】請求項11の本発明によれば、複数の利得
切換え回路を用いることによって、入力制御信号Vco
ntの電圧または電流のレベルに対応した傾きで増幅器
の利得を高精度で設定することができ、またその入力制
御信号Vcontの変化範囲が小さくても、増幅器の利
得を大きく変化することができる。According to the eleventh aspect of the present invention, by using a plurality of gain switching circuits, the input control signal Vco
The gain of the amplifier can be set with high accuracy at a slope corresponding to the voltage or current level of nt, and the gain of the amplifier can be largely changed even if the change range of the input control signal Vcont is small.
【0103】請求項12の本発明によれば、請求項11
の本発明に比べて、入力制御信号Vcontのレベルが
さらに小さい範囲においても、増幅器の利得を変化する
ことができるようになり、利得可変とすることができる
入力制御信号を広くすることができる。According to the present invention of claim 12, according to claim 11,
As compared with the present invention, the gain of the amplifier can be changed even in the range where the level of the input control signal Vcont is even smaller, and the input control signal that can be made variable in gain can be widened.
【0104】請求項13の本発明によれば、上述の請求
項12の発明における入力制御信号Vcontの論理を
逆にした構成が実現され、すなわち入力制御信号Vco
ntのレベルを増大させるにつれて、増幅器の利得を減
少させることができる。According to the thirteenth aspect of the present invention, a configuration in which the logic of the input control signal Vcont in the above-described twelfth aspect is reversed is realized, that is, the input control signal Vcot
As the level of nt is increased, the gain of the amplifier can be reduced.
【0105】請求項14の本発明によれば、上述の請求
項13の本発明に比べて入力制御信号Vcontが小さ
くても、増幅器の利得を変化させることができ、その利
得可変となる入力制御信号のレベルを広くすることがで
きる。According to the fourteenth aspect of the present invention, even if the input control signal Vcont is smaller than that of the thirteenth aspect of the present invention, the gain of the amplifier can be changed, and the input control signal can be varied. The signal level can be widened.
【図1】本発明の実施の一形態の構成を示す電気回路図
である。FIG. 1 is an electric circuit diagram showing a configuration of an embodiment of the present invention.
【図2】入力制御信号Vcontの電圧と制御電流Ic
ontとの関係を示すグラフである。FIG. 2 shows a voltage of an input control signal Vcont and a control current Ic.
It is a graph which shows the relationship with ont.
【図3】本発明の実施の他の形態のもっと具体的な電気
回路図である。FIG. 3 is a more specific electric circuit diagram of another embodiment of the present invention.
【図4】本発明の実施のさらに他の形態の電気回路図で
ある。FIG. 4 is an electric circuit diagram of still another embodiment of the present invention.
【図5】入力制御信号Vcontの電圧と制御電流Ic
ontとの関係を示すグラフである。FIG. 5 shows a voltage of an input control signal Vcont and a control current Ic.
It is a graph which shows the relationship with ont.
【図6】本発明の実施の他の形態の電気回路図である。FIG. 6 is an electric circuit diagram of another embodiment of the present invention.
【図7】本発明の実施の他の形態の電気回路図である。FIG. 7 is an electric circuit diagram of another embodiment of the present invention.
【図8】図7に示される本発明の実施の一形態の特性を
示すグラフである。FIG. 8 is a graph showing characteristics of the embodiment of the present invention shown in FIG. 7;
【図9】本発明の実施の他の形態の電気回路図である。FIG. 9 is an electric circuit diagram of another embodiment of the present invention.
【図10】図9に示される実施の形態の動作を示すグラ
フである。FIG. 10 is a graph showing an operation of the embodiment shown in FIG. 9;
【図11】本発明の実施の他の形態の電気回路図であ
る。FIG. 11 is an electric circuit diagram of another embodiment of the present invention.
【図12】本発明の実施の他の形態の電気回路図であ
る。FIG. 12 is an electric circuit diagram of another embodiment of the present invention.
【図13】本発明の実施の他の形態の電気回路図であ
る。FIG. 13 is an electric circuit diagram of another embodiment of the present invention.
【図14】本発明の実施の他の形態の電気回路図であ
る。FIG. 14 is an electric circuit diagram of another embodiment of the present invention.
【図15】本発明の実施のさらに他の形態の電気回路図
である。FIG. 15 is an electric circuit diagram of still another embodiment of the present invention.
【図16】図15に示される実施の形態の特性を示すグ
ラフである。FIG. 16 is a graph showing characteristics of the embodiment shown in FIG.
【図17】本発明の実施のさらに他の形態の電気回路図
である。FIG. 17 is an electric circuit diagram of still another embodiment of the present invention.
【図18】図17に示される実施の形態の特性を示すグ
ラフである。FIG. 18 is a graph showing characteristics of the embodiment shown in FIG.
【図19】本発明の他の形態の電気回路図である。FIG. 19 is an electric circuit diagram of another embodiment of the present invention.
【図20】図19に示される実施の形態の特性を示すグ
ラフである。20 is a graph showing characteristics of the embodiment shown in FIG.
【図21】本発明の実施のさらに他の形態の電気回路図
である。FIG. 21 is an electric circuit diagram of still another embodiment of the present invention.
【図22】本発明の実施の他の形態の電気回路図であ
る。FIG. 22 is an electric circuit diagram of another embodiment of the present invention.
【図23】図22に示される実施の形態の特性を示すグ
ラフである。FIG. 23 is a graph showing characteristics of the embodiment shown in FIG.
【図24】本発明の実施のさらに他の形態の電気回路図
である。FIG. 24 is an electric circuit diagram of still another embodiment of the present invention.
【図25】図24に示される実施の形態の特性を示すグ
ラフである。FIG. 25 is a graph showing characteristics of the embodiment shown in FIG.
【図26】図1〜図25に示される本発明の実施の各形
態である利得可変増幅装置131をラジオ受信機におけ
る中間周波増幅段におけるAGC回路として実施したと
きにおける電気回路図である。26 is an electric circuit diagram when the variable gain amplifying device 131 according to each embodiment of the present invention shown in FIGS. 1 to 25 is implemented as an AGC circuit in an intermediate frequency amplification stage in a radio receiver.
【図27】典型的な先行技術を示す図である。FIG. 27 illustrates a typical prior art.
12 増幅器 13,13a 対数変換回路 14 第1のカレントミラー回路 15,17 定電流源 16,16a,100 第2のカレントミラー回路 23 直流電源の他方の端子 27,28,30,33 トランジスタ 59 第3定電流源 66,74 制御用トランジスタ 67,76,84,AP1,AP2 演算増幅器 68,86,125 一方の入力端子 69,87,126 他方の入力端子 70,127 出力端子 83,107,123 第1制御用トランジスタ 124 第1演算増幅器 A1〜Au,B1,B2 利得切換え回路 AP21,AP22 第2演算増幅器 I1 第1の定電流 I2 第2の定電流 I6 第3の定電流 Icout 制御電流 Q01,Q02 トランジスタ Vin 入力信号 Vcc 直流電源の一方の端子 Vout 出力信号 Vcout 入力制御信号 VR1,VR2 基準電圧源 R1 第1抵抗 R2 第2抵抗 R3 第3抵抗 R4,R11,R12,R21,R22 制御用抵抗 R7,R8 利得動作用抵抗 Q1 第1トランジスタ Q2 第2トランジスタ Q11,Q12,Q21,Q22 第2制御用トランジ
スタReference Signs List 12 amplifier 13, 13a logarithmic conversion circuit 14 first current mirror circuit 15, 17 constant current source 16, 16a, 100 second current mirror circuit 23 the other terminal of DC power supply 27, 28, 30, 33 transistor 59 third Constant current source 66, 74 Control transistor 67, 76, 84, AP1, AP2 Operational amplifier 68, 86, 125 One input terminal 69, 87, 126 The other input terminal 70, 127 Output terminal 83, 107, 123 First Control transistor 124 First operational amplifier A1 to Au, B1, B2 Gain switching circuit AP21, AP22 Second operational amplifier I1 First constant current I2 Second constant current I6 Third constant current Icout Control current Q01, Q02 Transistor Vin input signal Vcc One terminal of DC power supply Vout output signal V out Input control signal VR1, VR2 Reference voltage source R1 First resistor R2 Second resistor R3 Third resistor R4, R11, R12, R21, R22 Control resistors R7, R8 Gain operation resistors Q1 First transistor Q2 Second transistor Q11 , Q12, Q21, Q22 Second control transistor
Claims (14)
する増幅器と、 入力制御信号Vcontのレベルの増大に応じて予め定
める特性に従って出力電流が増大する関数発生器と、 第1のカレントミラー回路と、 予め定める第1の定電流を、関数発生器の出力と第1の
カレントミラー回路の入力とに分岐して供給する第1の
定電流源と、 増幅器の制御電流Icontを出力として導出する第2
のカレントミラー回路と、 制御電流Icontの最大値に対応する予め定める第2
の定電流を、第1カレントミラー回路の出力と第2カレ
ントミラー回路の入力とに分岐して供給する第2の定電
流源とを含むことを特徴とする利得可変増幅装置。An amplifier having a gain corresponding to the control current Icont, a function generator whose output current increases according to a predetermined characteristic according to an increase in the level of the input control signal Vcont, a first current mirror circuit, A first constant current source for branching and supplying a predetermined first constant current to an output of the function generator and an input of the first current mirror circuit; and a second constant current source for deriving a control current Icont of the amplifier as an output.
And a second predetermined mirror circuit corresponding to the maximum value of the control current Icont.
And a second constant current source for branching and supplying the constant current to the output of the first current mirror circuit and the input of the second current mirror circuit.
予め定める第3の定電流を、制御電流Icontの一部
として取り出す第3の定電流源が設けられることを特徴
とする請求項1記載の利得可変増幅装置。2. The apparatus according to claim 1, further comprising a third constant current source that extracts a predetermined third constant current corresponding to the minimum value of the control current Icont as a part of the control current Icont. Variable gain amplifier.
その第1カレントミラー回路の入力電流の最大時に流れ
る出力電流I4が第2定電流I2以上となるように定め
られることを特徴とする請求項2記載の利得可変増幅装
置。3. The mirror ratio of the first current mirror circuit is:
3. The variable gain amplifying device according to claim 2, wherein the output current I4 flowing when the input current of the first current mirror circuit is maximum is equal to or larger than the second constant current I2.
する増幅器と、 入力制御信号Vcontのレベルの増大に応じて予め定
める対数関数の特性に従って出力電流が増大する関数発
生器と、 制御電流Icontの最小値の対応する予め定める定電
流を、制御電流Icontの一部として取り出す定電流
源が設けられることを特徴とする利得可変増幅装置。4. An amplifier having a gain corresponding to the control current Icont, a function generator whose output current increases according to a predetermined logarithmic function according to an increase in the level of the input control signal Vcont, and a minimum value of the control current Icont. A variable gain amplifier, comprising: a constant current source for extracting a predetermined constant current corresponding to a value as a part of the control current Icont.
のトランジスタを有し、これらのトランジスタのベース
間に、増幅されるべき入力信号が与えられ、トランジス
タのコレクタから増幅された出力信号が導出され、前記
共通接続されたエミッタから取り出す制御電流Icon
tに対応する利得を有する増幅器と、 (b)対数変換回路であって、 第1抵抗R1と、 第2抵抗R2であって、第1抵抗R1の一端部と第2抵
抗R2の一端部との間に入力制御信号Vcontが与え
られる第2抵抗R2と、 コレクタとベースとが共通に第1抵抗R1の他端部に接
続され、エミッタが第2抵抗R2の他端部に接続される
第1トランジスタQ1と、 第1トランジスタQ1のベースが接続されるベースを有
し、コレクタが増幅器の前記共通接続されたエミッタに
接続され、エミッタが第2抵抗R2の前記一端部に接続
される第2トランジスタQ2とを有する対数変換回路と
を含むことを特徴とする利得可変増幅装置。5. An input signal to be amplified is provided between the bases of a pair of transistors whose emitters are connected in common, and an output signal amplified from a collector of the transistor is provided between the bases of the transistors. A derived control current Icon from the commonly connected emitter
(b) a logarithmic conversion circuit, wherein the first resistor R1 and the second resistor R2 are one end of the first resistor R1 and one end of the second resistor R2. A second resistor R2 to which an input control signal Vcont is supplied, a collector and a base commonly connected to the other end of the first resistor R1, and an emitter connected to the other end of the second resistor R2. A second transistor having a base to which the base of the first transistor is connected, a collector connected to the commonly connected emitter of the amplifier, and an emitter connected to the one end of the second resistor. And a logarithmic conversion circuit having a transistor Q2.
のトランジスタを有し、これらのトランジスタのベース
間に、増幅されるべき入力信号が与えられ、トランジス
タのコレクタから増幅された出力信号が導出され、前記
共通接続されたエミッタから取り出す制御電流Icon
tに対応する利得を有する増幅器と、 (b)入力電流に対応して前記制御電流Icontを取
り出すカレントミラー回路と、 (c)対数変換回路であって、 第1抵抗R1と、 第2抵抗R2であって、第1抵抗R1の一端部と第2抵
抗R2の一端部との間に入力制御信号Vcontが与え
られる第2抵抗R2と、 コレクタとベースとが共通に第1抵抗R1の他端部に接
続され、エミッタが第2抵抗R2の他端部に接続される
第1トランジスタQ1と、 第1トランジスタQ1のベースが接続されるベースを有
し、コレクタからカレントミラー回路への前記入力電流
を供給し、エミッタが第2抵抗R2の前記一端部に接続
される第2トランジスタQ2とを有する対数変換回路と
を含むことを特徴とする利得可変増幅装置。6. A transistor having a pair of transistors whose emitters are commonly connected, an input signal to be amplified is provided between bases of these transistors, and an output signal amplified from a collector of the transistor is provided. A derived control current Icon from the commonly connected emitter
an amplifier having a gain corresponding to t; (b) a current mirror circuit for extracting the control current Icont according to the input current; and (c) a logarithmic conversion circuit, wherein a first resistor R1 and a second resistor R2 are provided. A second resistor R2 to which an input control signal Vcont is applied between one end of the first resistor R1 and one end of the second resistor R2; and a collector and a base commonly connected to the other end of the first resistor R1. A first transistor Q1 whose emitter is connected to the other end of the second resistor R2, and a base to which the base of the first transistor Q1 is connected. And a logarithmic conversion circuit having an emitter connected to the one end of the second resistor R2 and a second transistor Q2.
のトランジスタを有し、これらのトランジスタのベース
間に、増幅されるべき入力信号が与えられ、トランジス
タのコレクタから増幅された出力信号が導出され、前記
共通接続されたエミッタから取り出す制御電流Icon
tに対応する利得を有する増幅器と、 (b)入力制御信号Vcontに対応して出力電流を供
給するカレントミラー回路と、 (c)対数変換回路であって、 抵抗と、 コレクタとベースとが共通に接続されてカレントミラー
回路からの出力電流が与えられ、エミッタが前記抵抗の
一端部に接続される第1トランジスタと、 第1トランジスタのベースが接続されるベースを有し、
コレクタが増幅器の前記共通接続されたエミッタに接続
され、エミッタが前記抵抗の他端部に接続される第2ト
ランジスタとを有する対数変換回路とを含むことを特徴
とする利得可変増幅装置。7. (a) A pair of transistors whose emitters are connected in common, an input signal to be amplified is provided between bases of these transistors, and an output signal amplified from a collector of the transistor is provided. A derived control current Icon from the commonly connected emitter
an amplifier having a gain corresponding to t; (b) a current mirror circuit for supplying an output current in response to the input control signal Vcont; and (c) a logarithmic conversion circuit, wherein a resistor, a collector and a base are common. , A first transistor having an emitter connected to one end of the resistor, a base connected to a base of the first transistor,
A logarithmic conversion circuit having a collector connected to the commonly connected emitter of the amplifier, and a second transistor having the emitter connected to the other end of the resistor.
のトランジスタを有し、これらのトランジスタのベース
間に、増幅されるべき入力信号が与えられ、トランジス
タのコレクタから増幅された出力信号が導出され、前記
共通接続されたエミッタから取り出す制御電流Icon
tに対応する利得を有する増幅器と、 (b)入力電流に対応して前記制御電流Icontを取
り出すカレントミラー回路と、 (c)制御用トランジスタと、 (d)演算増幅器であって、入力制御信号が与えられる
一方の入力端子と、制御用トランジスタのエミッタに接
続される他方の入力端子と、制御用トランジスタのベー
スに接続される出力端子とを有する演算増幅器と、 (e)演算増幅器の前記他方入力端子と電源の一端子と
の間に接続される制御用抵抗R3と、 (f)対数変換回路であって、 電源の他端子に接続される一端部を有する抵抗と、 コレクタとベースとが共通に制御用トランジスタのコレ
クタに接続され、エミッタが抵抗の他端部に接続される
第1トランジスタと、 第1トランジスタのベースが接続されるベースを有し、
コレクタからカレントミラー回路の前記入力電流を供給
し、エミッタが電源の前記他端子に接続される第2トラ
ンジスタとを有する対数変換回路を含むことを特徴とす
る利得可変増幅装置。(A) An input signal to be amplified is provided between bases of a pair of transistors whose emitters are connected in common, and an output signal amplified from a collector of the transistor is provided between the bases of the transistors. A derived control current Icon from the commonly connected emitter
an amplifier having a gain corresponding to t; (b) a current mirror circuit for extracting the control current Icont in accordance with an input current; (c) a control transistor; and (d) an operational amplifier, wherein the input control signal , An input terminal connected to the emitter of the control transistor, and an output terminal connected to the base of the control transistor; and (e) the other of the operational amplifiers A control resistor R3 connected between the input terminal and one terminal of the power supply; (f) a logarithmic conversion circuit, a resistor having one end connected to the other terminal of the power supply; a collector and a base. A first transistor connected in common to the collector of the control transistor and having an emitter connected to the other end of the resistor; and a base connected to a base of the first transistor. ,
A variable gain amplifying device, comprising: a logarithmic conversion circuit that supplies the input current of the current mirror circuit from a collector and has a second transistor whose emitter is connected to the other terminal of the power supply.
のトランジスタを有し、これらのトランジスタのベース
間に、増幅されるべき入力信号が与えられ、トランジス
タのコレクタから増幅された出力信号が導出され、前記
共通接続されたエミッタから取り出す制御電流Icon
tに対応する利得を有する増幅器と、 (b)入力電流に対応して出力電流を供給するカレント
ミラー回路と、 (c)対数変換回路であって、 エミッタ抵抗と、 コレクタとベースとが共通に接続されてカレントミラー
回路からの出力電流が与えられ、エミッタが前記エミッ
タ抵抗の一端部に接続される第1トランジスタと、 第1トランジスタのベースが接続されるベースを有し、
コレクタが増幅器の前記共通接続されたエミッタに接続
され、エミッタが前記エミッタ抵抗の他端部に接続され
る第2トランジスタとを有する対数変換回路と、 (d)カレントミラー回路の前記入力電流を流す制御用
トランジスタと、 (e)演算増幅器であって、入力制御信号Vcontが
与えられる一方の入力端子と、制御用トランジスタのエ
ミッタに接続される他方の入力端子と、制御用トランジ
スタのベースに接続される出力端子とを有する演算増幅
器と、 (f)演算増幅器の前記他方入力端子と電源との間に接
続される制御用抵抗R6とを含むことを特徴とする利得
可変増幅装置。9. A transistor having a pair of transistors whose emitters are commonly connected, an input signal to be amplified is provided between bases of these transistors, and an output signal amplified from a collector of the transistor is provided. A derived control current Icon from the commonly connected emitter
an amplifier having a gain corresponding to t; (b) a current mirror circuit for supplying an output current corresponding to the input current; and (c) a logarithmic conversion circuit, wherein the emitter resistance, the collector and the base are commonly used. A first transistor having an emitter connected to one end of the emitter resistor, a base connected to a base of the first transistor,
A logarithmic conversion circuit having a collector connected to the commonly connected emitter of the amplifier and an emitter connected to the other end of the emitter resistor; and (d) flowing the input current of the current mirror circuit. A control transistor; (e) an operational amplifier, one input terminal to which an input control signal Vcont is applied, the other input terminal connected to the emitter of the control transistor, and the base connected to the control transistor. And (f) a control resistor R6 connected between the other input terminal of the operational amplifier and a power supply.
対のトランジスタを有し、これらのトランジスタのベー
ス間に、増幅されるべき入力信号が与えられ、トランジ
スタのコレクタから増幅された出力信号が導出され、前
記共通接続されたエミッタから取り出す制御電流Ico
ntに対応する利得を有する増幅器と、 (b)電源の一端子に接続される一端部を有する制御用
抵抗R4と、 (c)対数変換回路であって、 電源の他端子に一端部が接続されるエミッタ抵抗と、 コレクタとベースとが共通に接続されてカレントミラー
回路からの出力電流が与えられ、エミッタが前記エミッ
タ抵抗の他端部に接続される第1トランジスタと、 第1トランジスタのベースが接続されるベースを有し、
コレクタが増幅器の前記共通接続されたエミッタに接続
され、エミッタが前記エミッタ抵抗の他端部に接続され
る第2トランジスタとを有する対数変換回路と、 (d)制御用抵抗R4の他端部に接続されるエミッタ
と、対数変換回路の第1トランジスタのコレクタに接続
されるコレクタとを有する制御用トランジスタと、 (e)演算増幅器であって、入力制御信号が与えられる
一方の入力端子と、制御用トランジスタのエミッタに接
続される他方の入力端子と、制御用トランジスタのベー
スに接続される出力端子とを有する演算増幅器とを有す
ることを特徴とする利得可変増幅装置。(A) A pair of transistors whose emitters are connected in common, an input signal to be amplified is provided between the bases of these transistors, and an output signal amplified from a collector of the transistor is provided. A control current Ico derived and taken out of said commonly connected emitter
(b) a control resistor R4 having one end connected to one terminal of the power supply; and (c) a logarithmic conversion circuit, one end of which is connected to the other terminal of the power supply. An emitter resistor connected in common, a collector and a base are connected in common, an output current from the current mirror circuit is applied, and a first transistor having an emitter connected to the other end of the emitter resistor; Has a base to which it is connected,
A logarithmic conversion circuit having a collector connected to the commonly connected emitter of the amplifier, and a second transistor having the emitter connected to the other end of the emitter resistor; and (d) connecting to the other end of the control resistor R4. A control transistor having an emitter connected thereto, and a collector connected to the collector of the first transistor of the logarithmic conversion circuit; and (e) one input terminal of the operational amplifier, to which an input control signal is applied; Variable gain amplifying device having an operational amplifier having the other input terminal connected to the emitter of the control transistor and an output terminal connected to the base of the control transistor.
対のトランジスタを有し、これらのトランジスタのベー
ス間に、増幅されるべき入力信号が与えられ、トランジ
スタのコレクタから増幅された出力信号が導出され、前
記共通接続されたエミッタから取り出す制御電流Ico
ntに対応する利得を有する増幅器と、 (b)入力電流に対応して前記制御電流Icontを取
り出すカレントミラー回路と、 (c)電源の一端子に接続されるコレクタを有する第1
制御用トランジスタと、 (d)第1演算増幅器であって、入力制御信号が与えら
れる一方の入力端子と、第1制御用トランジスタのエミ
ッタに接続される他方の入力端子と、第1制御用トラン
ジスタのベースに接続される出力端子とを有する第1演
算増幅器と、 (e)複数の利得切換え回路であって、各利得切換え回
路は、(e1)第1制御用トランジスタのエミッタに接
続される一端部を有する制御用抵抗と、(e2)制御用
抵抗の他端部に接続されるエミッタと、カレントミラー
回路に入力電流を与えるコレクタとを有する第2制御用
トランジスタと、(e3)基準電圧源と、(e4)基準
電圧源の電圧が与えられる一方の入力端子と、第2制御
用トランジスタのエミッタに接続される他方の入力端子
と、第2制御用トランジスタのベースに接続される出力
端子とを有する第2演算増幅器とを有し、(e5)各利
得切換え回路毎の基準電圧源の電圧は、相互に異なる利
得切換え回路とを含むことを特徴とする利得可変増幅装
置。(A) An input signal to be amplified is provided between the bases of a pair of transistors whose emitters are connected in common, and an output signal amplified from a collector of the transistor is provided between the bases of the transistors. A control current Ico derived and taken out of said commonly connected emitter
an amplifier having a gain corresponding to nt; (b) a current mirror circuit for extracting the control current Icont corresponding to an input current; and (c) a first mirror having a collector connected to one terminal of a power supply.
A control transistor, (d) a first operational amplifier, one input terminal to which an input control signal is supplied, another input terminal connected to an emitter of the first control transistor, and a first control transistor. A first operational amplifier having an output terminal connected to the base of (e), and (e) a plurality of gain switching circuits, each of the gain switching circuits being (e1) one end connected to the emitter of the first control transistor. (E2) a second control transistor having an emitter connected to the other end of the control resistor, and a collector for providing an input current to the current mirror circuit; and (e3) a reference voltage source. (E4) one input terminal to which the voltage of the reference voltage source is applied; the other input terminal connected to the emitter of the second control transistor; (E5) the voltage of the reference voltage source for each gain switching circuit includes a mutually different gain switching circuit. Variable amplification device.
対のトランジスタを有し、これらのトランジスタのベー
ス間に、増幅されるべき入力信号が与えられ、トランジ
スタのコレクタから増幅された出力信号が導出され、前
記共通接続されたエミッタから取り出す制御電流Ico
ntに対応する利得を有する増幅器と、 (b)第1入力電流に対応して前記制御電流Icont
を取り出す第1カレントミラー回路と、 (c)第2入力電流に対応して第1カレントミラー回路
の第1入力電流を出力する第2カレントミラー回路と、 (d)第2カレントミラー回路に第2入力電流を流すコ
レクタを有する第1制御用トランジスタと、 (e)第1演算増幅器であって、入力制御信号が与えら
れる一方の入力端子と、第1制御用トランジスタのエミ
ッタに接続される他方の入力端子と、第1制御用トラン
ジスタのベースに接続される出力端子とを有する第1演
算増幅器と、 (f)複数の利得切換え回路であって、各利得切換え回
路は、(f1)第1制御用トランジスタのエミッタに接
続される一端部を有する制御用抵抗と、(f2)制御用
抵抗の他端部に接続されるエミッタと、第2カレントミ
ラー回路に入力電流を与えるコレクタとを有する第2制
御用トランジスタと、(f3)基準電圧源と、(f4)
基準電圧源の電圧が与えられる一方の入力端子と、第2
制御用トランジスタのエミッタに接続される他方の入力
端子と、第2制御用トランジスタのベースに接続される
出力端子とを有する第2演算増幅器とを有し、(f5)
各利得切換え回路毎の基準電圧源の電圧は、相互に異な
る利得切換え回路と、 (g)第1制御用トランジスタのエミッタからの電流を
分岐して流す利得動作用抵抗とを含むことを特徴とする
利得可変増幅装置。12. (a) A pair of transistors whose emitters are connected in common, an input signal to be amplified is provided between bases of these transistors, and an output signal amplified from a collector of the transistor is provided. A control current Ico derived and taken out of said commonly connected emitter
an amplifier having a gain corresponding to nt, and (b) the control current Icont corresponding to a first input current.
(C) a second current mirror circuit that outputs a first input current of the first current mirror circuit in response to a second input current; and (d) a second current mirror circuit that outputs a second current mirror circuit. (E) a first operational amplifier having a collector through which an input current flows; and (e) a first operational amplifier, one input terminal to which an input control signal is applied, and the other connected to an emitter of the first control transistor. (F) a plurality of gain switching circuits, wherein each of the gain switching circuits comprises (f1) a first operational amplifier. A control resistor having one end connected to the emitter of the control transistor, an emitter connected to the other end of the control resistor, and an input current to the second current mirror circuit. A second control transistor having a collector, (f3) a reference voltage source, and (f4)
One input terminal to which the voltage of the reference voltage source is applied;
(F5) a second operational amplifier having another input terminal connected to the emitter of the control transistor and an output terminal connected to the base of the second control transistor;
The voltage of the reference voltage source for each gain switching circuit includes a gain switching circuit different from each other, and (g) a gain operating resistor for branching and flowing a current from the emitter of the first control transistor. Variable gain amplifier.
対のトランジスタを有し、これらのトランジスタのベー
ス間に、増幅されるべき入力信号が与えられ、トランジ
スタのコレクタから増幅された出力信号が導出され、前
記共通接続されたエミッタから取り出す制御電流Ico
ntに対応する利得を有する増幅器と、 (b)入力電流に対応して前記制御電流Icontを取
り出すカレントミラー回路と、 (c)カレントミラー回路に入力電流を流すコレクタを
有する第1制御用トランジスタと、 (d)演算増幅器であって、入力制御信号が与えられる
一方の入力端子と、第1制御用トランジスタのエミッタ
に接続される他方の入力端子と、第1制御用トランジス
タのベースに接続される出力端子とを有する第1演算増
幅器と、 (e)複数の利得切換え回路であって、各利得切換え回
路は、(e1)第1制御用トランジスタのエミッタに接
続される一端部を有する制御用抵抗と、(e2)制御用
抵抗の他端部に接続されるエミッタと、カレントミラー
回路に入力電流を与えるコレクタとを有する第2制御用
トランジスタと、(e3)基準電圧源と、(e4)基準
電圧源の電圧が与えられる一方の入力端子と、第2制御
用トランジスタのエミッタに接続される他方の入力端子
と、第2制御用トランジスタのベースに接続される出力
端子とを有する第2演算増幅器とを有し、(e5)各利
得切換え回路毎の基準電圧源の電圧は、相互に異なる利
得切換え回路と、 (f)第1制御用トランジスタのエミッタに電流を分岐
して流す利得動作用抵抗とを含むことを特徴とする利得
可変増幅装置。(A) An input signal to be amplified is provided between the bases of a pair of transistors whose emitters are connected in common, and an output signal amplified from a collector of the transistor is provided between the bases of the transistors. A control current Ico derived and taken out of said commonly connected emitter
an amplifier having a gain corresponding to nt, (b) a current mirror circuit for extracting the control current Icont corresponding to the input current, and (c) a first control transistor having a collector for flowing the input current to the current mirror circuit. (D) an operational amplifier, which is connected to one input terminal to which an input control signal is supplied, the other input terminal connected to the emitter of the first control transistor, and the base of the first control transistor. A first operational amplifier having an output terminal; and (e) a plurality of gain switching circuits, each gain switching circuit comprising: (e1) a control resistor having one end connected to the emitter of the first control transistor. And (e2) a second control transistor having an emitter connected to the other end of the control resistor and a collector for providing an input current to the current mirror circuit. (E3) a reference voltage source, (e4) one input terminal to which the voltage of the reference voltage source is applied, the other input terminal connected to the emitter of the second control transistor, and a second control transistor. (E5) the voltage of the reference voltage source for each gain switching circuit is different from each other, and (f) the first control And a gain operating resistor for branching and flowing a current to an emitter of the transistor.
対のトランジスタを有し、これらのトランジスタのベー
ス間に、増幅されるべき入力信号が与えられ、トランジ
スタのコレクタから増幅された出力信号が導出され、前
記共通接続されたエミッタから取り出す制御電流Ico
ntに対応する利得を有する増幅器と、 (b)第1入力電流に対応して前記制御電流Icont
を取り出す第1カレントミラー回路と、 (c)第2入力電流に対応して第1カレントミラー回路
の第1入力電流を出力する第2カレントミラー回路と、 (d)第1制御用トランジスタと、 (e)第1演算増幅器であって、入力制御信号が与えら
れる一方の入力端子と、第1制御用トランジスタのエミ
ッタに接続される他方の入力端子と、第1制御用トラン
ジスタのベースに接続される出力端子とを有する第1演
算増幅器と、 (f)複数の利得切換え回路であって、各利得切換え回
路は、(f1)第1制御用トランジスタのエミッタに接
続される一端部を有する制御用抵抗と、(f2)制御用
抵抗の他端部に接続されるエミッタと、カレントミラー
回路に入力電流を与えるコレクタとを有する第2制御用
トランジスタと、(f3)基準電圧源と、(f4)基準
電圧源の電圧が与えられる一方の入力端子と、第2制御
用トランジスタのエミッタに接続される他方の入力端子
と、第2制御用トランジスタのベースに接続される出力
端子とを有する第2演算増幅器とを有し、(f5)各利
得切換え回路毎の基準電圧源の電圧は、相互に異なる利
得切換え回路とを含むことを特徴とする利得可変増幅装
置。14. (a) A pair of transistors whose emitters are commonly connected, an input signal to be amplified is provided between bases of these transistors, and an output signal amplified from a collector of the transistor is provided. A control current Ico derived and taken out of said commonly connected emitter
an amplifier having a gain corresponding to nt, and (b) the control current Icont corresponding to a first input current.
(C) a second current mirror circuit that outputs a first input current of the first current mirror circuit in response to a second input current; (d) a first control transistor; (E) a first operational amplifier, one input terminal to which an input control signal is applied, the other input terminal connected to the emitter of the first control transistor, and the base connected to the first control transistor. (F) a plurality of gain switching circuits, wherein each gain switching circuit has one end connected to the emitter of the (f1) first control transistor. A second control transistor having a resistor, (f2) an emitter connected to the other end of the control resistor, and a collector for providing an input current to the current mirror circuit; and (f3) a reference voltage source. (F4) one input terminal supplied with the voltage of the reference voltage source, the other input terminal connected to the emitter of the second control transistor, and the output terminal connected to the base of the second control transistor. And (f5) a voltage of a reference voltage source for each gain switching circuit includes a gain switching circuit different from each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8182493A JPH1028023A (en) | 1996-07-11 | 1996-07-11 | Variable gain amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8182493A JPH1028023A (en) | 1996-07-11 | 1996-07-11 | Variable gain amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1028023A true JPH1028023A (en) | 1998-01-27 |
Family
ID=16119259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8182493A Pending JPH1028023A (en) | 1996-07-11 | 1996-07-11 | Variable gain amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1028023A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100506351B1 (en) * | 2002-12-10 | 2005-08-05 | 한국전자통신연구원 | Variable gain amplifier |
US6958656B2 (en) | 1999-10-28 | 2005-10-25 | Renesas Technology Corp. | Power amplifier module |
JP2006238165A (en) * | 2005-02-25 | 2006-09-07 | Fujitsu Ltd | Early effect cancelling circuit, differential amplifier, linear regulator, and early effect cancelling method |
CN112367056A (en) * | 2020-11-26 | 2021-02-12 | 杭州春来科技有限公司 | Logarithmic amplifier |
-
1996
- 1996-07-11 JP JP8182493A patent/JPH1028023A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958656B2 (en) | 1999-10-28 | 2005-10-25 | Renesas Technology Corp. | Power amplifier module |
US7078975B2 (en) | 1999-10-28 | 2006-07-18 | Renesas Technology Corp. | Power amplifier module |
KR100506351B1 (en) * | 2002-12-10 | 2005-08-05 | 한국전자통신연구원 | Variable gain amplifier |
JP2006238165A (en) * | 2005-02-25 | 2006-09-07 | Fujitsu Ltd | Early effect cancelling circuit, differential amplifier, linear regulator, and early effect cancelling method |
CN112367056A (en) * | 2020-11-26 | 2021-02-12 | 杭州春来科技有限公司 | Logarithmic amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5418494A (en) | Variable gain amplifier for low supply voltage systems | |
US7432765B2 (en) | Variable gain amplifier, mixer and quadrature modulator using the same | |
US6583667B1 (en) | High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic | |
US5471654A (en) | Transmitting/receiving unit having automatic gain control system with temperature compensation | |
US5030923A (en) | Variable gain amplifier | |
US6348829B1 (en) | RMS-DC converter having detector cell with dynamically adjustable scaling factor | |
US4220875A (en) | Electronic circuit having its impedance controlled by an external signal | |
US6169452B1 (en) | Gain control, variable gain and automatic gain control amplifiers including differential circuit transistors and current splitter | |
EP0599399B1 (en) | Apparatus with received-signal-strength indicator and electronic circuit including logarithmic detector | |
US5389893A (en) | Circuit for a controllable amplifier | |
WO2000003474A2 (en) | Converter circuit and variable gain amplifier with temperature compensation | |
JPH07141452A (en) | Multiplying circuit | |
US5936391A (en) | Partially temperature compensated low noise voltage reference | |
US5278518A (en) | Amplifying circuit with exponential gain control | |
JPH1028023A (en) | Variable gain amplifier | |
KR930002040B1 (en) | Amplifier | |
JP2733962B2 (en) | Gain control amplifier | |
US7196577B2 (en) | Amplifier with capacitor selection | |
US7345526B2 (en) | Linear-in-decibel current generators | |
US4727335A (en) | Gain-controlled amplifier | |
JP2000269757A (en) | Gain control circuit | |
US6590437B2 (en) | Logarithmic amplifier | |
JP2619858B2 (en) | Function approximation function generator | |
KR20030086437A (en) | Signal processing stage and radio frequency tuner | |
JP3517760B2 (en) | Variable gain amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030408 |