JPH10143131A - 復号画像表示装置とその表示メモリ制御方法 - Google Patents
復号画像表示装置とその表示メモリ制御方法Info
- Publication number
- JPH10143131A JPH10143131A JP29379596A JP29379596A JPH10143131A JP H10143131 A JPH10143131 A JP H10143131A JP 29379596 A JP29379596 A JP 29379596A JP 29379596 A JP29379596 A JP 29379596A JP H10143131 A JPH10143131 A JP H10143131A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- image data
- divided
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Editing Of Facsimile Originals (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【課題】 ＭＰＥＧでは、マクロブロック単位で復号を
行うため、１スライスライン分の復号が終わらないとラ
スタスキャンによる復号画像の表示を開始できず、ま
た、１スライスライン分の表示が終わらないと、その１
スライスライン分の表示メモリを次回の復号画像格納用
のメモリとして割り当て直すことができないため、最低
でも２スライスライン分の容量のメモリが必要であっ
た。 【解決手段】 水平方向に読み出し終えたメモリ領域が
順次、次のスライスラインのデータの格納領域として割
り当てられるように、書き込み用のアドレスの二進値
を、表示メモリ５への書き込みを終えたスライスライン
数のカウント値×ｎビットだけ左にローテートシフトさ
せ、読み出し用のアドレスの二進値を、表示メモリへの
書き込みを終えたスライスライン数のカウント値に１を
減じた値×ｎビットだけ左にローテートシフトさせる。
行うため、１スライスライン分の復号が終わらないとラ
スタスキャンによる復号画像の表示を開始できず、ま
た、１スライスライン分の表示が終わらないと、その１
スライスライン分の表示メモリを次回の復号画像格納用
のメモリとして割り当て直すことができないため、最低
でも２スライスライン分の容量のメモリが必要であっ
た。 【解決手段】 水平方向に読み出し終えたメモリ領域が
順次、次のスライスラインのデータの格納領域として割
り当てられるように、書き込み用のアドレスの二進値
を、表示メモリ５への書き込みを終えたスライスライン
数のカウント値×ｎビットだけ左にローテートシフトさ
せ、読み出し用のアドレスの二進値を、表示メモリへの
書き込みを終えたスライスライン数のカウント値に１を
減じた値×ｎビットだけ左にローテートシフトさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、符号化された画像
データを復号する復号器からの入力データをラスタスキ
ャンでモニタ等に表示するための復号画像表示装置とそ
の表示メモリ制御方法に関する。
データを復号する復号器からの入力データをラスタスキ
ャンでモニタ等に表示するための復号画像表示装置とそ
の表示メモリ制御方法に関する。
【０００２】
【従来の技術】ＭＰＥＧ２ではフレーム構造で符号化さ
れたデータ構造が存在する。このようにフレーム構造で
符号化されたデータを復号する際には、１フレーム期間
に２フィールド分の画像データを復号することになる。
このため、復号画像をラスタスキャンでモニタ等に表示
するために、例えば特開平８−１０７４８２号公報で示
されているように、１フレーム分の画像データの復号を
開始してから１フィールド期間後に復号画像の表示を開
始するようにしている。
れたデータ構造が存在する。このようにフレーム構造で
符号化されたデータを復号する際には、１フレーム期間
に２フィールド分の画像データを復号することになる。
このため、復号画像をラスタスキャンでモニタ等に表示
するために、例えば特開平８−１０７４８２号公報で示
されているように、１フレーム分の画像データの復号を
開始してから１フィールド期間後に復号画像の表示を開
始するようにしている。
【０００３】しかしながら、上記従来の方法では、図５
に示すように復号した画像を直ちに表示することのでき
るフィールド構造の場合でも、ＭＰＥＧでは、図６
（ａ）に示すようにマクロブロック単位で復号を行うた
め、１スライスライン分の復号が終わらないとラスタス
キャンによる復号画像の表示を開始できず（図６（ｂ）
参照）、また、１スライスライン分の表示が終わらない
と、その１スライスライン分の表示メモリを次回の復号
画像格納用のメモリとして割り当て直すことができない
（図６（ｃ）参照）。このため、図７に示すように、最
低でも２スライスライン分の容量のメモリが必要であっ
た。
に示すように復号した画像を直ちに表示することのでき
るフィールド構造の場合でも、ＭＰＥＧでは、図６
（ａ）に示すようにマクロブロック単位で復号を行うた
め、１スライスライン分の復号が終わらないとラスタス
キャンによる復号画像の表示を開始できず（図６（ｂ）
参照）、また、１スライスライン分の表示が終わらない
と、その１スライスライン分の表示メモリを次回の復号
画像格納用のメモリとして割り当て直すことができない
（図６（ｃ）参照）。このため、図７に示すように、最
低でも２スライスライン分の容量のメモリが必要であっ
た。
【０００４】
【発明が解決しようとする課題】このように、マクロブ
ロック単位で復号された画像データを入力してメモリに
書き込み、このメモリから画像データをラスタスキャン
で表示する順に読み出す場合においては、その表示メモ
リの容量として最低でも２スライスライン分の容量が必
要であった。
ロック単位で復号された画像データを入力してメモリに
書き込み、このメモリから画像データをラスタスキャン
で表示する順に読み出す場合においては、その表示メモ
リの容量として最低でも２スライスライン分の容量が必
要であった。
【０００５】本発明はこのような課題を解決するための
もので、より少ない表示メモリ容量で、マクロブロック
単位で復号される画像データを復号、表示することので
きる復号画像表示装置とその表示メモリ制御方法の提供
を目的としている。
もので、より少ない表示メモリ容量で、マクロブロック
単位で復号される画像データを復号、表示することので
きる復号画像表示装置とその表示メモリ制御方法の提供
を目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、マクロブロック単位で復号された画像デ
ータを入力してメモリに書き込み、このメモリから画像
データをラスタスキャンで表示する順に読み出す装置に
おいて、復号されたマクロブロック単位の画像データを
垂直方向に分割する分割手段と、分割手段によって分割
された画像データ毎に書き込み用のアドレスを発生する
第１のアドレス発生手段と、メモリへの書き込みを終え
たスライスライン数をカウントするカウント手段と、第
１のアドレス発生手段より発生したアドレスの二進値を
前記カウント手段のカウント値に応じたビット数だけ左
にローテートシフトする第１のシフト手段と、第１のシ
フト手段により得たアドレスに従って、分割手段によっ
て分割された各画像データを前記メモリに書き込む書き
込み手段と、メモリからの読み出し用のアドレスを発生
する第２のアドレス発生手段と、第２のアドレス発生手
段より発生したアドレスの二進値をカウント手段のカウ
ント値に応じたビット数だけ左にローテートシフトする
第２のシフト手段と、第２のシフト手段により得たアド
レスに従って、メモリからデータを読み出す読み出し手
段とを具備することを特徴とする。
に、本発明は、マクロブロック単位で復号された画像デ
ータを入力してメモリに書き込み、このメモリから画像
データをラスタスキャンで表示する順に読み出す装置に
おいて、復号されたマクロブロック単位の画像データを
垂直方向に分割する分割手段と、分割手段によって分割
された画像データ毎に書き込み用のアドレスを発生する
第１のアドレス発生手段と、メモリへの書き込みを終え
たスライスライン数をカウントするカウント手段と、第
１のアドレス発生手段より発生したアドレスの二進値を
前記カウント手段のカウント値に応じたビット数だけ左
にローテートシフトする第１のシフト手段と、第１のシ
フト手段により得たアドレスに従って、分割手段によっ
て分割された各画像データを前記メモリに書き込む書き
込み手段と、メモリからの読み出し用のアドレスを発生
する第２のアドレス発生手段と、第２のアドレス発生手
段より発生したアドレスの二進値をカウント手段のカウ
ント値に応じたビット数だけ左にローテートシフトする
第２のシフト手段と、第２のシフト手段により得たアド
レスに従って、メモリからデータを読み出す読み出し手
段とを具備することを特徴とする。
【０００７】さらに、本発明は、具体的には、マクロブ
ロック単位で復号された画像データを入力してメモリに
書き込み、このメモリから画像データをラスタスキャン
で表示する順に読み出す装置において、復号されたマク
ロブロック単位の画像データを前記マクロブロックの垂
直方向の画素数の数（２n ）に分割する分割手段と、分
割手段によって分割された画像データ毎に書き込み用の
アドレスを発生する第１のアドレス発生手段と、メモリ
への書き込みを終えたスライスライン数をカウントする
カウント手段と、第１のアドレス発生手段より発生した
アドレスの二進値を、カウント手段のカウント値にｎを
乗じたビット数だけ左にローテートシフトする第１のシ
フト手段と、第１のシフト手段により得たアドレスに従
って、分割手段によって分割された各画像データをメモ
リに書き込む書き込み手段と、メモリからの読み出し用
のアドレスを発生する第２のアドレス発生手段と、第２
のアドレス発生手段より発生したアドレスの二進値をカ
ウント手段のカウント値から１を減じた値にｎを乗じた
ビット数だけ左にローテートシフトする第２のシフト手
段と、第２のシフト手段により得たアドレスに従って、
メモリからデータを読み出す読み出し手段とを具備する
ことを特徴とする。
ロック単位で復号された画像データを入力してメモリに
書き込み、このメモリから画像データをラスタスキャン
で表示する順に読み出す装置において、復号されたマク
ロブロック単位の画像データを前記マクロブロックの垂
直方向の画素数の数（２n ）に分割する分割手段と、分
割手段によって分割された画像データ毎に書き込み用の
アドレスを発生する第１のアドレス発生手段と、メモリ
への書き込みを終えたスライスライン数をカウントする
カウント手段と、第１のアドレス発生手段より発生した
アドレスの二進値を、カウント手段のカウント値にｎを
乗じたビット数だけ左にローテートシフトする第１のシ
フト手段と、第１のシフト手段により得たアドレスに従
って、分割手段によって分割された各画像データをメモ
リに書き込む書き込み手段と、メモリからの読み出し用
のアドレスを発生する第２のアドレス発生手段と、第２
のアドレス発生手段より発生したアドレスの二進値をカ
ウント手段のカウント値から１を減じた値にｎを乗じた
ビット数だけ左にローテートシフトする第２のシフト手
段と、第２のシフト手段により得たアドレスに従って、
メモリからデータを読み出す読み出し手段とを具備する
ことを特徴とする。
【０００８】すなわち、本発明においては、以上の構成
によって、図４に示すように、あるスライスラインの復
号画像の表示が開始され、メモリからデータが読み出さ
れると水平方向にデータの読み出し終えた領域が発生す
るので、このように水平方向に読み出し終えた領域が順
次、次のスライスラインのデータの格納領域として割り
当てられるように、書き込み用のアドレスの二進値を、
メモリへの書き込みを終えたスライスライン数のカウン
ト値に応じたビット数（具体的にはカウント値×ｎビッ
ト）だけ左にローテートシフトさせ、読み出し用のアド
レスの二進値を、メモリへの書き込みを終えたスライス
ライン数のカウント値に応じたビット数（具体的には
（カウント値−１）×ｎビット）だけ左にローテートシ
フトさせる。 これにより、少なくとも１スライスライ
ン分のメモリ容量があれば、マクロブロック単位で復号
される画像データを復号、表示することができる。
によって、図４に示すように、あるスライスラインの復
号画像の表示が開始され、メモリからデータが読み出さ
れると水平方向にデータの読み出し終えた領域が発生す
るので、このように水平方向に読み出し終えた領域が順
次、次のスライスラインのデータの格納領域として割り
当てられるように、書き込み用のアドレスの二進値を、
メモリへの書き込みを終えたスライスライン数のカウン
ト値に応じたビット数（具体的にはカウント値×ｎビッ
ト）だけ左にローテートシフトさせ、読み出し用のアド
レスの二進値を、メモリへの書き込みを終えたスライス
ライン数のカウント値に応じたビット数（具体的には
（カウント値−１）×ｎビット）だけ左にローテートシ
フトさせる。 これにより、少なくとも１スライスライ
ン分のメモリ容量があれば、マクロブロック単位で復号
される画像データを復号、表示することができる。
【０００９】
【発明の実施の形態】以下、本発明を実施する場合の形
態について図面を参照しながら説明する。
態について図面を参照しながら説明する。
【００１０】図１は本実施形態の復号画像表示装置の構
成を示すブロック図である。同図に示すように、この復
号画像表示装置は、垂直方向分割部１、Ｗｒｉｔｅアド
レス発生部２、スライスカウンタ部３、ローテートシフ
ト部４、表示メモリ５、メモリ書き込み手段６、Ｒｅａ
ｄアドレス発生部７、ローテートシフト部８及びメモリ
読み出し手段９から構成される。
成を示すブロック図である。同図に示すように、この復
号画像表示装置は、垂直方向分割部１、Ｗｒｉｔｅアド
レス発生部２、スライスカウンタ部３、ローテートシフ
ト部４、表示メモリ５、メモリ書き込み手段６、Ｒｅａ
ｄアドレス発生部７、ローテートシフト部８及びメモリ
読み出し手段９から構成される。
【００１１】垂直方向分割部１は、例えばＭＰＥＧで符
号化された画像データをデコード回路でマクロブロック
毎に復号された例えば１６×１６画素のデータを入力
し、このマクロブロック単位のデータを水平方向の１６
画素を１ｗｏｒｄとして垂直方向に２n 分割つまりマク
ロブロックの垂直方向の画素数の数に分割する。
号化された画像データをデコード回路でマクロブロック
毎に復号された例えば１６×１６画素のデータを入力
し、このマクロブロック単位のデータを水平方向の１６
画素を１ｗｏｒｄとして垂直方向に２n 分割つまりマク
ロブロックの垂直方向の画素数の数に分割する。
【００１２】Ｗｒｉｔｅアドレス発生部２は、垂直方向
分割部１で垂直方向に２n 分割された１ｗｏｒｄ毎のデ
ータの書き込み用のアドレスを発生する部分であり、ス
ライスラインの先頭で０に初期化され、１ｗｏｒｄ毎の
データに対して値が１ずつ増加するアドレスを発生す
る。
分割部１で垂直方向に２n 分割された１ｗｏｒｄ毎のデ
ータの書き込み用のアドレスを発生する部分であり、ス
ライスラインの先頭で０に初期化され、１ｗｏｒｄ毎の
データに対して値が１ずつ増加するアドレスを発生す
る。
【００１３】スライスカウンタ部３は、表示メモリ５へ
の書き込みを終えたスライスラインの数、つまり現在復
号しているスライスラインが何番目のスライスラインで
あるかをカウントする部分である。
の書き込みを終えたスライスラインの数、つまり現在復
号しているスライスラインが何番目のスライスラインで
あるかをカウントする部分である。
【００１４】ローテートシフト部４は、Ｗｒｉｔｅアド
レス発生部２で発生する書き込みアドレスの二進値を、
スライスカウンタ部３から得られるカウント値×ｎビッ
トだけ左方向にローテートシフト（桁上げ）させる。
レス発生部２で発生する書き込みアドレスの二進値を、
スライスカウンタ部３から得られるカウント値×ｎビッ
トだけ左方向にローテートシフト（桁上げ）させる。
【００１５】表示メモリ５は、マクロブロック単位に復
号されたデータを表示のために読み出されるまでの間保
持しておくためのメモリである。
号されたデータを表示のために読み出されるまでの間保
持しておくためのメモリである。
【００１６】メモリ書き込み手段６は、ローテートシフ
ト部４により得られるローテートシフト後の書き込みア
ドレスに従って表示メモリ５にデータを書き込む。
ト部４により得られるローテートシフト後の書き込みア
ドレスに従って表示メモリ５にデータを書き込む。
【００１７】Ｒｅａｄアドレス発生部７は、表示メモリ
５に蓄えられている復号画像を、ラスタスキャンでモニ
タ等に表示する順にデータを読み出すためのアドレスを
発生する部分である。このＲｅａｄアドレス発生部７
は、読み出しラインの先頭毎に初期値が０から２n −１
までの間で１ずつ増加し、その初期値から１ｗｏｒｄデ
ータが読み出される毎に２n 増加するアドレスを発生す
る。
５に蓄えられている復号画像を、ラスタスキャンでモニ
タ等に表示する順にデータを読み出すためのアドレスを
発生する部分である。このＲｅａｄアドレス発生部７
は、読み出しラインの先頭毎に初期値が０から２n −１
までの間で１ずつ増加し、その初期値から１ｗｏｒｄデ
ータが読み出される毎に２n 増加するアドレスを発生す
る。
【００１８】ローテートシフト部８は、Ｒｅａｄアドレ
ス発生部７で発生する読み出しアドレスを、スライスカ
ウンタ部３から得られる（カウント値−１）×ｎビット
だけ左方向にローテートシフトさせる。
ス発生部７で発生する読み出しアドレスを、スライスカ
ウンタ部３から得られる（カウント値−１）×ｎビット
だけ左方向にローテートシフトさせる。
【００１９】メモリ読み出し手段９は、ローテートシフ
ト部８により得られるローテートシフト後の読み出しア
ドレスに従って表示メモリ５から復号画像を１ワードず
つラスタスキャンでモニタ等に表示する順に読み出す。
ト部８により得られるローテートシフト後の読み出しア
ドレスに従って表示メモリ５から復号画像を１ワードず
つラスタスキャンでモニタ等に表示する順に読み出す。
【００２０】次に、この復号画像表示装置において、Ｍ
ＰＥＧで符号化されたフィールド構造の画像を復号、表
示する場合のメモリ制御の動作について説明する。
ＰＥＧで符号化されたフィールド構造の画像を復号、表
示する場合のメモリ制御の動作について説明する。
【００２１】まず、ＭＰＥＧのデコード回路でマクロブ
ロック単位に復号された１スライスライン目のデータ
は、垂直方向分割手段１によって、図２で示すように、
水平方向の１６画素を１ｗｏｒｄとして垂直方向に２n
分割される。本例において、マクロブロックの垂直方向
の画素数は１６であるため、ｎ＝４である。
ロック単位に復号された１スライスライン目のデータ
は、垂直方向分割手段１によって、図２で示すように、
水平方向の１６画素を１ｗｏｒｄとして垂直方向に２n
分割される。本例において、マクロブロックの垂直方向
の画素数は１６であるため、ｎ＝４である。
【００２２】これら垂直方向に分割された１ｗｏｒｄ毎
のデータに対して、Ｗｒｉｔｅアドレス発生部２は、初
期値“０”から値が１ずつ増加するような書き込みアド
レスを発生し、これをローテートシフト部４に出力す
る。
のデータに対して、Ｗｒｉｔｅアドレス発生部２は、初
期値“０”から値が１ずつ増加するような書き込みアド
レスを発生し、これをローテートシフト部４に出力す
る。
【００２３】ローテートシフト部４は、スライスカウン
タ部３からのスライスカウント値を入力し、Ｗｒｉｔｅ
アドレス発生部２から入力した書き込みアドレスに対す
るローテートシフトを行う。１スライスライン目はスラ
イスカウント値が“０”であるため、ローテートシフト
量は０×ｎビット＝０となり、Ｗｒｉｔｅアドレス発生
部２から入力した書き込みアドレスはそのまま表示メモ
リ５に与えられ、その書き込みアドレスに１スライスラ
イン目のデータが書き込まれる（図３（ａ）参照）。
タ部３からのスライスカウント値を入力し、Ｗｒｉｔｅ
アドレス発生部２から入力した書き込みアドレスに対す
るローテートシフトを行う。１スライスライン目はスラ
イスカウント値が“０”であるため、ローテートシフト
量は０×ｎビット＝０となり、Ｗｒｉｔｅアドレス発生
部２から入力した書き込みアドレスはそのまま表示メモ
リ５に与えられ、その書き込みアドレスに１スライスラ
イン目のデータが書き込まれる（図３（ａ）参照）。
【００２４】なお、Ｗｒｉｔｅアドレス発生部２が発生
するアドレスは、表示メモリ５の容量が１スライスライ
ン分以上でかつ２m となる容量であるのでｍビットで表
され、ローテートシフト部４はｍビットで表されるアド
レスをカウント値×ｎビットだけ左方向にローテートシ
フトさせる。
するアドレスは、表示メモリ５の容量が１スライスライ
ン分以上でかつ２m となる容量であるのでｍビットで表
され、ローテートシフト部４はｍビットで表されるアド
レスをカウント値×ｎビットだけ左方向にローテートシ
フトさせる。
【００２５】表示メモリ５に１スライスライン分のデー
タが書き込まれると、スライスカウンタ部３のカウント
値が１増加して“１”となり、Ｒｅａｄアドレス発生部
７から読み出しアドレスが発生してローテートシフト部
８に出力される。
タが書き込まれると、スライスカウンタ部３のカウント
値が１増加して“１”となり、Ｒｅａｄアドレス発生部
７から読み出しアドレスが発生してローテートシフト部
８に出力される。
【００２６】ローテートシフト部８は、スライスカウン
タ部３からのスライスカウント値を入力し、読み出しア
ドレスに対するローテートシフトを行う。１スライスラ
イン目の読み出し時は、スライスカウント値が“１”で
あるため、ローテートシフト量は（１−１）×ｎビット
＝０となり、Ｒｅａｄアドレス発生部７から入力した読
み出しアドレスはそのまま表示メモリ５に与えられ、そ
の読み出しアドレスのデータが表示メモリ５から読み出
される（図３（ｂ）参照）。
タ部３からのスライスカウント値を入力し、読み出しア
ドレスに対するローテートシフトを行う。１スライスラ
イン目の読み出し時は、スライスカウント値が“１”で
あるため、ローテートシフト量は（１−１）×ｎビット
＝０となり、Ｒｅａｄアドレス発生部７から入力した読
み出しアドレスはそのまま表示メモリ５に与えられ、そ
の読み出しアドレスのデータが表示メモリ５から読み出
される（図３（ｂ）参照）。
【００２７】なお、Ｒｅａｄアドレス発生部７が発生す
るアドレスは、表示メモリ５の容量が１スライスライン
分以上でかつ２m となる容量であるのでやはりｍビット
で表され、ローテートシフト部８はｍビットで表される
アドレスを（カウント値−１）×ｎビットだけ左方向に
ローテートシフトさせる。
るアドレスは、表示メモリ５の容量が１スライスライン
分以上でかつ２m となる容量であるのでやはりｍビット
で表され、ローテートシフト部８はｍビットで表される
アドレスを（カウント値−１）×ｎビットだけ左方向に
ローテートシフトさせる。
【００２８】１スライスライン目の復号画像の表示が開
始され、表示メモリ５からデータが読み出されると、水
平方向にデータの読み出し終えた領域が発生する。本実
施形態では、図４に示すように、この水平方向に読み出
し終えた領域を順次、次のスライスライン目のデータの
格納領域として割り当る。この場合、水平方向にデータ
の読み出し終えた領域を示すアドレスは、書き込みアド
レス発生手段２で発生したアドレス（１スライスライン
目で用いた書き込みアドレス）に対して、マクロブロッ
クの垂直方向の分割数である２n を掛けた値となる。
始され、表示メモリ５からデータが読み出されると、水
平方向にデータの読み出し終えた領域が発生する。本実
施形態では、図４に示すように、この水平方向に読み出
し終えた領域を順次、次のスライスライン目のデータの
格納領域として割り当る。この場合、水平方向にデータ
の読み出し終えた領域を示すアドレスは、書き込みアド
レス発生手段２で発生したアドレス（１スライスライン
目で用いた書き込みアドレス）に対して、マクロブロッ
クの垂直方向の分割数である２n を掛けた値となる。
【００２９】そこで、ローテートシフト部４は、書き込
みアドレス発生部２より発生した書き込みアドレスを、
スライスカウンタ部３のカウント値“１”×ｎビットだ
け左方向にローテートシフトさせて表示メモリ５に与え
る。これにより、２スライスライン目のデータは、水平
方向に読み出しを終えた表示メモリ５の領域に順次書き
込まれることになる（図３（ｃ）参照）。
みアドレス発生部２より発生した書き込みアドレスを、
スライスカウンタ部３のカウント値“１”×ｎビットだ
け左方向にローテートシフトさせて表示メモリ５に与え
る。これにより、２スライスライン目のデータは、水平
方向に読み出しを終えた表示メモリ５の領域に順次書き
込まれることになる（図３（ｃ）参照）。
【００３０】１スライスライン目の表示が終了し、表示
メモリ５に１スライスライン分のデータが書き込まれる
と、スライスカウンタ部３のカウント値が１増加して
“２”となり、Ｒｅａｄアドレス発生部７から読み出し
アドレスが発生してローテートシフト部８に出力され
る。
メモリ５に１スライスライン分のデータが書き込まれる
と、スライスカウンタ部３のカウント値が１増加して
“２”となり、Ｒｅａｄアドレス発生部７から読み出し
アドレスが発生してローテートシフト部８に出力され
る。
【００３１】ここで、表示のために表示メモリ５からデ
ータを読み出すべきアドレスは、Ｒｅａｄアドレス発生
部７で発生したアドレス（１スライスライン目で用いた
読み出しアドレス）に対してマクロブロックの垂直方向
の分割数である２n を掛けた値となる。
ータを読み出すべきアドレスは、Ｒｅａｄアドレス発生
部７で発生したアドレス（１スライスライン目で用いた
読み出しアドレス）に対してマクロブロックの垂直方向
の分割数である２n を掛けた値となる。
【００３２】そこで、ローテートシフト部８は、スライ
スカウンタ部３からのスライスカウント値を入力し、読
み出しアドレスに対するローテートシフトを行う。２ス
ライスライン目のデータの読み出し時は、スライスカウ
ント値が“２”であるため、ローテートシフト量は（２
−１）×ｎビットとなり、Ｒｅａｄアドレス発生部７か
ら入力した読み出しアドレスはｎビット左方向へローテ
ートシフトされて表示メモリ５に与えられる。これによ
り、表示メモリ５から、２スライスライン目のデータ
を、表示の順番で読み出すことができる（図３（ｄ）参
照）。
スカウンタ部３からのスライスカウント値を入力し、読
み出しアドレスに対するローテートシフトを行う。２ス
ライスライン目のデータの読み出し時は、スライスカウ
ント値が“２”であるため、ローテートシフト量は（２
−１）×ｎビットとなり、Ｒｅａｄアドレス発生部７か
ら入力した読み出しアドレスはｎビット左方向へローテ
ートシフトされて表示メモリ５に与えられる。これによ
り、表示メモリ５から、２スライスライン目のデータ
を、表示の順番で読み出すことができる（図３（ｄ）参
照）。
【００３３】このようにして以降のスライスラインにつ
いても、表示メモリ５への書き込み及び読み出しが同様
に行われる。
いても、表示メモリ５への書き込み及び読み出しが同様
に行われる。
【００３４】このように表示メモリ５のデータ読み出し
を終えた領域を順次、次のスライスラインのデータの書
き込み領域として割り当てるように構成したことで、表
示メモリ５の容量を２スライスライン分未満に抑えるこ
とが可能となる。
を終えた領域を順次、次のスライスラインのデータの書
き込み領域として割り当てるように構成したことで、表
示メモリ５の容量を２スライスライン分未満に抑えるこ
とが可能となる。
【００３５】なお、本実施形態では、画像データがフィ
ールド構造で符号化されている場合について説明した
が、画像データがフレーム構造で符号化されている場合
には、１フレーム期間に１フレーム分の画像を２度デコ
ードすればよい。つまり、１フィールド期間で１フレー
ム分の画像データを復号し、１フレーム分の画像データ
のうち１フィールド分だけを抽出して表示し、次のフィ
ールド期間でさらにもう１度、１フレーム分の画像デー
タを復号し、他方のフィールドを抽出して表示すること
で、フレーム構造の場合でも表示メモリの容量を１スラ
イスライン分以上でかつ、２のべき乗の容量に抑えるこ
とができる。
ールド構造で符号化されている場合について説明した
が、画像データがフレーム構造で符号化されている場合
には、１フレーム期間に１フレーム分の画像を２度デコ
ードすればよい。つまり、１フィールド期間で１フレー
ム分の画像データを復号し、１フレーム分の画像データ
のうち１フィールド分だけを抽出して表示し、次のフィ
ールド期間でさらにもう１度、１フレーム分の画像デー
タを復号し、他方のフィールドを抽出して表示すること
で、フレーム構造の場合でも表示メモリの容量を１スラ
イスライン分以上でかつ、２のべき乗の容量に抑えるこ
とができる。
【００３６】
【発明の効果】以土説明したように本発明によれば、水
平方向に読み出し終えたメモリ領域を順次、次のスライ
スラインのデータの格納領域として割り当てることによ
って、より少ない表示メモリ容量、例えば２スライスラ
イン分未満のメモリ容量で、マクロブロック単位で復号
される画像データを良好に復号、表示することができ
る。
平方向に読み出し終えたメモリ領域を順次、次のスライ
スラインのデータの格納領域として割り当てることによ
って、より少ない表示メモリ容量、例えば２スライスラ
イン分未満のメモリ容量で、マクロブロック単位で復号
される画像データを良好に復号、表示することができ
る。
【図１】本実施形態の復号画像表示装置の構成を示すブ
ロック図
ロック図
【図２】図１の垂直方向分割手段によるマクロブロック
の垂直分割を示す図
の垂直分割を示す図
【図３】図１の復号画像表示装置の表示メモリに対する
データの書き込み及び読み出しの方法を示す図
データの書き込み及び読み出しの方法を示す図
【図４】図１の復号画像表示装置の表示メモリへのマク
ロブロックの格納領域の割り当て方法を示す図
ロブロックの格納領域の割り当て方法を示す図
【図５】フィールド構造におけるメモリアクセス時のメ
モリアドレスと時間との関係を示す図
モリアドレスと時間との関係を示す図
【図６】従来の表示メモリへのマクロブロックの書き込
みと表示読み出しについて説明するための図
みと表示読み出しについて説明するための図
【図７】従来の表示メモリへのマクロブロックの格納領
域の割り当て方法を示す図
域の割り当て方法を示す図
１………垂直方向分割部 ２………Ｗｒｉｔｅアドレス発生部 ３………スライスカウンタ部 ４………ローテートシフト部 ５………表示メモリ ６………メモリ書き込み手段 ７………Ｒｅａｄアドレス発生部 ８………ローテートシフト部 ９………メモリ読み出し手段
Claims (8)
- 【請求項１】 マクロブロック単位で復号された画像デ
ータを入力してメモリに書き込み、このメモリから画像
データをラスタスキャンで表示する順に読み出す装置に
おいて、 前記復号されたマクロブロック単位の画像データを垂直
方向に分割する分割手段と、 前記分割手段によって分割された画像データ毎に書き込
み用のアドレスを発生する第１のアドレス発生手段と、 前記メモリへの書き込みを終えたスライスライン数をカ
ウントするカウント手段と、 前記第１のアドレス発生手段より発生したアドレスの二
進値を前記カウント手段のカウント値に応じたビット数
だけ左にローテートシフトする第１のシフト手段と、 前記第１のシフト手段により得たアドレスに従って、前
記分割手段によって分割された各画像データを前記メモ
リに書き込む書き込み手段と、 前記メモリからの読み出し用のアドレスを発生する第２
のアドレス発生手段と、 前記第２のアドレス発生手段より発生したアドレスの二
進値を前記カウント手段のカウント値に応じたビット数
だけ左にローテートシフトする第２のシフト手段と、 前記第２のシフト手段により得たアドレスに従って、前
記メモリからデータを読み出す読み出し手段とを具備す
ることを特徴とする復号画像表示装置。 - 【請求項２】 マクロブロック単位で復号された画像デ
ータを入力してメモリに書き込み、このメモリから前記
画像データをラスタスキャンで表示する順に読み出す装
置において、 前記復号されたマクロブロック単位の画像データを前記
マクロブロックの垂直方向の画素数の数（２n ）に分割
する分割手段と、 前記分割手段によって分割された画像データ毎に書き込
み用のアドレスを発生する第１のアドレス発生手段と、 前記メモリへの書き込みを終えたスライスライン数をカ
ウントするカウント手段と、 前記第１のアドレス発生手段より発生したアドレスの二
進値を、前記カウント手段のカウント値にｎを乗じたビ
ット数だけ左にローテートシフトする第１のシフト手段
と、 前記第１のシフト手段により得たアドレスに従って、前
記分割手段によって分割された各画像データを前記メモ
リに書き込む書き込み手段と、 前記メモリからの読み出し用のアドレスを発生する第２
のアドレス発生手段と、 前記第２のアドレス発生手段より発生したアドレスの二
進値を前記カウント手段のカウント値から１を減じた値
にｎを乗じたビット数だけ左にローテートシフトする第
２のシフト手段と、 前記第２のシフト手段により得たアドレスに従って、前
記メモリからデータを読み出す読み出し手段とを具備す
ることを特徴とする復号画像表示装置。 - 【請求項３】 請求項１または２記載の復号画像表示装
置において、 前記第１のアドレス発生手段は、スライスラインの先頭
で０に初期化され、前記分割手段によって分割された個
々の画像データを前記メモリに書き込む毎に、値が１ず
つ増加するアドレスを発生することを特徴とする復号画
像表示装置。 - 【請求項４】 請求項１または２記載の復号画像表示装
置において、 前記第２のアドレス発生手段は、スライスラインの先頭
で０に初期化され、読み出しラインの先頭毎に初期値が
０から２n −１までの間で１ずつ増加し、その初期値か
ら、前記分割手段によって分割された単位の画像データ
が読み出される毎に２n 増加するアドレスを発生するこ
とを特徴とする復号画像表示装置。 - 【請求項５】 マクロブロック単位で復号された画像デ
ータを入力してメモリに保持し、このメモリから前記画
像データをラスタスキャンで表示する順に読み出す復号
画像表示装置の表示メモリ制御方法において、 前記復号されたマクロブロック単位の画像データを垂直
方向に分割し、この分割された画像データ毎に発生した
書き込み用のアドレスの二進値を前記メモリへの書き込
みを終えたスライスライン数に応じたビット数だけ左に
ローテートシフトさせたアドレスに従って前記分割され
た各画像データを前記メモリに書き込み、前記メモリか
ら画像データを読み出す時は、前記メモリからの読み出
し用のアドレスの二進値を前記メモリへの書き込みを終
えたスライスライン数に応じたビット数だけ左にローテ
ートシフトさせたアドレスに従って、前記メモリからデ
ータを読み出すことを特徴とする復号画像表示装置の表
示メモリ制御方法。 - 【請求項６】 マクロブロック単位で復号された画像デ
ータを入力してメモリに保持し、このメモリから前記画
像データをラスタスキャンで表示する順に読み出す復号
画像表示装置の表示メモリ制御方法において、 前記復号されたマクロブロック単位の画像データを前記
マクロブロックの垂直方向の画素数の数（２n ）に分割
し、この分割された画像データ毎に発生した書き込み用
のアドレスの二進値を前記メモリへの書き込みを終えた
スライスライン数にｎを乗じたビット数だけ左にローテ
ートシフトされたアドレスに従って前記分割された各画
像データを前記メモリに書き込み、前記メモリから画像
データを読み出す時は、前記メモリからの読み出し用の
アドレスの二進値を前記メモリへの書き込みを終えたス
ライスライン数から１を減じた値にｎを乗じたビット数
だけ左にローテートシフトさせたアドレスに従って、前
記メモリからデータを読み出すことを特徴とする復号画
像表示装置の表示メモリ制御方法。 - 【請求項７】 請求項５または６記載の復号画像表示装
置の表示メモリ制御方法において、 前記書き込み用のアドレスは、スライスラインの先頭で
０に初期化され、前記分割手段によって分割された個々
の画像データを前記メモリに書き込む毎に、値が１ずつ
増加することを特徴とする復号画像表示装置の表示メモ
リ制御方法。 - 【請求項８】 請求項５または６記載の復号画像表示装
置において、 前記読み出し用のアドレスは、スライスラインの先頭で
０に初期化され、読み出しラインの先頭毎に初期値が０
から２n −１までの間で１ずつ増加し、その初期値か
ら、前記分割手段によって分割された単位の画像データ
が読み出される毎に２n 増加することを特徴とする復号
画像表示装置の表示メモリ制御方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29379596A JPH10143131A (ja) | 1996-11-06 | 1996-11-06 | 復号画像表示装置とその表示メモリ制御方法 |
| TW86116066A TW381374B (en) | 1996-11-06 | 1997-10-29 | Decoded image display device and the display memory control method thereof |
| DE0841654T DE841654T1 (de) | 1996-11-06 | 1997-11-05 | Einrichtung und Verfahren zur Steuerung der Speicherung von anzuzeigenden dekodierten Bilddaten in einem Bildspeicher |
| EP97119361A EP0841654A3 (en) | 1996-11-06 | 1997-11-05 | Apparatus for controlling display memory for storing decoded picture data to be displayed and method thereof |
| US08/965,006 US5995167A (en) | 1996-11-06 | 1997-11-05 | Apparatus for controlling display memory for storing decoded picture data to be displayed and method thereof |
| KR1019970058285A KR19980042130A (ko) | 1996-11-06 | 1997-11-06 | 복호 화상 표시 장치와 그 표시 메모리 제어 방법 |
| CN97122418A CN1182981A (zh) | 1996-11-06 | 1997-11-06 | 解码图象显示装置及其显示存储器的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29379596A JPH10143131A (ja) | 1996-11-06 | 1996-11-06 | 復号画像表示装置とその表示メモリ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10143131A true JPH10143131A (ja) | 1998-05-29 |
Family
ID=17799262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29379596A Withdrawn JPH10143131A (ja) | 1996-11-06 | 1996-11-06 | 復号画像表示装置とその表示メモリ制御方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5995167A (ja) |
| EP (1) | EP0841654A3 (ja) |
| JP (1) | JPH10143131A (ja) |
| KR (1) | KR19980042130A (ja) |
| CN (1) | CN1182981A (ja) |
| DE (1) | DE841654T1 (ja) |
| TW (1) | TW381374B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517706A (ja) * | 2005-11-30 | 2009-04-30 | マイクロエミッシブ ディスプレイズ リミテッド | マトリクス・ディスプレイ装置用一時記憶回路 |
| JP2015127737A (ja) * | 2013-12-27 | 2015-07-09 | 株式会社メガチップス | 画像処理装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6134632A (en) * | 1998-01-26 | 2000-10-17 | Intel Corporation | Controller that supports data merging utilizing a slice addressable memory array |
| JP2002502049A (ja) * | 1998-01-27 | 2002-01-22 | シーメンス アクチエンゲゼルシヤフト | 画像データブロックを走査線に変換する方法および装置 |
| NL1009908C2 (nl) * | 1998-08-20 | 2000-05-01 | Romke Jan Bernhard Sloot | Werkwijze en inrichting voor het opslaan van gegevens. |
| JP2000276127A (ja) * | 1999-03-23 | 2000-10-06 | Hitachi Ltd | 情報処理装置及び表示制御装置 |
| EP1315372B1 (en) * | 2000-08-25 | 2010-05-05 | Panasonic Corporation | Decoding device |
| KR100581077B1 (ko) * | 2003-12-26 | 2006-05-22 | 한국전자통신연구원 | 영상 복호기에서의 영상 복호를 위한 매크로블록 복호정보저장 방법 |
| US8363730B2 (en) * | 2004-12-16 | 2013-01-29 | Intel Corporation | Local macroblock information buffer |
| US10244239B2 (en) | 2010-12-28 | 2019-03-26 | Dolby Laboratories Licensing Corporation | Parameter set for picture segmentation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2062200A1 (en) * | 1991-03-15 | 1992-09-16 | Stephen C. Purcell | Decompression processor for video applications |
| JP3278756B2 (ja) * | 1992-09-10 | 2002-04-30 | 日本テキサス・インスツルメンツ株式会社 | 画像処理方法及び装置 |
| US5446560A (en) * | 1993-05-12 | 1995-08-29 | Ricoh Company, Ltd | Method and apparatus for raster to block and block to raster pixel conversion |
| US5386233A (en) * | 1993-05-13 | 1995-01-31 | Intel Corporation | Method for efficient memory use |
| JPH08126011A (ja) * | 1994-10-25 | 1996-05-17 | Graphics Commun Lab:Kk | 画像復号方法および画像復号装置 |
| US5623311A (en) * | 1994-10-28 | 1997-04-22 | Matsushita Electric Corporation Of America | MPEG video decoder having a high bandwidth memory |
| JP3694912B2 (ja) * | 1995-02-23 | 2005-09-14 | 株式会社日立製作所 | メモリ制御方法及び画像復号装置 |
| KR100203243B1 (ko) * | 1995-07-31 | 1999-06-15 | 윤종용 | 에스디알에이엠에 프레임의 영상신호를 기록하는 방법 |
-
1996
- 1996-11-06 JP JP29379596A patent/JPH10143131A/ja not_active Withdrawn
-
1997
- 1997-10-29 TW TW86116066A patent/TW381374B/zh active
- 1997-11-05 US US08/965,006 patent/US5995167A/en not_active Expired - Fee Related
- 1997-11-05 DE DE0841654T patent/DE841654T1/de active Pending
- 1997-11-05 EP EP97119361A patent/EP0841654A3/en not_active Withdrawn
- 1997-11-06 KR KR1019970058285A patent/KR19980042130A/ko not_active Application Discontinuation
- 1997-11-06 CN CN97122418A patent/CN1182981A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517706A (ja) * | 2005-11-30 | 2009-04-30 | マイクロエミッシブ ディスプレイズ リミテッド | マトリクス・ディスプレイ装置用一時記憶回路 |
| JP2015127737A (ja) * | 2013-12-27 | 2015-07-09 | 株式会社メガチップス | 画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0841654A3 (en) | 1999-06-16 |
| CN1182981A (zh) | 1998-05-27 |
| DE841654T1 (de) | 1998-09-24 |
| US5995167A (en) | 1999-11-30 |
| TW381374B (en) | 2000-02-01 |
| EP0841654A2 (en) | 1998-05-13 |
| KR19980042130A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233895B2 (ja) | 表示装置およびその駆動方法 | |
| JP4687725B2 (ja) | 画像処理装置及び画像処理方法、並びにコンピュータ・プログラム | |
| JPH02208690A (ja) | 表示メモリとそれを備えた画像処理装置 | |
| JPH10143131A (ja) | 復号画像表示装置とその表示メモリ制御方法 | |
| US7590330B2 (en) | Picture sequences coded for horizontal motion on a display and corresponding data storage media | |
| JPH08294115A (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| US5796412A (en) | Image data storing method and processing apparatus thereof | |
| US6560686B1 (en) | Memory device with variable bank partition architecture | |
| GB2228388A (en) | Combining video signals | |
| JP3437197B2 (ja) | 画像処理装置 | |
| US20010041013A1 (en) | Dynamic image encoding method and apparatus | |
| JP3004232B2 (ja) | 復号化装置 | |
| KR100275427B1 (ko) | Ram과의 인터페이스 방법 및 장치 | |
| KR0166853B1 (ko) | 디지탈 영상신호 처리용 메모리 시스템 | |
| US5355150A (en) | Sub-screen data storage control unit | |
| US5113243A (en) | Method of and device for decoding animated images | |
| JPH08275181A (ja) | 動画像データの復号装置 | |
| JP3405079B2 (ja) | メモリ割り付け方法 | |
| KR0123086B1 (ko) | 순차주사방식의 영상복호방법 및 장치 | |
| KR960011738B1 (ko) | 프레임 및 필드 구조에 따른 어드레스 발생장치 | |
| US5638094A (en) | Method and apparatus for displaying motion video images | |
| KR100218317B1 (ko) | 동영상처리기의 영상데이타 저장방법 | |
| JP3548718B2 (ja) | ビデオ画像の画像ブロックへのランダムアクセス方法 | |
| CN115412760A (zh) | 视频帧图像的显示装置及方法 | |
| JPH06324935A (ja) | アドレス発生器およびアドレス発生システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |