[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH10133998A - データ処理方法とその方法を用いた記録装置 - Google Patents

データ処理方法とその方法を用いた記録装置

Info

Publication number
JPH10133998A
JPH10133998A JP8292549A JP29254996A JPH10133998A JP H10133998 A JPH10133998 A JP H10133998A JP 8292549 A JP8292549 A JP 8292549A JP 29254996 A JP29254996 A JP 29254996A JP H10133998 A JPH10133998 A JP H10133998A
Authority
JP
Japan
Prior art keywords
cpu
recording
bus
access
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8292549A
Other languages
English (en)
Inventor
Shinichi Men
眞一 面
Masahiko Umezawa
雅彦 梅澤
Akira Kuronuma
明 黒沼
Takayuki Murata
隆之 村田
Hiroshi Fukui
博 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8292549A priority Critical patent/JPH10133998A/ja
Priority to US08/961,244 priority patent/US6144460A/en
Priority to DE69723646T priority patent/DE69723646T2/de
Priority to EP97308726A priority patent/EP0840236B1/en
Publication of JPH10133998A publication Critical patent/JPH10133998A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Record Information Processing For Printing (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 転送データに応じた適切な幅のデータバスを
用いることにより効率的なデータ転送を行うことができ
るデータ処理方法とその方法を用いた記録装置を提供す
る。 【解決手段】 CPU21とDMAC80とが共有する
16ビットの物理的なバス幅をもつCPUバス70を介
して、CPU21がメモリに8ビットの幅でアクセスす
るか、或は、DMAC80がメモリに16ビットの幅で
DMAアクセスするかのいづれかによってメモリアクセ
スを実行する際、DMAC80がメモリに対するアクセ
スが発生するたび毎に、CPU21にDMA要求信号を
発生して、バスの占有権を獲得するよう要求し、その要
求に従って、CPU21からDMAC80にバスの占有
権を引き渡し、DMAC80が、16ビットの幅でメモ
リをアクセスするよう制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はデータ処理方法とそ
の方法を用いた記録装置に関し、特に、例えば、ホスト
コンピュータから転送されるイメージデータを受信して
記録する際に用いるデータ処理方法とその方法を用いた
記録装置に関するものである。
【0002】
【従来の技術】近年、記録装置の記録解像度が高くな
り、かつ、記録速度の高速化が進むにつれホストコンピ
ュータから転送される記録データ量は非常に大きくなっ
てきている。この大量の記録データを記録装置のバッフ
ァにビットマップ展開するための方法として、従来より
高速のCPUを採用したり、扱うデータ単位や転送デー
タ単位を大きくしたり(例えば、8ビットから16ビッ
トあるいは32ビット等にする)、或は、専用のハード
ウェアを用いてデータ転送をDMA処理するなどして、
データ処理の高速化がはかられるようになった。
【0003】
【発明が解決しようとする課題】しかしながら上記従来
例では、専用のハードウェアを用いてDMA転送により
処理の高速化をはかるために転送バス幅を広げると、そ
れに応じてCPUバスのバス幅が広くなるので、記録デ
ータの転送ほどデータ転送量が多くなく、広いバス幅を
必要としないCPUと制御プログラムを格納したROM
とのデータ転送にも広いバス幅を用いることになる。こ
れは、そのROMへのアクセスのためのデータ転送バス
を拡張することを意味し、結果として制御回路を構成す
る際のコストアップの要因となってしまうという問題点
があった。
【0004】本発明は上記従来例に鑑みてなされたもの
で、転送データに応じた適切な幅のデータバスを用いる
ことにより効率的なデータ転送を行うことができるデー
タ処理方法とその方法を用いた記録装置を提供すること
を目的としている。
【0005】
【課題を解決するための手段】上記目的を達成するため
に本発明のデータ処理方法は、以下のような工程からな
る。
【0006】即ち、 CPUとDMAコントローラとが
Nビットの物理的なバス幅をもつバスを介して、前記C
PUがメモリにN1ビットの幅でアクセスする第1のア
クセス工程、或は、前記DMAコントローラが前記メモ
リにN2ビットの幅でDMAアクセスする第2のアクセ
ス工程を用いてメモリアクセスを実行する際のデータ処
理方法であって、前記CPU或は前記DMAコントロー
ラが前記メモリに対するアクセスが発生するたび毎に、
前記DMAコントローラ或は前記CPUに信号を発生し
て、バスの占有権を獲得するよう要求する要求工程と、
前記要求に従って、前記バスの占有権を有している側が
前記要求を行なった側に、前記バスの占有権を引き渡す
引渡工程と、前記バスの占有権が引き渡された前記CP
U或は前記DMAコントローラから前記第1のアクセス
工程或は前記第2のアクセス工程を実行するよう制御す
る制御工程とを有することを特徴とするデータ処理方法
を備える。
【0007】ここで、 N、N1、N2は夫々、正の整
数であり、N2はN1の整数倍であり、NはN2と等し
いか或は整数倍である。
【0008】また他の発明によれば、上記の方法を用い
た記録装置であって、前記CPUと前記DMAコントロ
ーラとが共有するCPUバスと、外部装置から記録デー
タを入力する入力手段と、前記CPUが前記メモリにア
クセスして前記記録データを扱う際と、前記DMAコン
トローラが前記メモリにアクセスして前記記録データを
扱う際には、前記CPUバスの占有権を切り替える切り
換え手段と、前記記録データを用いて記録媒体に記録を
行う記録手段とを有することを特徴とする記録装置を備
える。
【0009】以上の構成により、本発明はCPUとDM
Aコントローラとが共有するNビットの物理的なバス幅
をもつCPUバスを介して、CPUがメモリにN1ビッ
トの幅でアクセスするか、或は、DMAコントローラが
メモリにN2ビットの幅でDMAアクセスするかのいづ
れかによってメモリアクセスを実行する際、CPU或は
DMAコントローラがメモリに対するアクセスが発生す
るたび毎に、DMAコントローラ或はCPUに信号を発
生して、バスの占有権を獲得するよう要求し、その要求
に従って、バスの占有権を有している側が要求を行なっ
た側に、バスの占有権を引き渡し、バスの占有権が引き
渡された側が、N1或はN2ビットの幅でメモリをアク
セスするよう制御する。
【0010】さらに、DMAコントローラがメモリにア
クセスが必要とする場合には、そのDMAコントローラ
がCPUにCPUバスの占有権を要求する信号を発行
し、その発行された信号に対して、CPUがDMAコン
トローラにCPUバスの占有権を受け渡す許可信号を発
行するようにしても良い。
【0011】或は、CPUがメモリにアクセスが必要と
する場合には、CPUがDMAコントローラにCPUバ
スの占有権を要求する信号を発行し、その発行された信
号に対して、DMAコントローラがCPUにCPUバス
の占有権を受け渡す許可信号を発行するようにしても良
い。
【0012】なお、上記の記録手段は記録ヘッドを有
し、その記録ヘッドは、インクを吐出して記録を行うイ
ンクジェット記録ヘッドでも良いし、或は、熱エネルギ
ーを利用してインクを吐出する記録ヘッドであって、イ
ンクに与える熱エネルギーを発生するための熱エネルギ
ー変換体を備えていても良い。
【0013】また、その記録ヘッドは、カラー記録を行
う記録ヘッドでも良いが、その時にはその記録ヘッド
は、イエロのインクを吐出する第1の記録ヘッドと、シ
アンのインクを吐出する第2の記録ヘッドと、マゼンタ
のインクを吐出する第3の記録ヘッドと、ブラックのイ
ンクを吐出する第4の記録ヘッドとで構成される。
【0014】
【発明の実施の形態】以下添付図面を参照して本発明の
好適な実施の形態について詳細に説明する。
【0015】図1は本発明の代表的な実施形態であるイ
ンクジェット方式に従って記録を行なう記録ヘッドを備
えたプリンタ装置の構成を示す外観斜視図である。
【0016】図1において、1は記録用紙(或は、プラ
スチックシートなどの記録媒体)、2〜3は記録用紙1
の記録領域の上下に配置され矢印Aの方向に記録用紙1
を搬送する搬送ローラ、4は搬送ローラ2〜3を駆動す
るシート送りモータ、5は搬送ローラ2と3との間に位
置し搬送ローラ2〜3の回転軸に平行に設けられたガイ
ドシャフト、6はガイドシャフト5に沿って往復移動
(矢印B)するキャリッジ、7はキャリッジを移動させ
るキャリッジモータ、8はキャリッジモータ7の駆動力
をキャリッジ6に伝達するベルトである。
【0017】さて、キャリッジ6には、インクジェット
方式に従ってインク液滴を吐出して記録を行なう記録ヘ
ッド9A〜9D(以下、これら4つの記録ヘッドを総称
して言及するときには、記録ヘッド9とする)が搭載さ
れている。記録ヘッド9はカラー画像記録用であり、キ
ャリッジ6の移動方向に配置され、それぞれ、シアン
(C)、マゼンタ(M)、イエロ(Y)、ブラック(B
k)の各色のインクに対応させて設けた4個の記録ヘッ
ド(Kヘッド)9A、記録ヘッド(Cヘッド)9B、記
録ヘッド(Mヘッド)9C、記録ヘッド(Yヘッド)9
Dからなっている。記録ヘッド9A〜9D各々の前面、
即ち、記録用紙1の記録面と所定間隔を於て対抗する面
には複数(例えば、64個または128個)のインク吐
出口をキャリッジ6の走査方向と交差させる方向に縦一
列に配置している。そして、記録ヘッド9A〜9Dのロ
ジック回路は同じ構成をもっている。
【0018】また、このプリンタ装置の外装ケース(不
図示)に取付けられる操作パネル64には、オンライン
/オフライン切換えキー60A、ラインフィードキー6
0B、記録モード切り替えキー60C、リセットキー6
0D等のキー設定部の他、アラームランプ61Aや電源
ランプ61Bの警告ランプなどのLEDランプや各種メ
ッセージを表示するLCD65が設けられている。
【0019】なお、92は記録用紙1に所望の画像を記
録するためのインクを貯溜するインクタンクである。イ
ンクタンク92は、記録ヘッド9A〜9Dに対応して4
色(シアン(C)、マゼンタ(M)、イエロ(Y)、ブ
ラック(Bk))のインクを貯溜する4つのコンパート
メントから構成されている。
【0020】以下に詳述するが、プリンタ装置のCPU
やこれに併設されたROM、RAM等を含む制御部は、
ホストコンピュータ(以下、ホストという)100から
指令信号やデータ信号(記録情報)を受信し、これに基
づいて、各種モータ等の駆動するとともに、記録ヘッド
9A〜9Dに含まれる電気熱変換体(ヒータ)に駆動電
源(ヒート電源)を印加し通電する。
【0021】図2は、図1に示すプリンタ装置の制御回
路の概略構成を示すブロック図である。
【0022】マイクロプロセッサ形態のCPU21は、
インタフェース22を介してホスト100に接続されて
おり、制御プログラムを格納したROM24や更新可能
な制御プログラムや処理プログラムや各種定数データな
どを格納したEEPROM23、及び、ホスト100か
らインタフェース22を介して受信した指令信号(コマ
ンド)や記録情報信号を格納するRAM25にアクセス
し、これらのメモリに格納された情報に基づいて記録動
作を制御する。さらに、CPU21は、出力ポート26
及びキャリッジモータ制御回路42を介してキャリッジ
モータ7を動作させることによりキャリッジ6を移動さ
せたり、出力ポート26及びシート送りモータ制御回路
44を介してシート送りモータ4を動作させることによ
り搬送ローラ2〜3などの搬送機構を動作させる。さら
に、CPU21は、RAM25に格納されている記録情
報に基づきヘッド駆動回路29を介して記録ヘッド9A
〜9Dを駆動することにより、記録用紙1上に所望の画
像を記録することができる。
【0023】また、電源回路28からは、CPU21を
動作させるためのロジック駆動電圧Vcc(例えば5
V)、各種モータ駆動電圧Vm(例えば30V)、記録
ヘッド9を駆動させるためのヒート電圧Vh(例えば2
5V)、及び、記録ヘッド9保護用バックアップ電圧V
DDH等が出力される。そして、ヒート電圧Vhは記録
ヘッド9に、バックアップ電圧VDDHは、記録ヘッド
制御回路29および記録ヘッド9にそれぞれ印加され
る。
【0024】さらに、操作キー60A〜60Dから入力
される指示は入力ポート32を介してCPU21に伝え
られ、CPU21からの命令が出力ポート36を介して
ブザー発生制御回路62に伝えられるとブザー63が鳴
動したり、表示制御回路66に伝えられるとLCD65
にメッセージが表示される。
【0025】なお、図2において、70は上述した種々
の構成要素を互いに接続するCPUバス、80は例え
ば、メモリ内容のクリアやメモリ内容の論理反転等の高
速データ処理制御を行うDMAコントローラ(DMA
C)、81はCPU21或はDMAC80からの指示に
よってRAM25へのアクセス制御を行うメモリコント
ローラ(MC)81である。 CPUバス70の物理的
な転送バス幅は16ビットとし、データ転送幅はCPU
21とDMAC81からの制御により、8ビット或は1
6ビットとすることができる。
【0026】図3はCPU21とDMAC80とRAM
25との間でのデータアクセス及びデータ転送の処理の
様子を示す図である。
【0027】この実施形態では、CPUアクセス時のバ
ス幅を8ビット(N=8)、DMAアクセス時のバス幅
を16ビット(M=2)にしている。
【0028】図3において、83〜85はメモリコント
ローラ(MC)81を構成し、第1と第2のモード(後
述)の2つの動作モードに従って、RAM25のアドレ
スバスおよびデータバスを切り替えるために用いられる
論理回路により構成されるセレクタ、86および87は
RAM25に定義されるCPU21の作業領域あるいは
記録データ等を格納するためのメモリである。
【0029】また、Abusはアドレスバス、Dbus
はデータバス、A0はAbusの最下位ビット(LS
B)であり、CPUアクセス時にはA0のレベルに従っ
て、メモリ86または87が選択される。
【0030】CPU21とDMAC80とは互いにCP
Uバス70以外の経路で接続されており、DMAC80
からはDMA要求信号がCPU21に対して発行され、
CPU21からはこれに応答する信号としてDMA許可
信号がDMAC80に返される。
【0031】さらに、図3に示すように、 CPU21
とDMAC80からアドレスバス(Abus)を経たメ
モリ86、87へのアドレス指定は16ビット幅(A0
〜A15)でなされるが、一方、 CPU21とメモリ
86、87との間のデータバス(Dbus)を介したデ
ータ転送は8ビット幅(D0〜D7)でなされ、DMA
C80とメモリ86、87との間のデータバス(Dbu
s)を介したデータ転送は16ビット幅(D0〜D1
5)でなされる。
【0032】図4はセレクタ83〜85の動作を説明す
るための図である。
【0033】(1)第1のモード(CPUによるアクセ
ス) まず、プリンタ装置の各種制御を行うために、CPU2
1がアクセス動作を実行する第1のモード(通常状態)
では、DMA許可信号の信号レベルは“L”であり、図
4に示すように、A0=“L”の場合には、セレクタ8
3はa端子側を、セレクタ84はa端子側を、セレクタ
85はa端子側を選択してメモリ86をアクセス可能と
し、 A0=“H”の場合には、セレクタ83はa端子
側を、セレクタ84はb端子側を、セレクタ85はb端
子側を選択してメモリ87をアクセス可能とする。
【0034】(2)第2のモード(DMACによるアク
セス) 一方、DMAC80によりDMAを用いて例えばメモリ
内のイメージ領域のクリア等、高速処理を行う必要が生
じた時には、DMAC80はDMA要求信号CPU21
に発行してCPU21にメモリ86もしくは87を使用
するためにCPUバス70の解放を要求する。これに応
じて、CPU21は命令実行の区切りでCPUバス70
を開放したことを知らせるためにDMA許可信号の信号
レベルを“H”する。
【0035】さて、DMAC80はDMA許可信号の信
号レベルが“H”になったことを確認すると、図4に示
すように、セレクタ83はb端子側を、セレクタ84は
c端子側を、セレクタ85はc端子側を選択してメモリ
86およびメモリ87を同時にアクセス可能とする。こ
の時データバスは16ビット幅となり高速での処理が可
能となる。
【0036】DMAC80によるDMAアクセスの処理
が終了すると、 DMAC80はDMA要求信号を再び
CPU21に発行して、CPUバス70のバス占有権を
解放する。これに応じて、CPU21はDMA許可信号
の信号レベルを“L”にして、CPUバス70のバス占
有権を獲得し、動作モードは再度第一のモードに復帰す
る。
【0037】以上の動作をタイムシーケンスとしてまと
めると、図5に示すようになる。図5によれば、 CP
U21とDMAC80との間で授受されるDMA許可信
号の信号レベルによって、CPUバスのバス占有権がC
PU21とDMAC80との間でやりとりされ、メモリ
アクセスにおけるデータバス幅が動的に切り替えられて
いることが分かる。
【0038】従って以上説明した実施形態に従えば、
CPU21とDMAC80との間で授受されるDMA許
可信号の信号レベルによって、CPU21とDMAC8
0からの各々のメモリアクセスにおけるデータバス幅を
切り替えることができる。
【0039】
【他の実施形態】前述の実施形態では、CPU21とD
MAC80との動作がタイムシェアリングする構成、即
ち、バス占有権をやり取りすることで、任意のタイミン
グではCPU21とDMAC80のいづれかが動作可能
な構成であった。
【0040】ここでは、メモリへのアクセス競合が発生
しない限り、 CPU21とDMAC80とが同時に動
作可能な構成について説明する。
【0041】図6はCPU21とDMAC80とRAM
25との間でのデータアクセス及びデータ転送の処理の
様子を示す図である。ここで、前述の実施形態で説明し
たのと共通の構成要素や信号には同じ番号や名称と記
し、ここでの説明は省略する。
【0042】図6に示す構成の場合、CPU21は通常
はその内部メモリ(不図示)にアクセスし、メモリ8
6、87はアクセスしないようになっており、一方通常
DMAC80はDMAによる16ビット幅での高速デー
タ処理が可能な状態にある。即ち、図7に示すように、
通常の動作モードは第2のモード(DMAアクセス)と
なっており、DMAC80からCPU21に対して出力
されるウェイト(Wait)信号の信号レベルは“H”にあ
り、セレクタ83はb端子側を、セレクタ84はc端子
側を、セレクタ85はc端子側を選択している。従っ
て、通常、CPUバス70の占有権はDMAC80にあ
り、CPU21がメモリ86、87へのアクセスが発生
しない限りCPU21とDMAC80とは同時に動作可
能な状態にある。
【0043】以上のような環境で、もしCPU21がメ
モリ86、87にアクセスする必要が生じた場合(即
ち、動作モードを第1のモード(CPUアクセス)にす
る)には、CPU21はCPUアクセス要求信号を発生
する。
【0044】一方、DMAC80はそのCPUアクセス
要求信号に応答し、ウエイト(Wait)信号を“L”にす
ることによって、CPU21のメモリ86、87に対す
るアクセスを一時的に停止させるとともにセレクタ83
〜85によってメモリ86、87へのアクセスパスを図
7に示すように切換え、バス占有権をCPU21に渡
す。そして、CPU21がメモリ86、87に対してア
クセス可能になった時点で、ウエイト(Wait)信号を
“H”に変化させる。
【0045】その後、CPU21へのウエイト(Wait)
信号が“H”に変化したことを確認して、CPU21は
メモリ86、87に対してアクセスを行い、CPUアク
セス要求信号をクリアする。
【0046】従って以上説明した実施形態によれば、通
常はDMACにバス占有権が与えられているような構成
で、CPUがメモリに対してアクセスが必要となるごと
に、メモリへのアクセスパスを動的に切り替えて、CP
Uがそのメモリにアクセスすることができるよう制御で
きる。
【0047】また、以上説明した2つの実施形態ではC
PUバスの物理的なバス幅を16ビットとし、8ビット
データ転送と16ビットデータ転送の2つの場合を考え
たが本発明はこれによって限定されるものではない。例
えば、32ビット、或は、64ビット幅のCPUバスを
用い、8ビット、16ビット、32ビット、64ビット
のデータ転送を行うようにしても良い。
【0048】なお、以上の実施形態において、特にイン
クジェット記録方式の中でも、インク吐出を行わせるた
めに利用されるエネルギーとして熱エネルギーを発生す
る手段(例えば電気熱変換体やレーザ光等)を備え、前
記熱エネルギーによりインクの状態変化を生起させる方
式を用いることにより記録の高密度化、高精細化が達成
できる。
【0049】その代表的な構成や原理については、例え
ば、米国特許第4723129号明細書、同第4740
796号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式はいわゆるオンデマンド
型、コンティニュアス型のいずれにも適用可能である
が、特に、オンデマンド型の場合には、液体(インク)
が保持されているシートや液路に対応して配置されてい
る電気熱変換体に、記録情報に対応していて膜沸騰を越
える急速な温度上昇を与える少なくとも1つの駆動信号
を印加することによって、電気熱変換体に熱エネルギー
を発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさ
せて、結果的にこの駆動信号に1対1で対応した液体
(インク)内の気泡を形成できるので有効である。この
気泡の成長、収縮により吐出用開口を介して液体(イン
ク)を吐出させて、少なくとも1つの滴を形成する。こ
の駆動信号をパルス形状をすると、即時適切に気泡の成
長収縮が行われるので、特に応答性に優れた液体(イン
ク)の吐出が達成でき、より好ましい。
【0050】このパルス形状の駆動信号としては、米国
特許第4463359号明細書、同第4345262号
明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第4313124号明細書に記載されている条件を採用
すると、さらに優れた記録を行うことができる。
【0051】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電気熱変換体
の組み合わせ構成(直線状液流路または直角液流路)の
他に熱作用面が屈曲する領域に配置されている構成を開
示する米国特許第4558333号明細書、米国特許第
4459600号明細書を用いた構成も本発明に含まれ
るものである。加えて、複数の電気熱変換体に対して、
共通するスロットを電気熱変換体の吐出部とする構成を
開示する特開昭59−123670号公報や熱エネルギ
ーの圧力波を吸収する開口を吐出部に対応させる構成を
開示する特開昭59−138461号公報に基づいた構
成としても良い。
【0052】さらに、記録装置が記録できる最大記録媒
体の幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによってその長さを満た
す構成や、一体的に形成された1個の記録ヘッドとして
の構成のいずれでもよい。
【0053】加えて、上記の実施形態で説明した記録ヘ
ッド自体に一体的にインクタンクが設けられたカートリ
ッジタイプの記録ヘッドのみならず、装置本体に装着さ
れることで、装置本体との電気的な接続や装置本体から
のインクの供給が可能になる交換自在のチップタイプの
記録ヘッドを用いてもよい。
【0054】また、以上説明した記録装置の構成に、記
録ヘッドに対する回復手段、予備的な手段等を付加する
ことは記録動作を一層安定にできるので好ましいもので
ある。これらを具体的に挙げれば、記録ヘッドに対して
のキャッピング手段、クリーニング手段、加圧あるいは
吸引手段、電気熱変換体あるいはこれとは別の加熱素子
あるいはこれらの組み合わせによる予備加熱手段などが
ある。また、記録とは別の吐出を行う予備吐出モードを
備えることも安定した記録を行うために有効である。
【0055】さらに、記録装置の記録モードとしては黒
色等の主流色のみの記録モードだけではなく、記録ヘッ
ドを一体的に構成するか複数個の組み合わせによってで
も良いが、異なる色の複色カラー、または混色によるフ
ルカラーの少なくとも1つを備えた装置とすることもで
きる。
【0056】以上説明した実施の形態においては、イン
クが液体であることを前提として説明しているが、室温
やそれ以下で固化するインクであっても、室温で軟化も
しくは液化するものを用いても良く、あるいはインクジ
ェット方式ではインク自体を30°C以上70°C以下
の範囲内で温度調整を行ってインクの粘性を安定吐出範
囲にあるように温度制御するものが一般的であるから、
使用記録信号付与時にインクが液状をなすものであれば
よい。
【0057】加えて、積極的に熱エネルギーによる昇温
をインクの固形状態から液体状態への状態変化のエネル
ギーとして使用せしめることで積極的に防止するため、
またはインクの蒸発を防止するため、放置状態で固化し
加熱によって液化するインクを用いても良い。いずれに
しても熱エネルギーの記録信号に応じた付与によってイ
ンクが液化し、液状インクが吐出されるものや、記録媒
体に到達する時点では既に固化し始めるもの等のよう
な、熱エネルギーの付与によって初めて液化する性質の
インクを使用する場合も本発明は適用可能である。この
ような場合インクは、特開昭54−56847号公報あ
るいは特開昭60−71260号公報に記載されるよう
な、多孔質シート凹部または貫通孔に液状または固形物
として保持された状態で、電気熱変換体に対して対向す
るような形態としてもよい。本発明においては、上述し
た各インクに対して最も有効なものは、上述した膜沸騰
方式を実行するものである。
【0058】さらに加えて、本発明に係る記録装置の形
態としては、コンピュータ等の情報処理機器の画像出力
端末として一体または別体に設けられるものの他、リー
ダ等と組み合わせた複写装置、さらには送受信機能を有
するファクシミリ装置の形態を取るものであっても良
い。
【0059】また、本発明は複数の機器から構成される
システムに適用しても良いし、1つの機器からなる装置
に適用しても良い。また、本発明はシステム或は装置に
プログラムを供給することによって実施される場合にも
適用できることは言うまでもない。
【0060】なお、本発明は、複数の機器(例えばホス
トコンピュータ,インタフェイス機器,リーダ,プリン
タなど)から構成されるシステムに適用しても、一つの
機器からなる装置(例えば、複写機,ファクシミリ装置
など)に適用してもよい。
【0061】
【発明の効果】以上説明したように本発明によれば、バ
スを共有しながら、CPUからメモリにアクセスする時
と、DMAコントローラからそのメモリにアクセスする
ときでは、動的にアクセス幅を変化させることができる
ので、バス幅を変更することなく、必要に応じて高速に
DMAアクセスすることができるという効果がある。
【0062】これによって、記録装置内部ではCPUが
記録データを扱うか或はDMAコントローラが記録デー
タを扱うかでメモリアクセス時のデータ幅を動的に変更
することができ、より効率的に記録データの処理が実行
され、結果として、記録装置のトータルスループットの
向上に貢献する。
【0063】
【図面の簡単な説明】
【図1】本発明の代表的な実施形態であるインクジェッ
ト方式に従って記録を行なう記録ヘッドを備えたプリン
タ装置の構成を示す外観斜視図である。
【図2】図1に示すプリンタ装置の制御回路の概略構成
を示すブロック図である。
【図3】CPU21とDMAC80とRAM25との間
でのデータアクセス及びデータ転送の処理の様子を示す
図である。
【図4】セレクタ83〜85の動作を説明するための図
である。
【図5】バス幅切り替えのタイムシーケンスを示す図で
ある。
【図6】他の実施形態に従うCPU21とDMAC80
とRAM25との間でのデータアクセス及びデータ転送
の処理の様子を示す図である。
【図7】他の実施形態に従うセレクタ83〜85の動作
を説明するための図である。
【符号の説明】
1 記録媒体 2、3 搬送ローラ 4 シート送りモータ 5 ガイドシャフト 6 キャリッジ 7 キャリッジモータ 8 ベルト 9、84 記録ヘッド 21 CPU 22 インタフェース 23 EEPROM 24 ROM 25 RAM 26、36 出力ポート 28 電源装置 29 記録ヘッド制御回路 42 キャリッジモータ制御回路 44 シート送りモータ回路 61A アラームLED 61B オンライン/オフライン表示用LED 64 操作パネル 65 LCD 70 CPUバス 80 DMAC 81 メモリコントローラ(MC) 83〜85 セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 隆之 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 福井 博 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 CPUとDMAコントローラとがNビッ
    トの物理的なバス幅をもつバスを介して、前記CPUが
    メモリにN1ビットの幅でアクセスする第1のアクセス
    工程、或は、前記DMAコントローラが前記メモリにN
    2ビットの幅でDMAアクセスする第2のアクセス工程
    を用いてメモリアクセスを実行する際のデータ処理方法
    であって、 前記CPU或は前記DMAコントローラが前記メモリに
    対するアクセスが発生するたび毎に、前記DMAコント
    ローラ或は前記CPUに信号を発生して、バスの占有権
    を獲得するよう要求する要求工程と、 前記要求に従って、前記バスの占有権を有している側が
    前記要求を行なった側に、前記バスの占有権を引き渡す
    引渡工程と、 前記バスの占有権が引き渡された前記CPU或は前記D
    MAコントローラから前記第1のアクセス工程或は前記
    第2のアクセス工程を実行するよう制御する制御工程と
    を有することを特徴とするデータ処理方法。
  2. 【請求項2】 N、N1、N2は夫々、正の整数であ
    り、 N2はN1の整数倍であり、 NはN2と等しいか或は整数倍であることを特徴とする
    請求項1に記載のデータ処理方法。
  3. 【請求項3】 請求項1に記載の方法を用いた記録装置
    であって、 前記CPUと前記DMAコントローラとが共有するCP
    Uバスと、 外部装置から記録データを入力する入力手段と、 前記CPUが前記メモリにアクセスして前記記録データ
    を扱う際と、前記DMAコントローラが前記メモリにア
    クセスして前記記録データを扱う際には、前記CPUバ
    スの占有権を切り替える切り換え手段と、 前記記録データを用いて記録媒体に記録を行う記録手段
    とを有することを特徴とする記録装置。
  4. 【請求項4】 前記DMAコントローラが前記メモリに
    アクセスが必要とする場合には、前記DMAコントロー
    ラが前記CPUに前記CPUバスの占有権を要求する信
    号を発行する第1要求発行手段と、 前記第1要求発行手段によって発行された信号に対し
    て、前記CPUが前記DMAコントローラに前記CPU
    バスの占有権を受け渡す許可信号を発行する第1応答手
    段とをさらに有することを特徴とする請求項3に記載の
    記録装置。
  5. 【請求項5】 前記CPUが前記メモリにアクセスが必
    要とする場合には、前記CPUが前記DMAコントロー
    ラに前記CPUバスの占有権を要求する信号を発行する
    第2要求発行手段と、 前記第2要求発行手段によって発行された信号に対し
    て、前記DMAコントローラが前記CPUに前記CPU
    バスの占有権を受け渡す許可信号を発行する第2応答手
    段とをさらに有することを特徴とする請求項3に記載の
    記録装置。
  6. 【請求項6】 前記記録手段は記録を行う記録ヘッドを
    有することを特徴とする請求項3に記載の記録装置。
  7. 【請求項7】 前記記録ヘッドは、インクを吐出して記
    録を行うインクジェット記録ヘッドであることを特徴と
    する請求項6に記載の記録装置。
  8. 【請求項8】 前記記録ヘッドは、熱エネルギーを利用
    してインクを吐出する記録ヘッドであって、インクに与
    える熱エネルギーを発生するための熱エネルギー発生体
    を備えていることを特徴とする請求項6に記載の記録装
    置。
  9. 【請求項9】 前記記録ヘッドは、カラー記録を行う記
    録ヘッドであることを特徴とする請求項6に記載の記録
    装置。
  10. 【請求項10】 前記記録ヘッドは、 イエロのインクを吐出する第1の記録ヘッドと、 シアンのインクを吐出する第2の記録ヘッドと、 マゼンタのインクを吐出する第3の記録ヘッドと、 ブラックのインクを吐出する第4の記録ヘッドとを有す
    ることを特徴とする請求項9に記載の記録装置。
JP8292549A 1996-11-05 1996-11-05 データ処理方法とその方法を用いた記録装置 Pending JPH10133998A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8292549A JPH10133998A (ja) 1996-11-05 1996-11-05 データ処理方法とその方法を用いた記録装置
US08/961,244 US6144460A (en) 1996-11-05 1997-10-30 Data processing method, and data processor and printer using data processing method
DE69723646T DE69723646T2 (de) 1996-11-05 1997-10-31 Direktspeicherzugriffsverfahren und Drucker unter Anwendung dieses Zugriffsverfahrens
EP97308726A EP0840236B1 (en) 1996-11-05 1997-10-31 Direct memory access method and printer using such an access method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8292549A JPH10133998A (ja) 1996-11-05 1996-11-05 データ処理方法とその方法を用いた記録装置

Publications (1)

Publication Number Publication Date
JPH10133998A true JPH10133998A (ja) 1998-05-22

Family

ID=17783214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8292549A Pending JPH10133998A (ja) 1996-11-05 1996-11-05 データ処理方法とその方法を用いた記録装置

Country Status (4)

Country Link
US (1) US6144460A (ja)
EP (1) EP0840236B1 (ja)
JP (1) JPH10133998A (ja)
DE (1) DE69723646T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022910A (ja) * 1998-06-26 2000-01-21 Canon Inc ファクシミリ装置及び記録制御方法
AU2552101A (en) * 2000-01-12 2001-07-24 Seiko Epson Corporation Data output control device and personal digital terminal
CN1183439C (zh) * 2000-01-12 2005-01-05 精工爱普生株式会社 便携式终端及数据输出控制系统
CN1157651C (zh) * 2000-01-12 2004-07-14 精工爱普生株式会社 数字输出控制装置和便携式终端
JP4054598B2 (ja) 2002-04-25 2008-02-27 キヤノン株式会社 メモリ制御回路、dma要求ブロック及びメモリアクセスシステム
KR100450680B1 (ko) * 2002-07-29 2004-10-01 삼성전자주식회사 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템
JP2004358799A (ja) * 2003-06-04 2004-12-24 Canon Inc キャリッジ駆動制御方法
KR100551480B1 (ko) * 2004-10-25 2006-02-13 삼성전자주식회사 프로세서와 비휘발성 메모리 사이에 위치하는 메모리장치, 이를 포함한 시스템 및 상기 시스템 내의 데이터송수신 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122520A (en) * 1977-05-23 1978-10-24 General Electric Company Microcomputer controller and direct memory access apparatus therefor
CA1127227A (en) * 1977-10-03 1982-07-06 Ichiro Endo Liquid jet recording process and apparatus therefor
US4330787A (en) * 1978-10-31 1982-05-18 Canon Kabushiki Kaisha Liquid jet recording device
US4345262A (en) * 1979-02-19 1982-08-17 Canon Kabushiki Kaisha Ink jet recording method
US4463359A (en) * 1979-04-02 1984-07-31 Canon Kabushiki Kaisha Droplet generating method and apparatus thereof
US4313124A (en) * 1979-05-18 1982-01-26 Canon Kabushiki Kaisha Liquid jet recording process and liquid jet recording head
JPS5779551A (en) * 1980-11-06 1982-05-18 Nec Corp Information transfer device
DE3104941A1 (de) * 1981-02-11 1982-08-26 Siemens AG, 1000 Berlin und 8000 München Mikrorechnersystem zum raschen auffinden von kennzeichenbloecken
US4558333A (en) * 1981-07-09 1985-12-10 Canon Kabushiki Kaisha Liquid jet recording head
JPS59123670A (ja) * 1982-12-28 1984-07-17 Canon Inc インクジエツトヘツド
JPS59138461A (ja) * 1983-01-28 1984-08-08 Canon Inc 液体噴射記録装置
JPS6071260A (ja) * 1983-09-28 1985-04-23 Erumu:Kk 記録装置
JPH01258163A (ja) * 1988-04-08 1989-10-16 Fujitsu Ltd ダイレクトメモリアクセス制御装置
JPH01277928A (ja) * 1988-04-30 1989-11-08 Oki Electric Ind Co Ltd 印刷装置
US4965748A (en) * 1989-07-12 1990-10-23 Ricoh Company, Ltd. Laser printer controller flexible frame buffer architecture which allows offsetting different input/output data widths
US4977519A (en) * 1989-07-12 1990-12-11 Ricoh Company, Ltd. Laser printer controller flexible frame buffer architecture which allows software to change X and Y dimensions of the buffer
JP2504206B2 (ja) * 1989-07-27 1996-06-05 三菱電機株式会社 バスコントロ―ラ
EP0427407A3 (en) * 1989-11-03 1993-03-10 Compaq Computer Corporation Parallel port with direct memory access capabilities
US5119480A (en) * 1989-11-13 1992-06-02 International Business Machines Corporation Bus master interface circuit with transparent preemption of a data transfer operation
US5072365A (en) * 1989-12-27 1991-12-10 Motorola, Inc. Direct memory access controller using prioritized interrupts for varying bus mastership
US5333294A (en) * 1990-10-09 1994-07-26 Compaq Computer Corporation Configurable data width direct memory access device with a read address counter and a write address counter which increments the addresses based on the desired data transfer width
JPH04363745A (ja) * 1991-05-17 1992-12-16 Toshiba Corp Dmaコントローラ
WO1993001565A1 (en) * 1991-07-08 1993-01-21 Seiko Epson Corporation Single chip page printer controller
US5630163A (en) * 1991-08-09 1997-05-13 Vadem Corporation Computer having a single bus supporting multiple bus architectures operating with different bus parameters
WO1993012486A1 (en) * 1991-12-09 1993-06-24 Tandy Corporation Direct memory access interface for buses of different width
US5579453A (en) * 1994-12-16 1996-11-26 Xerox Corporation Smart direct memory access controller
US5953132A (en) * 1995-07-18 1999-09-14 Canon Kabushiki Kaisha Image communication apparatus with enhanced utilization of CPU
JP3116989B2 (ja) * 1995-10-16 2000-12-11 セイコーエプソン株式会社 圧縮された2値画像データの復元装置
US5689659A (en) * 1995-10-30 1997-11-18 Motorola, Inc. Method and apparatus for bursting operand transfers during dynamic bus sizing
US5793397A (en) * 1995-11-03 1998-08-11 Accent Color Sciences, Inc. Printer assembly

Also Published As

Publication number Publication date
EP0840236A2 (en) 1998-05-06
US6144460A (en) 2000-11-07
DE69723646D1 (de) 2003-08-28
DE69723646T2 (de) 2004-06-03
EP0840236A3 (en) 1998-11-04
EP0840236B1 (en) 2003-07-23

Similar Documents

Publication Publication Date Title
US5903289A (en) Control circuit of a compact recording apparatus
JPH10133998A (ja) データ処理方法とその方法を用いた記録装置
JP3323762B2 (ja) 記録装置
US6661532B2 (en) Printing apparatus
JP3382438B2 (ja) 記録装置
US6905185B2 (en) Inkjet printing apparatus, with plural printheads and control circuit
JP3420455B2 (ja) 記録装置及び記録制御方法
JPH0338360A (ja) 記録装置および記録ヘッド
JP3517570B2 (ja) 記録装置及び記録制御方法
JP3962591B2 (ja) インクジェットプリンタ及びインクジェットプリンタの制御方法
JP3184412B2 (ja) プリンタ装置
JP2000085127A (ja) 記録データ処理方法及びその記録装置
JP3117789B2 (ja) 記録装置
JP3219869B2 (ja) インクジェット記録装置
JP3011863B2 (ja) 記録制御装置および該装置における電源制御方法
JP2002096471A (ja) インクジェット記録ヘッド、インクジェット記録装置、並びにインクジェット記録ヘッドの駆動回路
JP3124689B2 (ja) 記録装置
JPH10250159A (ja) 記録装置および記録ヘッド
JPH10128982A (ja) 記録装置
JP2001026150A (ja) アドレス変換回路及びそれを用いた記録装置
JP2001270168A (ja) 記録装置および記録装置の記録データカウント方法
JP2004082396A (ja) フルライン記録ヘッド及びその記録ヘッドを用いる記録装置及び記録方法
JP2004025795A (ja) 記録装置
JP2001030548A (ja) 記録装置および記録装置内のデータアクセス方法
JPH0890861A (ja) インクジェット記録装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030616