JPH1012060A - 透明導電膜の形成方法 - Google Patents
透明導電膜の形成方法Info
- Publication number
- JPH1012060A JPH1012060A JP18422796A JP18422796A JPH1012060A JP H1012060 A JPH1012060 A JP H1012060A JP 18422796 A JP18422796 A JP 18422796A JP 18422796 A JP18422796 A JP 18422796A JP H1012060 A JPH1012060 A JP H1012060A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ito film
- transparent conductive
- conductive film
- resistivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Surface Treatment Of Glass (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】
【課題】 ＩＴＯ膜のシート抵抗を小さくする。
【解決手段】 平面サイズ３２０ｍｍ×３４０ｍｍのガ
ラス基板１１上にスパッタリング法により成膜された膜
厚５００Å程度のＩＴＯ膜１２に、ビームサイズを３６
０ｍｍ×０．１ｍｍの細長い帯状とされたＫｒＦエキシ
マレーザをエネルギ密度６０〜１２０ｍＪ／ｃｍ2程度
でビーム幅方向にオーバーラップさせながらスキャン照
射する。すると、ＩＴＯ膜１２が再結晶化し、この再結
晶化したＩＴＯ膜１２のシート抵抗は成膜時よりも小さ
くなる。
ラス基板１１上にスパッタリング法により成膜された膜
厚５００Å程度のＩＴＯ膜１２に、ビームサイズを３６
０ｍｍ×０．１ｍｍの細長い帯状とされたＫｒＦエキシ
マレーザをエネルギ密度６０〜１２０ｍＪ／ｃｍ2程度
でビーム幅方向にオーバーラップさせながらスキャン照
射する。すると、ＩＴＯ膜１２が再結晶化し、この再結
晶化したＩＴＯ膜１２のシート抵抗は成膜時よりも小さ
くなる。
Description
【０００１】
【発明の属する技術分野】この発明は透明導電膜の形成
方法に関する。
方法に関する。
【０００２】
【従来の技術】例えばＩＴＯ(Indium Tin Oxide)からな
る透明導電膜は、液晶表示装置における透明電極等とし
て利用されている。ところで、アクティブマトリクス型
の液晶表示装置には、スイッチング素子としての薄膜ト
ランジスタを２回のフォトリソグラフィ処理により形成
することにより、全体の製造工程の簡略化を図ったもの
がある。図６（Ａ）、（Ｂ）は従来のこのような液晶表
示装置の一部を示したものである。この液晶表示装置は
ガラス基板１を備えている。ガラス基板１の上面の各所
定の個所には、１回目のフォトリソグラフィ処理によ
り、ＩＴＯ膜からなるドレイン電極を含むドレインライ
ン（信号ライン）２、ソース電極３及びソース電極３に
接続された画素電極４が形成されている。ガラス基板１
上のゲートライン（５）形成領域には、２回目のフォト
リソグラフィ処理により、上から順に、アルミニウムか
らなるゲート電極を含むゲートライン（走査ライン）
５、窒化シリコンからなるゲート絶縁膜６及びポリシリ
コンからなる半導体薄膜７が形成されている。
る透明導電膜は、液晶表示装置における透明電極等とし
て利用されている。ところで、アクティブマトリクス型
の液晶表示装置には、スイッチング素子としての薄膜ト
ランジスタを２回のフォトリソグラフィ処理により形成
することにより、全体の製造工程の簡略化を図ったもの
がある。図６（Ａ）、（Ｂ）は従来のこのような液晶表
示装置の一部を示したものである。この液晶表示装置は
ガラス基板１を備えている。ガラス基板１の上面の各所
定の個所には、１回目のフォトリソグラフィ処理によ
り、ＩＴＯ膜からなるドレイン電極を含むドレインライ
ン（信号ライン）２、ソース電極３及びソース電極３に
接続された画素電極４が形成されている。ガラス基板１
上のゲートライン（５）形成領域には、２回目のフォト
リソグラフィ処理により、上から順に、アルミニウムか
らなるゲート電極を含むゲートライン（走査ライン）
５、窒化シリコンからなるゲート絶縁膜６及びポリシリ
コンからなる半導体薄膜７が形成されている。
【０００３】ところで、このような液晶表示装置におい
て、ドレイン電極を含むドレインライン２、ソース電極
３及び画素電極４を形成するためのＩＴＯ膜を成膜する
場合、スパッタリング法によって行う場合が多い。その
理由は、第１に成膜時間を短くすることができるからで
ある。第２に、成膜されたＩＴＯ膜をエッチングする際
に、そのエッチング速度を速くすることができるからで
ある。第３に、成膜されたＩＴＯ膜の抵抗の変動が小さ
い上、膜厚５００Å程度に成膜すると、成膜時のシート
抵抗を４０Ω／□（抵抗率２×１０-4Ω・ｍ）程度と小
さくすることができるからである。
て、ドレイン電極を含むドレインライン２、ソース電極
３及び画素電極４を形成するためのＩＴＯ膜を成膜する
場合、スパッタリング法によって行う場合が多い。その
理由は、第１に成膜時間を短くすることができるからで
ある。第２に、成膜されたＩＴＯ膜をエッチングする際
に、そのエッチング速度を速くすることができるからで
ある。第３に、成膜されたＩＴＯ膜の抵抗の変動が小さ
い上、膜厚５００Å程度に成膜すると、成膜時のシート
抵抗を４０Ω／□（抵抗率２×１０-4Ω・ｍ）程度と小
さくすることができるからである。
【０００４】しかるに、最近では、液晶表示装置の大面
積化や高精細化の関係から、ＩＴＯ膜のシート抵抗のさ
らなる低減が望まれている。その理由は、大面積化に伴
ってドレインライン２の長さを長くすると、その長くし
た分に応じてドレインライン２の抵抗が増大し、ドレイ
ンライン２を介して画素電極４に供給されるデータ信号
に遅延が生じるからである。さらに、高精細化に伴って
ドレインライン２の幅を小さくすると、その小さくした
分に応じてドレインライン２の抵抗が増大し、これまた
ドレインライン２を介して画素電極４に供給されるデー
タ信号に遅延が生じるからである。ところで、スパッタ
リング法において、ＩＴＯ膜のシート抵抗のさらなる低
減は可能である。その方法としては、第１にＩＴＯ膜の
膜厚を厚くする方法があり、第２に成膜時の基板温度を
高くしてＩＴＯ膜の抵抗率を低減する方法がある。
積化や高精細化の関係から、ＩＴＯ膜のシート抵抗のさ
らなる低減が望まれている。その理由は、大面積化に伴
ってドレインライン２の長さを長くすると、その長くし
た分に応じてドレインライン２の抵抗が増大し、ドレイ
ンライン２を介して画素電極４に供給されるデータ信号
に遅延が生じるからである。さらに、高精細化に伴って
ドレインライン２の幅を小さくすると、その小さくした
分に応じてドレインライン２の抵抗が増大し、これまた
ドレインライン２を介して画素電極４に供給されるデー
タ信号に遅延が生じるからである。ところで、スパッタ
リング法において、ＩＴＯ膜のシート抵抗のさらなる低
減は可能である。その方法としては、第１にＩＴＯ膜の
膜厚を厚くする方法があり、第２に成膜時の基板温度を
高くしてＩＴＯ膜の抵抗率を低減する方法がある。
【０００５】
【発明が解決しようとする課題】しかしながら、ＩＴＯ
膜の膜厚を厚くする方法では、ドレインライン２の膜厚
が厚くなるばかりでなく、画素電極４の膜厚も厚くなる
ので、画素電極４の透明性が低下し、またＩＴＯ膜の成
膜に時間がかかることになるので、スループットが低下
するという問題がある。一方、成膜時の基板温度を高く
してＩＴＯ膜の抵抗率を低減する方法では、カラー液晶
表示装置においてカラーフィルタを形成した後のガラス
基板にＩＴＯ膜を成膜する場合、カラーフィルタに熱的
ダメージを与えないようにするための限界温度が２１５
℃程度であるので、基板温度をあまり高くすることがで
きず、ひいてはＩＴＯ膜の抵抗率の低減に限界があると
いう問題がある。この発明の課題は、膜厚を厚くしたり
成膜時の基板温度を高くしたりすることなく、透明導電
膜のシート抵抗を小さくすることである。
膜の膜厚を厚くする方法では、ドレインライン２の膜厚
が厚くなるばかりでなく、画素電極４の膜厚も厚くなる
ので、画素電極４の透明性が低下し、またＩＴＯ膜の成
膜に時間がかかることになるので、スループットが低下
するという問題がある。一方、成膜時の基板温度を高く
してＩＴＯ膜の抵抗率を低減する方法では、カラー液晶
表示装置においてカラーフィルタを形成した後のガラス
基板にＩＴＯ膜を成膜する場合、カラーフィルタに熱的
ダメージを与えないようにするための限界温度が２１５
℃程度であるので、基板温度をあまり高くすることがで
きず、ひいてはＩＴＯ膜の抵抗率の低減に限界があると
いう問題がある。この発明の課題は、膜厚を厚くしたり
成膜時の基板温度を高くしたりすることなく、透明導電
膜のシート抵抗を小さくすることである。
【０００６】
【課題を解決するための手段】この発明は、基板上に成
膜した透明導電膜にレーザを照射することにより、成膜
時よりも抵抗率の小さい透明導電膜を形成するようにし
たものである。
膜した透明導電膜にレーザを照射することにより、成膜
時よりも抵抗率の小さい透明導電膜を形成するようにし
たものである。
【０００７】この発明によれば、基板上に成膜した透明
導電膜にレーザを照射することにより、成膜時よりも抵
抗率の小さい透明導電膜を形成することができるので、
膜厚を厚くしたり成膜時の基板温度を高くしたりするこ
となく、透明導電膜のシート抵抗を小さくすることがで
きる。
導電膜にレーザを照射することにより、成膜時よりも抵
抗率の小さい透明導電膜を形成することができるので、
膜厚を厚くしたり成膜時の基板温度を高くしたりするこ
となく、透明導電膜のシート抵抗を小さくすることがで
きる。
【０００８】
【発明の実施の形態】次に、この発明の一実施形態にお
けるＩＴＯ膜（透明導電膜）の形成方法について、図１
（Ａ）及び（Ｂ）を参照しながら説明する。まず、図１
（Ａ）に示すように、ガラス基板１１の上面にスパッタ
リング法によりＩＴＯ膜１２を成膜する。次に、図１
（Ｂ）に示すように、ＩＴＯ膜１２にエキシマレーザを
照射すると、ＩＴＯ膜１２がアニールされて再結晶化す
る。すなわち、成膜時のＩＴＯ膜１２は多結晶状態であ
るが、アニールにより結晶粒の成長が促進され、結晶粒
の大きさが大きくなるとともに均一化されることにな
る。この結果、ＩＴＯ膜１２の抵抗率は成膜時よりも小
さくなる。したがって、ＩＴＯ膜１２の膜厚を厚くした
り成膜時の基板温度を高くしたりすることなく、ＩＴＯ
膜１２のシート抵抗を小さくすることができる。
けるＩＴＯ膜（透明導電膜）の形成方法について、図１
（Ａ）及び（Ｂ）を参照しながら説明する。まず、図１
（Ａ）に示すように、ガラス基板１１の上面にスパッタ
リング法によりＩＴＯ膜１２を成膜する。次に、図１
（Ｂ）に示すように、ＩＴＯ膜１２にエキシマレーザを
照射すると、ＩＴＯ膜１２がアニールされて再結晶化す
る。すなわち、成膜時のＩＴＯ膜１２は多結晶状態であ
るが、アニールにより結晶粒の成長が促進され、結晶粒
の大きさが大きくなるとともに均一化されることにな
る。この結果、ＩＴＯ膜１２の抵抗率は成膜時よりも小
さくなる。したがって、ＩＴＯ膜１２の膜厚を厚くした
り成膜時の基板温度を高くしたりすることなく、ＩＴＯ
膜１２のシート抵抗を小さくすることができる。
【０００９】次に、具体例について説明する。まず、平
面サイズ３２０ｍｍ×３４０ｍｍのガラス基板の上面に
マグネトロンスパッタリング法によりＩＴＯ膜を膜厚５
００Å程度に成膜した。この場合、基板温度は、カラー
フィルタに熱ダメージを与えないための限界温度である
２１５℃程度とした。次に、エキシマレーザの照射につ
いて説明するが、まず、エキシマレーザのビームサイズ
を光学系により３６０ｍｍ×０．１ｍｍの細長い帯状と
した。ビーム長さを３６０ｍｍとするのは、ガラス基板
の所定の一辺の長さ（この場合、３２０ｍｍ）よりも大
きくするためである。また、エキシマレーザとしては、
波長がＩＴＯ膜の基礎吸収端波長（３４０ｎｍ）よりも
短いものを用いた。例えばＫｒＦエキシマレーザの波長
は２４８ｎｍ、ＸｅＣｌエキシマレーザの波長は３０８
ｎｍであるが、ここではＫｒＦエキシマレーザを用い
た。ＩＴＯ膜の基礎吸収端波長よりも短い波長を有する
エキシマレーザを用いるのは、ＩＴＯ膜のレーザ吸収率
を１００％と効率良くするためである。
面サイズ３２０ｍｍ×３４０ｍｍのガラス基板の上面に
マグネトロンスパッタリング法によりＩＴＯ膜を膜厚５
００Å程度に成膜した。この場合、基板温度は、カラー
フィルタに熱ダメージを与えないための限界温度である
２１５℃程度とした。次に、エキシマレーザの照射につ
いて説明するが、まず、エキシマレーザのビームサイズ
を光学系により３６０ｍｍ×０．１ｍｍの細長い帯状と
した。ビーム長さを３６０ｍｍとするのは、ガラス基板
の所定の一辺の長さ（この場合、３２０ｍｍ）よりも大
きくするためである。また、エキシマレーザとしては、
波長がＩＴＯ膜の基礎吸収端波長（３４０ｎｍ）よりも
短いものを用いた。例えばＫｒＦエキシマレーザの波長
は２４８ｎｍ、ＸｅＣｌエキシマレーザの波長は３０８
ｎｍであるが、ここではＫｒＦエキシマレーザを用い
た。ＩＴＯ膜の基礎吸収端波長よりも短い波長を有する
エキシマレーザを用いるのは、ＩＴＯ膜のレーザ吸収率
を１００％と効率良くするためである。
【００１０】そして、空気中においてＫｒＦエキシマレ
ーザをビーム幅方向にスキャンピッチを０．０５ｍｍ、
０．０２ｍｍ、０．０１ｍｍ、０．００５ｍｍ（オーバ
ーラップ率５０％、８０％、９０％、９５％）としてス
キャン照射した。この場合、エネルギー密度は、６０ｍ
Ｊ／ｃｍ2、８０ｍＪ／ｃｍ2、１００ｍＪ／ｃｍ2、１
２０ｍＪ／ｃｍ2、１４０ｍＪ／ｃｍ2とした。ただし、
エネルギー密度は、図２に示すように、ＫｒＦエキシマ
レーザのビーム幅方向のビーム強度分布がなだらかな山
型となるので、ビーム幅（この場合、上記のように０．
１ｍｍ）をビーム強度の半価幅とし、このビーム幅にビ
ーム長さ（この場合、上記のように３６０ｍｍ）を掛け
てビーム照射面積を求め、１パルスの照射エネルギーを
このビーム照射面積で割った値とした。
ーザをビーム幅方向にスキャンピッチを０．０５ｍｍ、
０．０２ｍｍ、０．０１ｍｍ、０．００５ｍｍ（オーバ
ーラップ率５０％、８０％、９０％、９５％）としてス
キャン照射した。この場合、エネルギー密度は、６０ｍ
Ｊ／ｃｍ2、８０ｍＪ／ｃｍ2、１００ｍＪ／ｃｍ2、１
２０ｍＪ／ｃｍ2、１４０ｍＪ／ｃｍ2とした。ただし、
エネルギー密度は、図２に示すように、ＫｒＦエキシマ
レーザのビーム幅方向のビーム強度分布がなだらかな山
型となるので、ビーム幅（この場合、上記のように０．
１ｍｍ）をビーム強度の半価幅とし、このビーム幅にビ
ーム長さ（この場合、上記のように３６０ｍｍ）を掛け
てビーム照射面積を求め、１パルスの照射エネルギーを
このビーム照射面積で割った値とした。
【００１１】そして、ＩＴＯ膜の抵抗率のエネルギー密
度依存性を調べたところ、図３及び図４に示す結果が得
られた。ただし、図４は図３の一部の詳細を拡大して示
したものである。これらの図において、×印はレーザス
キャン照射時のオーバーラップ率が５０％、□印は８０
％、○印は９０％、△印は９５％の場合におけるＩＴＯ
膜の各抵抗率の平均値を示す。また、図４において、点
線は成膜時におけるＩＴＯ膜の抵抗率を示す。さて、図
３から明らかなように、抵抗率は、オーバーラップ率に
関係なく、エネルギー密度６０〜１００ｍＪ／ｃｍ2の
範囲において１×１０-4Ω・ｃｍオーダーにあり、１０
０ｍＪ／ｃｍ2を越えると急激に増大する。また、図４
から明らかなように、抵抗率は、エネルギー密度６０〜
１００ｍＪ／ｃｍ2の範囲においてオーバーラップ率に
関係なく、点線で示す成膜時における抵抗率よりも小さ
くなっている。
度依存性を調べたところ、図３及び図４に示す結果が得
られた。ただし、図４は図３の一部の詳細を拡大して示
したものである。これらの図において、×印はレーザス
キャン照射時のオーバーラップ率が５０％、□印は８０
％、○印は９０％、△印は９５％の場合におけるＩＴＯ
膜の各抵抗率の平均値を示す。また、図４において、点
線は成膜時におけるＩＴＯ膜の抵抗率を示す。さて、図
３から明らかなように、抵抗率は、オーバーラップ率に
関係なく、エネルギー密度６０〜１００ｍＪ／ｃｍ2の
範囲において１×１０-4Ω・ｃｍオーダーにあり、１０
０ｍＪ／ｃｍ2を越えると急激に増大する。また、図４
から明らかなように、抵抗率は、エネルギー密度６０〜
１００ｍＪ／ｃｍ2の範囲においてオーバーラップ率に
関係なく、点線で示す成膜時における抵抗率よりも小さ
くなっている。
【００１２】そして、図３から明らかなように、好まし
いエネルギー密度Ｅは６０ｍＪ／ｃｍ2≦Ｅ＜１２０ｍ
Ｊ／ｃｍ2の範囲にあることがわかる。このように、好
ましいエネルギー密度は比較的低いので、カラーフィル
タ等に熱的ダメージを与えないようにすることができ
る。また、図４から明らかなように、抵抗率が最も小さ
いのは、エネルギー密度が１００ｍＪ／ｃｍ2でオーバ
ーラップ率が○印の９０％である場合であることがわか
る。そして、この場合の抵抗率は１．４３×１０-4Ω・
ｃｍ程度であり、点線で示す成膜時の抵抗率２．２１×
１０-4Ω・ｃｍ程度と比較して３５％程度改善されてい
る。なお、ＩＴＯ膜の透明性は、エネルギー密度６０〜
１４０ｍＪ／ｃｍ2の範囲において成膜時と同等であっ
た。したがって、エネルギー密度Ｅが６０ｍＪ／ｃｍ2
≦Ｅ＜１２０ｍＪ／ｃｍ2の範囲においては、ＩＴＯ膜
の透明性については問題がないといえる。
いエネルギー密度Ｅは６０ｍＪ／ｃｍ2≦Ｅ＜１２０ｍ
Ｊ／ｃｍ2の範囲にあることがわかる。このように、好
ましいエネルギー密度は比較的低いので、カラーフィル
タ等に熱的ダメージを与えないようにすることができ
る。また、図４から明らかなように、抵抗率が最も小さ
いのは、エネルギー密度が１００ｍＪ／ｃｍ2でオーバ
ーラップ率が○印の９０％である場合であることがわか
る。そして、この場合の抵抗率は１．４３×１０-4Ω・
ｃｍ程度であり、点線で示す成膜時の抵抗率２．２１×
１０-4Ω・ｃｍ程度と比較して３５％程度改善されてい
る。なお、ＩＴＯ膜の透明性は、エネルギー密度６０〜
１４０ｍＪ／ｃｍ2の範囲において成膜時と同等であっ
た。したがって、エネルギー密度Ｅが６０ｍＪ／ｃｍ2
≦Ｅ＜１２０ｍＪ／ｃｍ2の範囲においては、ＩＴＯ膜
の透明性については問題がないといえる。
【００１３】次に、ＩＴＯ膜の結晶品質の均一性を調べ
るために、ＫｒＦエキシマレーザをエネルギー密度１０
０ｍＪ／ｃｍ2でオーバーラップ率を５０％、８０％、
９０％、９５％としてスキャン照射し、ＩＴＯ膜の抵抗
率の標準偏差値（結晶品質の均一性に相当）を調べたと
ころ、図５に示す結果が得られた。この図において、●
印はオーバーラップ率５０％、８０％、９０％、９５％
の場合におけるＩＴＯ膜の各抵抗率の標準偏差値を示
し、また点線は成膜時のＩＴＯ膜の抵抗率の標準偏差値
を示す。さて、図５から明らかなように、抵抗率の標準
偏差値は、オーバーラップ率が５０％と９５％の場合に
は点線で示す成膜時の場合と同等であり、オーバーラッ
プ率９０％でやや良くなく、オーバーラップ率８０％で
さらに良くない。このことから、オーバーラップ率が５
０％程度と９５％程度の場合には、ＩＴＯ膜の結晶品質
の均一性は成膜時と同等であるといえる。
るために、ＫｒＦエキシマレーザをエネルギー密度１０
０ｍＪ／ｃｍ2でオーバーラップ率を５０％、８０％、
９０％、９５％としてスキャン照射し、ＩＴＯ膜の抵抗
率の標準偏差値（結晶品質の均一性に相当）を調べたと
ころ、図５に示す結果が得られた。この図において、●
印はオーバーラップ率５０％、８０％、９０％、９５％
の場合におけるＩＴＯ膜の各抵抗率の標準偏差値を示
し、また点線は成膜時のＩＴＯ膜の抵抗率の標準偏差値
を示す。さて、図５から明らかなように、抵抗率の標準
偏差値は、オーバーラップ率が５０％と９５％の場合に
は点線で示す成膜時の場合と同等であり、オーバーラッ
プ率９０％でやや良くなく、オーバーラップ率８０％で
さらに良くない。このことから、オーバーラップ率が５
０％程度と９５％程度の場合には、ＩＴＯ膜の結晶品質
の均一性は成膜時と同等であるといえる。
【００１４】なお、上記実施形態ではＩＴＯ膜をスパッ
タリング法により成膜した場合について説明したが、こ
れに限らず、蒸着法や塗布法等によって成膜するように
してもよい。また、成膜したＩＴＯ膜が非結晶状態であ
る場合には、エキシマレーザの照射により多結晶化する
ことができ、ひいては抵抗率を小さくすることができ
る。
タリング法により成膜した場合について説明したが、こ
れに限らず、蒸着法や塗布法等によって成膜するように
してもよい。また、成膜したＩＴＯ膜が非結晶状態であ
る場合には、エキシマレーザの照射により多結晶化する
ことができ、ひいては抵抗率を小さくすることができ
る。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、基板上に成膜した透明導電膜にレーザを照射するこ
とにより、成膜時よりも抵抗率の小さい透明導電膜を形
成することができるので、膜厚を厚くしたり成膜時の基
板温度を高くしたりすることなく、透明導電膜のシート
抵抗を小さくすることができる。
ば、基板上に成膜した透明導電膜にレーザを照射するこ
とにより、成膜時よりも抵抗率の小さい透明導電膜を形
成することができるので、膜厚を厚くしたり成膜時の基
板温度を高くしたりすることなく、透明導電膜のシート
抵抗を小さくすることができる。
【図１】（Ａ）、（Ｂ）はそれぞれこの発明の一実施形
態におけるＩＴＯ膜の各形成工程を示す断面図。
態におけるＩＴＯ膜の各形成工程を示す断面図。
【図２】エキシマレーザのビーム幅方向のビーム強度分
布を示す図。
布を示す図。
【図３】ＩＴＯ膜の抵抗率のエネルギー密度依存性を示
す図。
す図。
【図４】図３の一部の詳細を示す図。
【図５】ＩＴＯ膜の抵抗率の標準偏差値のオーバーラッ
プ率依存性を示す図。
プ率依存性を示す図。
【図６】（Ａ）は従来の液晶表示装置の一部の平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
（Ｂ）はそのＢ−Ｂ線に沿う断面図。
１１ ガラス基板 １２ ＩＴＯ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｂ 5/14 Ｈ０１Ｂ 5/14 Ａ
Claims (5)
- 【請求項１】 基板上に成膜した透明導電膜にレーザを
照射することにより、成膜時よりも抵抗率の小さい透明
導電膜を形成することを特徴とする透明導電膜の形成方
法。 - 【請求項２】 請求項１記載の発明において、前記レー
ザの波長は前記透明導電膜の基礎吸収端波長よりも短い
ことを特徴とする透明導電膜の形成方法。 - 【請求項３】 請求項１または２記載の発明において、
前記透明導電膜はＩＴＯ膜であることを特徴とする透明
導電膜の形成方法。 - 【請求項４】 請求項３記載の発明において、前記ＩＴ
Ｏ膜の成膜はスパッタリング法により行うことを特徴と
する透明導電膜の形成方法。 - 【請求項５】 請求項４記載の発明において、前記レー
ザはビームサイズを細長い帯状とされたレーザからな
り、このレーザをエネルギー密度６０〜１２０ｍＪ／ｃ
ｍ2程度でビーム幅方向にオーバーラップさせながらス
キャン照射することを特徴とする透明導電膜の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18422796A JPH1012060A (ja) | 1996-06-26 | 1996-06-26 | 透明導電膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18422796A JPH1012060A (ja) | 1996-06-26 | 1996-06-26 | 透明導電膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012060A true JPH1012060A (ja) | 1998-01-16 |
Family
ID=16149605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18422796A Pending JPH1012060A (ja) | 1996-06-26 | 1996-06-26 | 透明導電膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012060A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000285752A (ja) * | 1999-03-30 | 2000-10-13 | Hoya Corp | 透明電極及びその形成方法 |
| WO2001056088A1 (fr) * | 2000-01-28 | 2001-08-02 | Japan Science And Technology Corporation | Diode electroluminescente et laser a semiconducteur |
| KR100519368B1 (ko) * | 2002-03-29 | 2005-10-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| WO2007125860A1 (ja) * | 2006-04-24 | 2007-11-08 | Showa Denko K.K. | 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ |
| JP2009277640A (ja) * | 2007-10-10 | 2009-11-26 | Asahi Kasei Corp | 透明導電膜の形成方法 |
| JP2022525656A (ja) * | 2019-03-20 | 2022-05-18 | セイジ・エレクトロクロミクス，インコーポレイテッド | 見込み生産のパターン化された透明導電層 |
| US12013622B2 (en) | 2018-12-28 | 2024-06-18 | Sage Electrochromics, Inc. | Made-to-stock patterned transparent conductive layer |
-
1996
- 1996-06-26 JP JP18422796A patent/JPH1012060A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000285752A (ja) * | 1999-03-30 | 2000-10-13 | Hoya Corp | 透明電極及びその形成方法 |
| WO2001056088A1 (fr) * | 2000-01-28 | 2001-08-02 | Japan Science And Technology Corporation | Diode electroluminescente et laser a semiconducteur |
| KR100519368B1 (ko) * | 2002-03-29 | 2005-10-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| US7342637B2 (en) | 2002-03-29 | 2008-03-11 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| WO2007125860A1 (ja) * | 2006-04-24 | 2007-11-08 | Showa Denko K.K. | 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ |
| JP2007294578A (ja) * | 2006-04-24 | 2007-11-08 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ |
| US8207003B2 (en) | 2006-04-24 | 2012-06-26 | Showa Denko K.K. | Method of manufacturing gallium nitride-based compound semiconductor light-emitting device, gallium nitride-based compound semiconductor light-emitting device, and lamp |
| JP2009277640A (ja) * | 2007-10-10 | 2009-11-26 | Asahi Kasei Corp | 透明導電膜の形成方法 |
| US12013622B2 (en) | 2018-12-28 | 2024-06-18 | Sage Electrochromics, Inc. | Made-to-stock patterned transparent conductive layer |
| JP2022525656A (ja) * | 2019-03-20 | 2022-05-18 | セイジ・エレクトロクロミクス，インコーポレイテッド | 見込み生産のパターン化された透明導電層 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0886319B1 (en) | Method for making a thin film transistor | |
| US6017783A (en) | Method of manufacturing a semiconductor device using an insulated gate electrode as a mask | |
| CA2167396C (en) | Silicon pixel electrode | |
| US5264383A (en) | Method of manufacturing a thin film transistor | |
| US5776803A (en) | Manufacture of electronic devices comprising thin-film circuitry on a polymer substrate | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| US5892246A (en) | Polysilicon TFT having exact alignment between the source/drain and the gate electrode | |
| US7474679B2 (en) | Laser apparatus and manufacturing method of thin film transistor using the same | |
| EP0691688B1 (en) | Method for producing a top gate thin-film transistor | |
| JP3025408B2 (ja) | 半導体素子の製造方法 | |
| KR100651100B1 (ko) | 반도체 장치의 제조 방법 | |
| US5580801A (en) | Method for processing a thin film using an energy beam | |
| JPH1012060A (ja) | 透明導電膜の形成方法 | |
| US6071762A (en) | Process to manufacture LDD TFT | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| US6265290B1 (en) | Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same | |
| JP2003257989A (ja) | 半導体装置の作製方法 | |
| JP2717234B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JP4627135B2 (ja) | 半導体装置の生産方法 | |
| JPH10135135A (ja) | 半導体装置の作製方法 | |
| JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09260286A (ja) | 半導体装置の製造方法 | |
| JPH09237767A (ja) | 半導体装置の製造方法 | |
| JP3161701B2 (ja) | 液晶電気光学装置の作製方法 | |
| KR100997966B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 |