JP3025408B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3025408B2 JP3025408B2 JP6137418A JP13741894A JP3025408B2 JP 3025408 B2 JP3025408 B2 JP 3025408B2 JP 6137418 A JP6137418 A JP 6137418A JP 13741894 A JP13741894 A JP 13741894A JP 3025408 B2 JP3025408 B2 JP 3025408B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- irradiation
- annealing
- long beam
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜プロセスにより半
導体層を積層形成する工程を含む半導体素子の製造方法
に関する。特に、本発明は、大面積基板上に形成した多
結晶または非晶質半導体層上に紫外線を照射してアニー
ルすることにより、大粒径の多結晶または単結晶からな
る半導体層を得たり、上記アニールにより、不純物が活
性化された単結晶、多結晶または非晶質からなる半導体
層を得たりする際の紫外線の照射方法に関する。
導体層を積層形成する工程を含む半導体素子の製造方法
に関する。特に、本発明は、大面積基板上に形成した多
結晶または非晶質半導体層上に紫外線を照射してアニー
ルすることにより、大粒径の多結晶または単結晶からな
る半導体層を得たり、上記アニールにより、不純物が活
性化された単結晶、多結晶または非晶質からなる半導体
層を得たりする際の紫外線の照射方法に関する。
【０００２】
【従来の技術】近年、大型で高解像度の液晶パネルや、
高速で高解像度の密着型イメージセンサへの要求が高ま
るにつれ、大面積の絶縁性基板上に高性能な薄膜トラン
ジスタ（ＴＦＴ）を均一に作製することが望まれてい
る。
高速で高解像度の密着型イメージセンサへの要求が高ま
るにつれ、大面積の絶縁性基板上に高性能な薄膜トラン
ジスタ（ＴＦＴ）を均一に作製することが望まれてい
る。
【０００３】ここでＴＦＴは、例えば、歪点温度は低い
が安価で大面積化が容易なガラス基板上に多結晶半導体
層を形成し、この多結晶半導体層の表面に、チャンネル
が形成される半導体活性領域、低抵抗のソース及びドレ
イン電極、ゲート電極を各々形成して作製される。とこ
ろで、上記歪点温度が低いガラス基板を使用した場合、
ガラス基板への熱ダメージを少なくする必要があるの
で、次のような方法で多結晶半導体層を得ていた。
が安価で大面積化が容易なガラス基板上に多結晶半導体
層を形成し、この多結晶半導体層の表面に、チャンネル
が形成される半導体活性領域、低抵抗のソース及びドレ
イン電極、ゲート電極を各々形成して作製される。とこ
ろで、上記歪点温度が低いガラス基板を使用した場合、
ガラス基板への熱ダメージを少なくする必要があるの
で、次のような方法で多結晶半導体層を得ていた。
【０００４】１つは、ガラス基板上にアモルファスシリ
コン層（以下、ａ−Ｓｉ層ともいう。）を堆積した後、
これをエキシマレーザから照射される紫外線でアニール
することにより多結晶シリコン層（以下、ｐｏｌｙ−Ｓ
ｉ層ともいう。）を得る方法である。もう１つは、ガラ
ス基板上にａ−Ｓｉ層を堆積した後、これを熱拡散炉な
どによる固相成長によりｐｏｌｙ−Ｓｉ層とし、エキシ
マレーザから照射される紫外線でアニールすることによ
り、大粒径のｐｏｌｙ−Ｓｉ層を得る方法である。
コン層（以下、ａ−Ｓｉ層ともいう。）を堆積した後、
これをエキシマレーザから照射される紫外線でアニール
することにより多結晶シリコン層（以下、ｐｏｌｙ−Ｓ
ｉ層ともいう。）を得る方法である。もう１つは、ガラ
ス基板上にａ−Ｓｉ層を堆積した後、これを熱拡散炉な
どによる固相成長によりｐｏｌｙ−Ｓｉ層とし、エキシ
マレーザから照射される紫外線でアニールすることによ
り、大粒径のｐｏｌｙ−Ｓｉ層を得る方法である。
【０００５】上記エキシマレーザから照射される紫外線
は、ビームホモジナイザー等を介することにより約１０
ｍｍ角のビームスポットとすることができるが、ガラス
基板に比較して小さい。このため、図６に示すように、
ガラス基板１上でエキシマレーザのビームスポット３を
走査しつつ、レーザのパルス照射を連続して行って、ガ
ラス基板上に堆積された大面積の多結晶または非晶質半
導体層２のアニール処理を行っていた。
は、ビームホモジナイザー等を介することにより約１０
ｍｍ角のビームスポットとすることができるが、ガラス
基板に比較して小さい。このため、図６に示すように、
ガラス基板１上でエキシマレーザのビームスポット３を
走査しつつ、レーザのパルス照射を連続して行って、ガ
ラス基板上に堆積された大面積の多結晶または非晶質半
導体層２のアニール処理を行っていた。
【０００６】その際、紫外線が照射されない部分が発生
しないようにするため、及びビームスポットの照射領域
端部で照射エネルギーが急激に減少することからアニー
ルが不完全になるのを防止するため、ビームスポットの
照射を、隣接する照射領域の端部が重なり合うよう行う
などの対策を講じている。このようなレーザ照射の方法
については、例えば、特開昭５８−５６３１６号公報、
特開平３−７２６１７号公報、特公平５−８０１５９号
公報、特開平５−１９０４５１号公報に様々なものが示
されている。
しないようにするため、及びビームスポットの照射領域
端部で照射エネルギーが急激に減少することからアニー
ルが不完全になるのを防止するため、ビームスポットの
照射を、隣接する照射領域の端部が重なり合うよう行う
などの対策を講じている。このようなレーザ照射の方法
については、例えば、特開昭５８−５６３１６号公報、
特開平３−７２６１７号公報、特公平５−８０１５９号
公報、特開平５−１９０４５１号公報に様々なものが示
されている。
【０００７】また、エキシマレーザから照射される紫外
線を、ビームホモジナイザー、光学ユニット等を介する
ことにより長尺のビーム形状にすることもできるが、こ
の細長いビーム形状では、例えば１０ｃｍ角といった大
きさのガラス基板全面を覆うことができない。このた
め、図７に示すように、ガラス基板１上でエキシマレー
ザの長尺ビームを所定の方向，例えば該長尺方向と直角
方向に相対的に移動させつつ、パルス的なレーザ照射を
連続して行って、ガラス基板上に堆積された大面積の多
結晶または非晶質半導体層２をアニールすることが行わ
れていた（特開平３−２８６５１８号公報参照）。なお
図７中、１８ａはゲートバス配線を配置すべき領域、１
８ｂは該ゲートバス配線と直交するソースバス配線を配
置すべき領域である。１９ａ，１９ｂは各バス配線の配
置領域１８ａ，１８ｂの一端側の、各バス配線のドライ
バーを配置すべき領域である。また、上記アニール処理
は、半導体層の結晶化の場合だけでなく、不純物を含む
半導体層の活性化の場合にも上記と同様に行われる。
線を、ビームホモジナイザー、光学ユニット等を介する
ことにより長尺のビーム形状にすることもできるが、こ
の細長いビーム形状では、例えば１０ｃｍ角といった大
きさのガラス基板全面を覆うことができない。このた
め、図７に示すように、ガラス基板１上でエキシマレー
ザの長尺ビームを所定の方向，例えば該長尺方向と直角
方向に相対的に移動させつつ、パルス的なレーザ照射を
連続して行って、ガラス基板上に堆積された大面積の多
結晶または非晶質半導体層２をアニールすることが行わ
れていた（特開平３−２８６５１８号公報参照）。なお
図７中、１８ａはゲートバス配線を配置すべき領域、１
８ｂは該ゲートバス配線と直交するソースバス配線を配
置すべき領域である。１９ａ，１９ｂは各バス配線の配
置領域１８ａ，１８ｂの一端側の、各バス配線のドライ
バーを配置すべき領域である。また、上記アニール処理
は、半導体層の結晶化の場合だけでなく、不純物を含む
半導体層の活性化の場合にも上記と同様に行われる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記ビ
ームスポットによる照射方法では、該ビームスポットの
重なり部分において照射される総エネルギー量を、該重
なり部分以外の他の部分と同じにして、ビームの照射領
域全体で照射エネルギーを均一なものにするのが困難で
ある。その結果、その重なり部分で膜ストレスが増加し
たり表面平坦性が劣化したりして、高品質な多結晶半導
体層を得ることができないという問題点があった。
ームスポットによる照射方法では、該ビームスポットの
重なり部分において照射される総エネルギー量を、該重
なり部分以外の他の部分と同じにして、ビームの照射領
域全体で照射エネルギーを均一なものにするのが困難で
ある。その結果、その重なり部分で膜ストレスが増加し
たり表面平坦性が劣化したりして、高品質な多結晶半導
体層を得ることができないという問題点があった。
【０００９】また、図５に示すように、上記ビームスポ
ットを、その大きさに比べて十分小さいピッチで走査方
向にずらしながら、各ピッチ毎に該ビームスポットのパ
ルス的な照射を行っても、前記同様の問題点が生じる。
これは、ビームの照射ショット間での照射エネルギー量
のバラツキが数％存在するために、半導体層上での各部
分において照射される総エネルギー量が均一なものとな
らないからである。
ットを、その大きさに比べて十分小さいピッチで走査方
向にずらしながら、各ピッチ毎に該ビームスポットのパ
ルス的な照射を行っても、前記同様の問題点が生じる。
これは、ビームの照射ショット間での照射エネルギー量
のバラツキが数％存在するために、半導体層上での各部
分において照射される総エネルギー量が均一なものとな
らないからである。
【００１０】また、図７に示すように、長尺ビームを用
いることにより、長尺方向の照射エネルギーの均一性は
改善されるが、走査方向については照射エネルギーの均
一性は改善されない。これは、長尺ビームの場合も上記
ビームスポットの場合と同様、ビームの照射ショット間
でのエネルギーのバラツキがあるからである。従って、
長尺ビームの長手方向と直角方向（走査方向）にＴＦＴ
特性のバラツキが発生してしまう。例えば、図７に示す
長尺ビームの照射処理では、上記長尺ビームの走査方向
は、ソースバス配線の延びる方向と一致しているので、
該ソースバス配線と直交するゲートバス配線に沿った不
良の発生を招くことになる。
いることにより、長尺方向の照射エネルギーの均一性は
改善されるが、走査方向については照射エネルギーの均
一性は改善されない。これは、長尺ビームの場合も上記
ビームスポットの場合と同様、ビームの照射ショット間
でのエネルギーのバラツキがあるからである。従って、
長尺ビームの長手方向と直角方向（走査方向）にＴＦＴ
特性のバラツキが発生してしまう。例えば、図７に示す
長尺ビームの照射処理では、上記長尺ビームの走査方向
は、ソースバス配線の延びる方向と一致しているので、
該ソースバス配線と直交するゲートバス配線に沿った不
良の発生を招くことになる。
【００１１】この結果、高解像度の液晶パネルやイメー
ジセンサー等においては、このようなＴＦＴ特性のバラ
ツキに起因して生ずる、画面表示や読み取りを行う上で
の不具合が、人の目に付き易いものとなってしまう。
ジセンサー等においては、このようなＴＦＴ特性のバラ
ツキに起因して生ずる、画面表示や読み取りを行う上で
の不具合が、人の目に付き易いものとなってしまう。
【００１２】この発明は、上記問題点を解決しようとし
て成されたものであり、アニール処理を施した半導体層
において、長尺ビームの走査方向に照射エネルギーのバ
ラツキが生じても、該半導体層に形成されるＴＦＴの特
性のバラツキがゲートバス配線やソースバス配線に沿っ
たものとなるのを回避することができ、これにより高解
像度の液晶パネルやイメージセンサなどにおけるＴＦＴ
特性のバラツキの影響を低減することができる半導体素
子の製造方法を得ることが本発明の目的である。
て成されたものであり、アニール処理を施した半導体層
において、長尺ビームの走査方向に照射エネルギーのバ
ラツキが生じても、該半導体層に形成されるＴＦＴの特
性のバラツキがゲートバス配線やソースバス配線に沿っ
たものとなるのを回避することができ、これにより高解
像度の液晶パネルやイメージセンサなどにおけるＴＦＴ
特性のバラツキの影響を低減することができる半導体素
子の製造方法を得ることが本発明の目的である。
【００１３】
【課題を解決するための手段】この発明の半導体素子の
製造方法は、絶縁性基板上に形成した多結晶または非晶
質の半導体層をエネルギービームの照射によりアニール
して、より大粒径の多結晶あるいは単結晶の半導体層を
形成する工程と、該アニール処理を施した半導体層に所
望の素子を複数形成する工程とを含み、該アニール処理
は、長尺のビーム形状を有するエネルギービームを、該
半導体層に形成される素子の配列方向に対して平行な方
向及び垂直な方向以外の方向に走査して行うようにして
おり、そのことにより上記目的が達成される。
製造方法は、絶縁性基板上に形成した多結晶または非晶
質の半導体層をエネルギービームの照射によりアニール
して、より大粒径の多結晶あるいは単結晶の半導体層を
形成する工程と、該アニール処理を施した半導体層に所
望の素子を複数形成する工程とを含み、該アニール処理
は、長尺のビーム形状を有するエネルギービームを、該
半導体層に形成される素子の配列方向に対して平行な方
向及び垂直な方向以外の方向に走査して行うようにして
おり、そのことにより上記目的が達成される。
【００１４】この発明の半導体素子の製造方法は、絶縁
性基板上に形成された不純物を含む単結晶、多結晶また
は非晶質の半導体層を、エネルギービームの照射により
アニールして該半導体層の不純物を活性化する工程と、
該アニール処理を施した半導体層をコンタクト領域に用
いた素子を複数形成する工程とを含み、該アニール処理
は、長尺のビーム形状を有するエネルギービームを、該
半導体層に形成される素子の配列方向に対して平行な方
向及び垂直な方向以外の方向に走査して行うようにして
おり、そのことにより上記目的が達成される。
性基板上に形成された不純物を含む単結晶、多結晶また
は非晶質の半導体層を、エネルギービームの照射により
アニールして該半導体層の不純物を活性化する工程と、
該アニール処理を施した半導体層をコンタクト領域に用
いた素子を複数形成する工程とを含み、該アニール処理
は、長尺のビーム形状を有するエネルギービームを、該
半導体層に形成される素子の配列方向に対して平行な方
向及び垂直な方向以外の方向に走査して行うようにして
おり、そのことにより上記目的が達成される。
【００１５】
【作用】この発明においては、基板上の半導体層を長尺
ビームの照射によりアニールする際、該半導体層に形成
される素子の配列方向に対して平行な方向及び垂直な方
向以外の方向に上記長尺ビームを走査するようにしたか
ら、該長尺ビームの走査方向に照射エネルギーのバラツ
キが生じても、該半導体層に形成されるＴＦＴなどの素
子の特性のバラツキが素子の配列方向において生ずるの
を回避することができる。
ビームの照射によりアニールする際、該半導体層に形成
される素子の配列方向に対して平行な方向及び垂直な方
向以外の方向に上記長尺ビームを走査するようにしたか
ら、該長尺ビームの走査方向に照射エネルギーのバラツ
キが生じても、該半導体層に形成されるＴＦＴなどの素
子の特性のバラツキが素子の配列方向において生ずるの
を回避することができる。
【００１６】これにより、画素ごとにＴＦＴを有する高
解像度の液晶パネルやイメージセンサなどにおいて、上
記ビームの走査方向にＴＦＴ特性のバラツキが発生して
も、画素の不良の発生がゲートバス配線又はソースバス
配線に沿ったものとなるのを回避することができる。こ
の結果、高解像度の液晶パネルやイメージセンサなどに
おいてＴＦＴ特性のバラツキに起因して生ずる、画面表
示や読み取りを行う上での悪影響を、人の目に感じにく
いものとできる。
解像度の液晶パネルやイメージセンサなどにおいて、上
記ビームの走査方向にＴＦＴ特性のバラツキが発生して
も、画素の不良の発生がゲートバス配線又はソースバス
配線に沿ったものとなるのを回避することができる。こ
の結果、高解像度の液晶パネルやイメージセンサなどに
おいてＴＦＴ特性のバラツキに起因して生ずる、画面表
示や読み取りを行う上での悪影響を、人の目に感じにく
いものとできる。
【００１７】
【実施例】以下、本発明の実施例について説明する。
【００１８】（実施例１）図１は本発明の一実施例によ
る半導体素子の製造方法におけるアニール処理を説明す
るための図、図２は該半導体素子の製造方法を工程順に
説明するための図である。図において、２はガラス基板
１上に形成されたアモルファスシリコン層で、該アモル
ファスシリコン層２上には、ゲートバス配線８ａを配置
すべき領域１８ａ、及び該ゲートバス配線８ａと直交す
るソースバス配線８ｂを配置すべき領域１８ｂが設定さ
れている。上記各バス配線の配置領域１８ａ，１８ｂの
一端側には、それぞれ該各バス配線のドライバーを配置
すべき領域１９ａ，１９ｂが設定されている。ここで、
長尺ビームの照射領域Ａは、その長手方向が上記各配線
の延びる方向と平行にあるいは直角にならないよう設定
されている。この照射領域Ａの、上記ガラス基板１上で
の走査方向は、その長手方向と直角方向である。
る半導体素子の製造方法におけるアニール処理を説明す
るための図、図２は該半導体素子の製造方法を工程順に
説明するための図である。図において、２はガラス基板
１上に形成されたアモルファスシリコン層で、該アモル
ファスシリコン層２上には、ゲートバス配線８ａを配置
すべき領域１８ａ、及び該ゲートバス配線８ａと直交す
るソースバス配線８ｂを配置すべき領域１８ｂが設定さ
れている。上記各バス配線の配置領域１８ａ，１８ｂの
一端側には、それぞれ該各バス配線のドライバーを配置
すべき領域１９ａ，１９ｂが設定されている。ここで、
長尺ビームの照射領域Ａは、その長手方向が上記各配線
の延びる方向と平行にあるいは直角にならないよう設定
されている。この照射領域Ａの、上記ガラス基板１上で
の走査方向は、その長手方向と直角方向である。
【００１９】次に製造方法について説明する。
【００２０】大面積の液晶パネルや密着型イメージセン
サーでは、能動素子として複数の薄膜トランジスタが絶
縁性基板上に形成される。該絶縁性基板としてガラス基
板１を使用し、ガラス基板１の表面にＬＰ（液相）ＣＶ
Ｄ法により５５０℃の着膜温度で５０ｎｍの厚膜にアモ
ルファスシリコン膜（ａ−Ｓｉ膜）２を堆積する（図２
（ａ））。
サーでは、能動素子として複数の薄膜トランジスタが絶
縁性基板上に形成される。該絶縁性基板としてガラス基
板１を使用し、ガラス基板１の表面にＬＰ（液相）ＣＶ
Ｄ法により５５０℃の着膜温度で５０ｎｍの厚膜にアモ
ルファスシリコン膜（ａ−Ｓｉ膜）２を堆積する（図２
（ａ））。
【００２１】次に、エキシマレーザ（ＸｅＣｌ ３０８
ｎｍ）からの紫外線の照射により、上記ａ−Ｓｉ層２の
アニールを行って多結晶シリコン層（ｐｏｌｙ−Ｓｉ
層）２ａを形成する（図２（ｂ））。
ｎｍ）からの紫外線の照射により、上記ａ−Ｓｉ層２の
アニールを行って多結晶シリコン層（ｐｏｌｙ−Ｓｉ
層）２ａを形成する（図２（ｂ））。
【００２２】上記ａ−Ｓｉ膜２の堆積は、スパッタ法、
ＰＥ（プラズマ）ＣＶＤ法等で行っても良く、また、ア
ニール処理はエキシマレーザ（ＫｒＦ ２４８ｎｍ）で
行っても良い。
ＰＥ（プラズマ）ＣＶＤ法等で行っても良く、また、ア
ニール処理はエキシマレーザ（ＫｒＦ ２４８ｎｍ）で
行っても良い。
【００２３】エキシマレーザの長尺ビームは、エキシマ
レーザの出力ビームをビームホモジナイザー、光学ユニ
ット（図示せず）等を介することにより得ることができ
る。例えば、５ｉｎｃｈ角の画面の基板に対しては、長
尺ビームの照射領域Ａは、約２００ｍｍ×０．５ｍｍ角
の大きさとする。この場合、長尺ビーム内でのエネルギ
ーの均一性は±５パーセント以下にできる。
レーザの出力ビームをビームホモジナイザー、光学ユニ
ット（図示せず）等を介することにより得ることができ
る。例えば、５ｉｎｃｈ角の画面の基板に対しては、長
尺ビームの照射領域Ａは、約２００ｍｍ×０．５ｍｍ角
の大きさとする。この場合、長尺ビーム内でのエネルギ
ーの均一性は±５パーセント以下にできる。
【００２４】上記結晶化アニールは、エキシマレーザと
基板のステージとを、長尺ビームの走査方向と基板完成
時のマトリクス配線，つまりゲートバス配線またはソー
スバス配線とのなす角度θが０゜及び９０゜以外の角
度、好ましくは３０゜〜６０゜又は１２０゜〜１５０゜
の範囲内の角度となるよう相対的に移動させることによ
り行う。
基板のステージとを、長尺ビームの走査方向と基板完成
時のマトリクス配線，つまりゲートバス配線またはソー
スバス配線とのなす角度θが０゜及び９０゜以外の角
度、好ましくは３０゜〜６０゜又は１２０゜〜１５０゜
の範囲内の角度となるよう相対的に移動させることによ
り行う。
【００２５】図１は、ガラス基板１上に堆積されたアモ
ルファスシリコン膜２上を長尺ビームが０．５ｍｍ以
下、例えば０．１ｍｍずつ移動して、アモルファスシリ
コン膜２の表面全体を走査する様子を示している。
ルファスシリコン膜２上を長尺ビームが０．５ｍｍ以
下、例えば０．１ｍｍずつ移動して、アモルファスシリ
コン膜２の表面全体を走査する様子を示している。
【００２６】まず初めに、基板をステージ上に、長尺ビ
ームの走査方向と、基板上に配置されるべきマトリクス
配線とのなす角度θが０度及び９０度以外の所定の角度
となるよう載置する。ガラス基板１の紙面右側の角に長
尺ビームの照射領域Ａを位置させ、この照射領域Ａを紙
面左側方向（Ｘ方向）へ０．１ｍｍのピッチで移動さ
せ、１ピッチ移動させる度にレーザのパルス照射をワン
ショット行う。
ームの走査方向と、基板上に配置されるべきマトリクス
配線とのなす角度θが０度及び９０度以外の所定の角度
となるよう載置する。ガラス基板１の紙面右側の角に長
尺ビームの照射領域Ａを位置させ、この照射領域Ａを紙
面左側方向（Ｘ方向）へ０．１ｍｍのピッチで移動さ
せ、１ピッチ移動させる度にレーザのパルス照射をワン
ショット行う。
【００２７】これにより、ガラス基板１上に堆積された
アモルファスシリコン膜２の全面に渡って長尺ビームの
照射領域Ａによる走査が行われる。このとき照射領域に
おけるエネルギー密度は２５０ｍＪ／ｃｍ2〜４５０ｍ
Ｊ／ｃｍ2とする。
アモルファスシリコン膜２の全面に渡って長尺ビームの
照射領域Ａによる走査が行われる。このとき照射領域に
おけるエネルギー密度は２５０ｍＪ／ｃｍ2〜４５０ｍ
Ｊ／ｃｍ2とする。
【００２８】なお、上記アニール処理は、アモルファス
シリコン層２の全面をエネルギー密度の異なる長尺ビー
ムで２回以上走査して行っても良いし、基板を２００℃
〜５００℃に加熱して行っても良い。
シリコン層２の全面をエネルギー密度の異なる長尺ビー
ムで２回以上走査して行っても良いし、基板を２００℃
〜５００℃に加熱して行っても良い。
【００２９】次に、多結晶シリコン層２ａを島状にパタ
ーニングして各薄膜トランジスタについて島状部３をそ
れぞれ形成する。次いで、ＴＥＯＳ（テトラエチルオル
ソシラン）ＣＶＤ法により１００ｎｍの厚膜で酸化シリ
コン（ＳｉＯ2）膜を堆積してゲート絶縁膜４を形成す
る。その上にスパッタ法によりアルミニウム（Ａｌ）膜
を堆積し、このアルミニウム膜をフォトリソグラフィ法
によりパターニングして、ゲート電極５を含むゲートバ
ス配線８ａを形成する（図２（ｃ））。
ーニングして各薄膜トランジスタについて島状部３をそ
れぞれ形成する。次いで、ＴＥＯＳ（テトラエチルオル
ソシラン）ＣＶＤ法により１００ｎｍの厚膜で酸化シリ
コン（ＳｉＯ2）膜を堆積してゲート絶縁膜４を形成す
る。その上にスパッタ法によりアルミニウム（Ａｌ）膜
を堆積し、このアルミニウム膜をフォトリソグラフィ法
によりパターニングして、ゲート電極５を含むゲートバ
ス配線８ａを形成する（図２（ｃ））。
【００３０】次に、イオン注入法により島状部３に所定
のイオン、例えばｎ−ｃｈＴＦＴについてはリンを、ｐ
−ｃｈＴＦＴについてはボロンを注入する。そしてエキ
シマレーザの照射により活性化アニールを行って不純物
を活性化し、島状部３にソース領域３ａ及びドレイン領
域３ｂを形成する。
のイオン、例えばｎ−ｃｈＴＦＴについてはリンを、ｐ
−ｃｈＴＦＴについてはボロンを注入する。そしてエキ
シマレーザの照射により活性化アニールを行って不純物
を活性化し、島状部３にソース領域３ａ及びドレイン領
域３ｂを形成する。
【００３１】この活性化アニールは、図１に示すように
結晶化アニールと同様に行う。この時、エキシマレーザ
の長尺ビームの走査方向と基板完成時のマトリクス配線
とのなす角度θが０゜及び９０゜以外の角度、好ましく
は３０゜〜６０゜の範囲または１２０゜〜１５０゜の範
囲内の角度となるよう、上記長尺ビームをガラス基板に
対して相対的に移動させる。これにより、ガラス基板１
上に形成されたソース領域３ａ及びドレイン領域３ｂを
含む島状部３上を長尺ビームが全面走査する。この時の
長尺ビームの照射領域におけるエネルギー密度は２５０
ｍＪ／ｃｍ2〜４５０ｍＪ／ｃｍ2とする。
結晶化アニールと同様に行う。この時、エキシマレーザ
の長尺ビームの走査方向と基板完成時のマトリクス配線
とのなす角度θが０゜及び９０゜以外の角度、好ましく
は３０゜〜６０゜の範囲または１２０゜〜１５０゜の範
囲内の角度となるよう、上記長尺ビームをガラス基板に
対して相対的に移動させる。これにより、ガラス基板１
上に形成されたソース領域３ａ及びドレイン領域３ｂを
含む島状部３上を長尺ビームが全面走査する。この時の
長尺ビームの照射領域におけるエネルギー密度は２５０
ｍＪ／ｃｍ2〜４５０ｍＪ／ｃｍ2とする。
【００３２】次いで、ＰＥ（プラズマ）ＣＶＤ法により
４００ｎｍの厚膜で窒化シリコン（ＳｉＮx）を堆積し
て層間絶縁膜６を形成する。前記層間絶縁膜６はＴＥＯ
ＳＣＶＤ法による酸化シリコン（ＳｉＯ2）でも良い。
４００ｎｍの厚膜で窒化シリコン（ＳｉＮx）を堆積し
て層間絶縁膜６を形成する。前記層間絶縁膜６はＴＥＯ
ＳＣＶＤ法による酸化シリコン（ＳｉＯ2）でも良い。
【００３３】ゲート絶縁膜４及び層間絶縁膜６の，各ソ
ース３ａ領域及びドレイン領域３ｂに対応する部分にコ
ンタクト孔７を開け、アルミニウム膜を堆積及びパター
ニングして配線８ｂ，８ｃを形成する（図２（ｄ））。
ース３ａ領域及びドレイン領域３ｂに対応する部分にコ
ンタクト孔７を開け、アルミニウム膜を堆積及びパター
ニングして配線８ｂ，８ｃを形成する（図２（ｄ））。
【００３４】次に作用効果について説明する。
【００３５】上述したように、エキシマレーザの長尺ビ
ームをその照射領域Ａが０．１ｍｍのピッチでずれるよ
う走査することにより、長尺ビーム内に走査方向におけ
るエネルギー密度のバラツキが存在しても、結晶化処理
や活性化処理の均一化を図ることができる。これは図４
に示すように小さいピッチで照射領域Ａが進行していく
ため、照射される総エネルギー量がアモルファスシリコ
ン層の各部分において均一となるからである。
ームをその照射領域Ａが０．１ｍｍのピッチでずれるよ
う走査することにより、長尺ビーム内に走査方向におけ
るエネルギー密度のバラツキが存在しても、結晶化処理
や活性化処理の均一化を図ることができる。これは図４
に示すように小さいピッチで照射領域Ａが進行していく
ため、照射される総エネルギー量がアモルファスシリコ
ン層の各部分において均一となるからである。
【００３６】ところが、長尺ビームの照射ショット間で
のバラツキは、図５に示すように照射領域Ａが小さいピ
ッチで進行していくことからある程度は吸収され均一化
されるものの、完全には均一化されず、微妙に結晶化処
理や活性化処理に反映されてしまう。
のバラツキは、図５に示すように照射領域Ａが小さいピ
ッチで進行していくことからある程度は吸収され均一化
されるものの、完全には均一化されず、微妙に結晶化処
理や活性化処理に反映されてしまう。
【００３７】この微妙なバラツキによるＴＦＴ特性のバ
ラツキが、ゲートバス配線８ａやソースバス配線８ｂに
沿って発生すると、高解像度の液晶パネルやイメージセ
ンサー等においては、画面表示や読み取りを行う上で、
上記ＴＦＴ特性のバラツキによる不具合が人の目に付き
易いものとなってしまう。
ラツキが、ゲートバス配線８ａやソースバス配線８ｂに
沿って発生すると、高解像度の液晶パネルやイメージセ
ンサー等においては、画面表示や読み取りを行う上で、
上記ＴＦＴ特性のバラツキによる不具合が人の目に付き
易いものとなってしまう。
【００３８】また、各バス配線のドライバーは、通常は
各バス配線との接続を簡単に行えるよう、対応するバス
配線の配列方向に沿って同じ回路を複数配置した構成と
なっている。このため、照射ショット毎のバラツキに起
因してＴＦＴ特性のバラツキが例えばゲートバス配線に
沿って発生すると、ソースバス配線のいくつかに集中し
て結晶性や活性化の不良が発生するだけでなく、この不
良の集中している配線に対応する回路も、特性不良を有
するものとなる。この結果ＴＦＴ特性のバラツキによる
不具合がより目立ちやすいものとなる（図３（ｂ））。
各バス配線との接続を簡単に行えるよう、対応するバス
配線の配列方向に沿って同じ回路を複数配置した構成と
なっている。このため、照射ショット毎のバラツキに起
因してＴＦＴ特性のバラツキが例えばゲートバス配線に
沿って発生すると、ソースバス配線のいくつかに集中し
て結晶性や活性化の不良が発生するだけでなく、この不
良の集中している配線に対応する回路も、特性不良を有
するものとなる。この結果ＴＦＴ特性のバラツキによる
不具合がより目立ちやすいものとなる（図３（ｂ））。
【００３９】これに対し、本実施例のように、エネルギ
ービームの走査方向を基板のマトリクス配線に対して斜
めにすることにより、ＴＥＴ特性の微妙なバラツキがゲ
ートバス配線８ａやソースバス配線８ｂに沿って発生す
るのを回避できる。これにより高解像度の液晶パネルや
イメージセンサなどにおいてＴＦＴ特性のバラツキに起
因して生ずる、画面表示や読み取りを行う上での悪影響
を、人の目に感じにくいものとできる（図３（ａ））。
ービームの走査方向を基板のマトリクス配線に対して斜
めにすることにより、ＴＥＴ特性の微妙なバラツキがゲ
ートバス配線８ａやソースバス配線８ｂに沿って発生す
るのを回避できる。これにより高解像度の液晶パネルや
イメージセンサなどにおいてＴＦＴ特性のバラツキに起
因して生ずる、画面表示や読み取りを行う上での悪影響
を、人の目に感じにくいものとできる（図３（ａ））。
【００４０】このように本実施例では、基板上の半導体
層を長尺ビームの照射によりアニールする際、基板完成
時のマトリクス配線となす角度θが０゜及び９０゜以外
の方向に走査するので、上記ビームの長尺方向にＴＦＴ
特性のバラツキが発生しても、ゲートバス配線又はソー
スバス配線に沿った不良の発生を回避することができ
る。これにより上記長尺ビームにより処理した半導体層
を用いた高解像度の液晶パネルやイメージセンサー等に
おいて、画像表示や読み取りをする上での不具合を、人
の目に感じにくいものとできる。
層を長尺ビームの照射によりアニールする際、基板完成
時のマトリクス配線となす角度θが０゜及び９０゜以外
の方向に走査するので、上記ビームの長尺方向にＴＦＴ
特性のバラツキが発生しても、ゲートバス配線又はソー
スバス配線に沿った不良の発生を回避することができ
る。これにより上記長尺ビームにより処理した半導体層
を用いた高解像度の液晶パネルやイメージセンサー等に
おいて、画像表示や読み取りをする上での不具合を、人
の目に感じにくいものとできる。
【００４１】なお、上記実施例では、多結晶シリコン層
を薄膜トランジスタの半導体活性層として用いる場合に
ついて説明したが、多結晶シリコン層はゲート電極や配
線等、として用いてもよい。また本発明は多結晶シリコ
ン層の改質のみならず、単結晶シリコン、Ｇｅ、Ｓｉ−
Ｇｅ等、他の半導体膜の形成にも適用することができ
る。
を薄膜トランジスタの半導体活性層として用いる場合に
ついて説明したが、多結晶シリコン層はゲート電極や配
線等、として用いてもよい。また本発明は多結晶シリコ
ン層の改質のみならず、単結晶シリコン、Ｇｅ、Ｓｉ−
Ｇｅ等、他の半導体膜の形成にも適用することができ
る。
【００４２】
【発明の効果】以上のように本発明によれば、基板上の
半導体層を長尺ビームの照射によりアニールする際、該
半導体層に形成される素子の配列方向に対して平行な方
向及び垂直な方向以外の方向に上記長尺ビームを走査す
るようにしたので、該長尺ビームの走査方向に照射エネ
ルギーのバラツキが生じても、該半導体層に形成される
ＴＦＴなどの素子の特性のバラツキが素子の配列方向に
おいて生ずるのを回避することができる。
半導体層を長尺ビームの照射によりアニールする際、該
半導体層に形成される素子の配列方向に対して平行な方
向及び垂直な方向以外の方向に上記長尺ビームを走査す
るようにしたので、該長尺ビームの走査方向に照射エネ
ルギーのバラツキが生じても、該半導体層に形成される
ＴＦＴなどの素子の特性のバラツキが素子の配列方向に
おいて生ずるのを回避することができる。
【００４３】これにより、画素ごとにＴＦＴを有する高
解像度の液晶パネルやイメージセンサなどにおいて、上
記ビームの走査方向にＴＦＴ特性のバラツキが発生して
も、画素の不良の発生がゲートバス配線又はソースバス
配線に沿ったものとなるのを回避することができる。こ
の結果、高解像度の液晶パネルやイメージセンサなどに
おいてＴＦＴ特性のバラツキに起因して生ずる、画面表
示や読み取りを行う上での悪影響を、人の目に感じにく
いものとできる効果がある。
解像度の液晶パネルやイメージセンサなどにおいて、上
記ビームの走査方向にＴＦＴ特性のバラツキが発生して
も、画素の不良の発生がゲートバス配線又はソースバス
配線に沿ったものとなるのを回避することができる。こ
の結果、高解像度の液晶パネルやイメージセンサなどに
おいてＴＦＴ特性のバラツキに起因して生ずる、画面表
示や読み取りを行う上での悪影響を、人の目に感じにく
いものとできる効果がある。
【図１】本発明の一実施例の半導体素子の製造方法にお
ける、長尺ビームの照射によるアニール処理を説明する
ための図である。
ける、長尺ビームの照射によるアニール処理を説明する
ための図である。
【図２】上記実施例の半導体素子の製造方法における薄
膜トランジスタの製造工程を示す断面図である。
膜トランジスタの製造工程を示す断面図である。
【図３】本発明及び従来のアニール処理による薄膜トラ
ンジスタを用いた液晶パネルなどでの画面表示の状態を
説明する模式図である。
ンジスタを用いた液晶パネルなどでの画面表示の状態を
説明する模式図である。
【図４】長尺ビーム内の走査方向でのエネルギー密度の
均一な分布をグラフで示す図である。
均一な分布をグラフで示す図である。
【図５】長尺ビーム内の走査方向でのエネルギー密度の
不均一な分布をグラフで示す図である。
不均一な分布をグラフで示す図である。
【図６】従来の半導体素子の製造方法におけるビームス
ポット照射によるアニール処理を説明する図である。
ポット照射によるアニール処理を説明する図である。
【図７】従来の半導体素子の製造方法における長尺ビー
ム照射によるアニール処理を説明する図である。
ム照射によるアニール処理を説明する図である。
１ ガラス基板 ２ アモルファスシリコン層 ２ａ 多結晶シリコン層 ３ａ ソース領域 ３ｂ ドレイン領域 ４ ゲート絶縁膜 ５ ゲート電極 ６ 層間絶縁膜 ７ コンタクト孔 ８ａ ゲートバス配線 ８ｂ ソースバス配線 ８ｃ ドレイン電極（画素） １８ａ ゲートバス配線の配置領域 １８ｂ ソースバス配線の配置領域 １９ａ，１９ｂ ドライバーの配置領域 Ａ 長尺ビームの照射領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/786 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/265 H01L 21/268 H01L 29/786
Claims (2)
- 【請求項１】 絶縁性基板上に形成した多結晶または非
晶質の半導体層をエネルギービームの照射によりアニー
ルして、より大粒径の多結晶あるいは単結晶の半導体層
を形成する工程と、 該アニール処理を施した半導体層に所望の素子を複数形
成する工程とを含み、 該アニール処理は、長尺のビーム形状を有するエネルギ
ービームを、該半導体層に形成される素子の配列方向に
対して平行な方向及び垂直な方向以外の方向に走査して
行う半導体素子の製造方法。 - 【請求項２】 絶縁性基板上に形成された不純物を含む
単結晶、多結晶または非晶質の半導体層を、エネルギー
ビームの照射によりアニールして該半導体層の不純物を
活性化する工程と、 該アニール処理を施した半導体層をコンタクト領域とす
る素子を複数形成する工程とを含み、 該アニール処理は、長尺のビーム形状を有するエネルギ
ービームを、該半導体層に形成される素子の配列方向に
対して平行な方向及び垂直な方向以外の方向に走査して
行う半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6137418A JP3025408B2 (ja) | 1994-06-20 | 1994-06-20 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6137418A JP3025408B2 (ja) | 1994-06-20 | 1994-06-20 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088179A JPH088179A (ja) | 1996-01-12 |
| JP3025408B2 true JP3025408B2 (ja) | 2000-03-27 |
Family
ID=15198173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6137418A Expired - Lifetime JP3025408B2 (ja) | 1994-06-20 | 1994-06-20 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3025408B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260681A (ja) * | 1996-03-23 | 1997-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH09321310A (ja) * | 1996-05-31 | 1997-12-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| TW408246B (en) * | 1997-09-12 | 2000-10-11 | Sanyo Electric Co | Semiconductor device and display device having laser-annealed semiconductor element |
| JPH11186189A (ja) | 1997-12-17 | 1999-07-09 | Semiconductor Energy Lab Co Ltd | レーザー照射装置 |
| US6479837B1 (en) | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
| JP2000243968A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
| JP3926987B2 (ja) | 1999-03-30 | 2007-06-06 | セイコーエプソン株式会社 | シリコン膜の形成方法 |
| KR100420441B1 (ko) * | 1999-03-30 | 2004-03-04 | 제이에스알 가부시끼가이샤 | 실리콘막 형성 방법 및 잉크 젯용 잉크 조성물 |
| JP2001332493A (ja) * | 2000-05-19 | 2001-11-30 | Toshiba Corp | レーザアニール方法および薄膜トランジスタの製造方法 |
| US6489222B2 (en) * | 2000-06-02 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2004214406A (ja) * | 2002-12-27 | 2004-07-29 | Semiconductor Energy Lab Co Ltd | 半導体膜及び半導体素子の作製方法 |
| JP2005072045A (ja) * | 2003-08-26 | 2005-03-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100724481B1 (ko) * | 2004-07-22 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 모아레 현상을 제거하는 결정화 방법, 이에 적용되는 마스크 및 이를 이용한 영상표시장치 제조방법 |
| JP2006216971A (ja) * | 2006-02-22 | 2006-08-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR102463885B1 (ko) * | 2015-10-21 | 2022-11-07 | 삼성디스플레이 주식회사 | 레이저 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법 |
-
1994
- 1994-06-20 JP JP6137418A patent/JP3025408B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088179A (ja) | 1996-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3025408B2 (ja) | 半導体素子の製造方法 | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US6020224A (en) | Method for making thin film transistor | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| US7061017B2 (en) | Laser anneal method of a semiconductor layer | |
| EP0901163A2 (en) | Semiconductor device having laser-annealed semiconductor elements, and display device using this semiconductor device | |
| JP2923016B2 (ja) | 薄膜半導体の製造方法及びその装置 | |
| JP2000315652A (ja) | 半導体薄膜の結晶化方法及びレーザ照射装置 | |
| JP2000323713A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05175235A (ja) | 多結晶半導体薄膜の製造方法 | |
| KR100965259B1 (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
| US20020055207A1 (en) | Method for fabricating thin-film transistor | |
| JPH11354463A (ja) | レーザアニール装置及び多結晶半導体膜の製造方法 | |
| JPH06289431A (ja) | 薄膜トランジスタの形成方法とアクティブマトリクス表示素子 | |
| EP0691688B1 (en) | Method for producing a top gate thin-film transistor | |
| KR100700681B1 (ko) | 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법 | |
| JP3477888B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2603418B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2000058478A (ja) | エキシマレーザアニール装置および半導体膜の製造方法 | |
| JP3206071B2 (ja) | 半導体素子の製造方法 | |
| JP2002043245A (ja) | 結晶性半導体薄膜の形成方法 | |
| JP2867264B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH10189450A (ja) | 半導体装置の製造方法 | |
| JPH10199808A (ja) | シリコン膜の結晶化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |