JPH10107440A - セラミック基板及びその製造方法 - Google Patents
セラミック基板及びその製造方法Info
- Publication number
- JPH10107440A JPH10107440A JP8258107A JP25810796A JPH10107440A JP H10107440 A JPH10107440 A JP H10107440A JP 8258107 A JP8258107 A JP 8258107A JP 25810796 A JP25810796 A JP 25810796A JP H10107440 A JPH10107440 A JP H10107440A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- substrate
- layer
- surface conductor
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 239000000919 ceramic Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000007639 printing Methods 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 abstract description 9
- 230000000740 bleeding effect Effects 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 79
- 238000010304 firing Methods 0.000 description 13
- 239000000843 powder Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007665 sagging Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12347—Plural layers discontinuously bonded [e.g., spot-weld, mechanical fastener, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 基板表面の表層導体層を低抵抗化すると共
に、基板の反りやうねりを少なくし、且つ表層導体層の
印刷ダレやニジミも少なくする。 【解決手段】 低温焼成セラミックのグリーンシート１
１の表面に１層目の表層導体層１４をＡｇ系導体ペース
トを用いて印刷し、該グリーンシート１１を内層導体層
が印刷された他のグリーンシート１２，１３と積層し、
これらを熱圧着して一体化した上で、基板と各層の導体
層とを同時焼成することによって、焼成基板の表面に１
層目の表層導体層１４を形成する。この後、１層目の表
層導体層１４上に、同じ組成のＡｇ系導体ペーストを用
いて２層目の表層導体層１５を重ねて印刷し、これを焼
成することによって、基板表面に２層の表層導体層１
４，１５を重ねて形成する。
に、基板の反りやうねりを少なくし、且つ表層導体層の
印刷ダレやニジミも少なくする。 【解決手段】 低温焼成セラミックのグリーンシート１
１の表面に１層目の表層導体層１４をＡｇ系導体ペース
トを用いて印刷し、該グリーンシート１１を内層導体層
が印刷された他のグリーンシート１２，１３と積層し、
これらを熱圧着して一体化した上で、基板と各層の導体
層とを同時焼成することによって、焼成基板の表面に１
層目の表層導体層１４を形成する。この後、１層目の表
層導体層１４上に、同じ組成のＡｇ系導体ペーストを用
いて２層目の表層導体層１５を重ねて印刷し、これを焼
成することによって、基板表面に２層の表層導体層１
４，１５を重ねて形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板表面に形成す
る表層導体層を低抵抗化したセラミック基板及びその製
造方法に関するものである。
る表層導体層を低抵抗化したセラミック基板及びその製
造方法に関するものである。
【０００２】
【従来の技術】一般に、セラミック基板は、樹脂製のプ
リント基板と比較して耐熱性に優れると共に、熱膨張係
数が小さく、微細な配線パターン（ファインパターン）
を形成しやすい等の特長があるため、近年の小型化、高
周波化、高速化が要求される各種のＩＣの基板として幅
広く用いられている。最近では、セラミック基板に対す
る小型化、高周波化、高速化の要求は益々厳しくなって
きており、それに対応するために、セラミック材料の低
誘電率化や表層導体層の低抵抗化が必要になってくる。
リント基板と比較して耐熱性に優れると共に、熱膨張係
数が小さく、微細な配線パターン（ファインパターン）
を形成しやすい等の特長があるため、近年の小型化、高
周波化、高速化が要求される各種のＩＣの基板として幅
広く用いられている。最近では、セラミック基板に対す
る小型化、高周波化、高速化の要求は益々厳しくなって
きており、それに対応するために、セラミック材料の低
誘電率化や表層導体層の低抵抗化が必要になってくる。
【０００３】近年、基板表面に形成する表層導体層は、
ファインパターン化により導通断面積が小さくなり、導
通抵抗が大きくなる傾向がある。この対策として、表層
導体層を厚く形成して、導通断面積を拡大することで、
表層導体層を低抵抗化することが考えられる。
ファインパターン化により導通断面積が小さくなり、導
通抵抗が大きくなる傾向がある。この対策として、表層
導体層を厚く形成して、導通断面積を拡大することで、
表層導体層を低抵抗化することが考えられる。
【０００４】
【発明が解決しようとする課題】一般に、表層導体層の
形成には、生産性が高いスクリーン印刷が用いられる
が、焼成基板の表面に表層導体層を厚く印刷すると、印
刷パターンの線幅にダレやニジミが出来てしまい、ファ
インパターンを厚く印刷することは困難である。また、
焼成前のグリーンシートの表面に表層導体層を厚く印刷
して同時焼成することが考えられるが、セラミックと表
層導体層とでは同時焼成時の収縮挙動が異なるため、表
層導体層を厚く印刷すると、収縮挙動の相違によってセ
ラミック基板に反りやうねりが発生しやすく、歩留り低
下・品質低下を招く。
形成には、生産性が高いスクリーン印刷が用いられる
が、焼成基板の表面に表層導体層を厚く印刷すると、印
刷パターンの線幅にダレやニジミが出来てしまい、ファ
インパターンを厚く印刷することは困難である。また、
焼成前のグリーンシートの表面に表層導体層を厚く印刷
して同時焼成することが考えられるが、セラミックと表
層導体層とでは同時焼成時の収縮挙動が異なるため、表
層導体層を厚く印刷すると、収縮挙動の相違によってセ
ラミック基板に反りやうねりが発生しやすく、歩留り低
下・品質低下を招く。
【０００５】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、基板表面の表層導体
層を低抵抗化でき、しかも、同時焼成によるセラミック
基板の反りやうねりを少なくすることができると共に、
表層導体層の印刷ダレやニジミも少なくすることがで
き、品質を向上できるセラミック基板及びその製造方法
を提供することにある。
たものであり、従ってその目的は、基板表面の表層導体
層を低抵抗化でき、しかも、同時焼成によるセラミック
基板の反りやうねりを少なくすることができると共に、
表層導体層の印刷ダレやニジミも少なくすることがで
き、品質を向上できるセラミック基板及びその製造方法
を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明のセラミック基板は、基板表面に２層の表層
導体層を重ねて形成したものである。このセラミック基
板を製造する場合には、セラミックのグリーンシートの
表面に１層目の表層導体層を印刷し、該グリーンシート
を内層導体層が印刷された他のグリーンシートと積層
し、同時焼成することによって、基板表面に１層目の表
層導体層を形成し、この１層目の表層導体層上に２層目
の表層導体層を重ねて印刷して焼成することによって、
基板表面に２層の表層導体層を重ねて形成する。
に、本発明のセラミック基板は、基板表面に２層の表層
導体層を重ねて形成したものである。このセラミック基
板を製造する場合には、セラミックのグリーンシートの
表面に１層目の表層導体層を印刷し、該グリーンシート
を内層導体層が印刷された他のグリーンシートと積層
し、同時焼成することによって、基板表面に１層目の表
層導体層を形成し、この１層目の表層導体層上に２層目
の表層導体層を重ねて印刷して焼成することによって、
基板表面に２層の表層導体層を重ねて形成する。
【０００７】このようにすれば、表層導体層の印刷を２
回に分けて行うことができるため、表層導体層を特に厚
く印刷する必要がなく、しかも１層目の表層導体層はグ
リーンシート積層時にグリーンシートに埋設されるた
め、印刷ダレやニジミを少なくすることができる。しか
も、セラミック基板と同時焼成する際の表層導体層は１
層分であるため、これを厚く印刷して同時焼成する場合
と比較して、収縮挙動の相違によるセラミック基板の反
りやうねりを少なくすることができる。更に、基板表面
に１層目の表層導体層を印刷・焼成した後に、その１層
目の表層導体層上に２層目の表層導体層を重ねて印刷し
て焼成するので、表層導体層全体としての厚みを厚くす
ることができ、表層導体層を低抵抗化できる。
回に分けて行うことができるため、表層導体層を特に厚
く印刷する必要がなく、しかも１層目の表層導体層はグ
リーンシート積層時にグリーンシートに埋設されるた
め、印刷ダレやニジミを少なくすることができる。しか
も、セラミック基板と同時焼成する際の表層導体層は１
層分であるため、これを厚く印刷して同時焼成する場合
と比較して、収縮挙動の相違によるセラミック基板の反
りやうねりを少なくすることができる。更に、基板表面
に１層目の表層導体層を印刷・焼成した後に、その１層
目の表層導体層上に２層目の表層導体層を重ねて印刷し
て焼成するので、表層導体層全体としての厚みを厚くす
ることができ、表層導体層を低抵抗化できる。
【０００８】
【発明の実施の形態】以下、本発明を低温焼成セラミッ
ク多層基板に適用した一実施形態について説明する。ま
ず、セラミック基板の製造方法を図１に基づいて説明す
る。セラミック基板の各層の絶縁層を形成する低温焼成
セラミックのグリーンシート１１〜１３は、次のように
して作られる。ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ
3 系ガラス粉末：５０〜６５重量％（好ましくは６０重
量％）と、アルミナ粉末：５０〜３５重量％（好ましく
は４０重量％）とを混合して低温焼成セラミック粉末を
作製し、この低温焼成セラミック粉末に溶剤（例えばト
ルエン、キシレン）、バインダー（例えばアクリル樹
脂）及び可塑剤（例えばＤＯＡ）を加え、十分に混練し
てスラリーを作製し、通常のドクターブレード法を用い
てグリーンシートを作製する。
ク多層基板に適用した一実施形態について説明する。ま
ず、セラミック基板の製造方法を図１に基づいて説明す
る。セラミック基板の各層の絶縁層を形成する低温焼成
セラミックのグリーンシート１１〜１３は、次のように
して作られる。ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ
3 系ガラス粉末：５０〜６５重量％（好ましくは６０重
量％）と、アルミナ粉末：５０〜３５重量％（好ましく
は４０重量％）とを混合して低温焼成セラミック粉末を
作製し、この低温焼成セラミック粉末に溶剤（例えばト
ルエン、キシレン）、バインダー（例えばアクリル樹
脂）及び可塑剤（例えばＤＯＡ）を加え、十分に混練し
てスラリーを作製し、通常のドクターブレード法を用い
てグリーンシートを作製する。
【０００９】このグリーンシートを所定寸法に切断し
て、その所定位置にビアホール（図示せず）を打ち抜い
て、各層のグリーンシート１１〜１３を形成する。そし
て、各層のグリーンシート１１〜１３のビアホールに、
Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ等のＡｇ系導体ペースト
を充填し、表層のグリーンシート１１には、同じ組成の
Ａｇ系導体ペーストを用いて１層目の表層導体層１４
［図１（ａ）参照］をスクリーン印刷し、内層のグリー
ンシート１２，１３には、同じ組成のＡｇ系導体ペース
トを用いて内層導体層（図示せず）をスクリーン印刷す
る。尚、Ａｇ系導体ペーストに代えて、Ｃｕ、Ａｕ等、
他の低融点金属ペーストを用いても良い。
て、その所定位置にビアホール（図示せず）を打ち抜い
て、各層のグリーンシート１１〜１３を形成する。そし
て、各層のグリーンシート１１〜１３のビアホールに、
Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ等のＡｇ系導体ペースト
を充填し、表層のグリーンシート１１には、同じ組成の
Ａｇ系導体ペーストを用いて１層目の表層導体層１４
［図１（ａ）参照］をスクリーン印刷し、内層のグリー
ンシート１２，１３には、同じ組成のＡｇ系導体ペース
トを用いて内層導体層（図示せず）をスクリーン印刷す
る。尚、Ａｇ系導体ペーストに代えて、Ｃｕ、Ａｕ等、
他の低融点金属ペーストを用いても良い。
【００１０】印刷工程終了後、図１（ｂ）に示すよう
に、各層のグリーンシート１１〜１３を積層し、これを
例えば８０〜１５０℃（好ましくは１００℃）、５０〜
２５０ｋｇ／ｃｍ2 （好ましくは１００ｋｇ／ｃｍ2 ）
の条件で熱圧着して一体化する。この際、表層のグリー
ンシート１１の表面に印刷された１層目の表層導体層１
４は、プレス圧力によりグリーンシート１１の内部に押
し込まれ、グリーンシート１１の表面と１層目の表層導
体層１４の表面とがほぼ同一面になる。
に、各層のグリーンシート１１〜１３を積層し、これを
例えば８０〜１５０℃（好ましくは１００℃）、５０〜
２５０ｋｇ／ｃｍ2 （好ましくは１００ｋｇ／ｃｍ2 ）
の条件で熱圧着して一体化する。この際、表層のグリー
ンシート１１の表面に印刷された１層目の表層導体層１
４は、プレス圧力によりグリーンシート１１の内部に押
し込まれ、グリーンシート１１の表面と１層目の表層導
体層１４の表面とがほぼ同一面になる。
【００１１】そして、この積層体を８００〜１０００℃
（好ましくは９００℃）で、２０分ホールドの条件で、
グリーンシート１１〜１３と各層の導体層とを同時焼成
する。この際、各層の導体層としてＣｕを用いた場合に
は、酸化防止のために還元雰囲気中で焼成する必要があ
るが、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｕを用いた場
合には、酸化雰囲気（空気）中で焼成することが可能で
ある。
（好ましくは９００℃）で、２０分ホールドの条件で、
グリーンシート１１〜１３と各層の導体層とを同時焼成
する。この際、各層の導体層としてＣｕを用いた場合に
は、酸化防止のために還元雰囲気中で焼成する必要があ
るが、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｕを用いた場
合には、酸化雰囲気（空気）中で焼成することが可能で
ある。
【００１２】基板焼成後、図１（ｃ）に示すように、基
板表面の１層目の表層導体層１４上に、２層目の表層導
体層１５を重ねてスクリーン印刷する。この場合、１層
目と２層目の表層導体層１４，１５は、同じ組成の導体
ペーストを用いる。印刷後、８００〜１０００℃（好ま
しくは９００℃）で、１０分ホールドの条件で、２層目
の表層導体層１５を焼成する。これにより、基板表面に
２層の表層導体層１４，１５が重ねて形成されたセラミ
ック多層基板の製造が完了する。
板表面の１層目の表層導体層１４上に、２層目の表層導
体層１５を重ねてスクリーン印刷する。この場合、１層
目と２層目の表層導体層１４，１５は、同じ組成の導体
ペーストを用いる。印刷後、８００〜１０００℃（好ま
しくは９００℃）で、１０分ホールドの条件で、２層目
の表層導体層１５を焼成する。これにより、基板表面に
２層の表層導体層１４，１５が重ねて形成されたセラミ
ック多層基板の製造が完了する。
【００１３】
【実施例】本発明者は、上記実施形態のように表層導体
層を２層構造とした場合の効果を評価するために、２層
構造の表層導体層（実施例）と１層構造の表層導体層
（比較例１〜３）とを比較する試験を行ったので、その
試験結果を次の表１に示す。
層を２層構造とした場合の効果を評価するために、２層
構造の表層導体層（実施例）と１層構造の表層導体層
（比較例１〜３）とを比較する試験を行ったので、その
試験結果を次の表１に示す。
【００１４】
【表１】
【００１５】この表１において、実施例は、上記実施形
態で説明した製造方法により表層導体層を２層構造とし
たものであり、１層目の表層導体層の厚みが９μｍ、２
層目の表層導体層の厚みが１１μｍである。この実施例
では、導通抵抗が３．４ｍΩ／□と小さく、低抵抗化の
要求が満たされる。また、印刷ダレ・ニジミが１６μ
ｍ、セラミック基板の反り・うねりが２４μｍ／１０ｍ
ｍであり、いずれも良好な結果が得られた。ここで、印
刷ダレ・ニジミが少ない理由は、表層導体層の印刷を２
回に分けて行うため、特に厚く印刷する必要がないから
である。また、セラミック基板の反り・うねりが少ない
理由は、セラミック基板と同時焼成する際の表層導体層
は１層分であるため、これを厚く印刷して同時焼成する
場合（後述する比較例２に相当）と比較して、同時焼成
時に表層導体層から基板表面に働く引張り応力が小さく
なるためである。
態で説明した製造方法により表層導体層を２層構造とし
たものであり、１層目の表層導体層の厚みが９μｍ、２
層目の表層導体層の厚みが１１μｍである。この実施例
では、導通抵抗が３．４ｍΩ／□と小さく、低抵抗化の
要求が満たされる。また、印刷ダレ・ニジミが１６μ
ｍ、セラミック基板の反り・うねりが２４μｍ／１０ｍ
ｍであり、いずれも良好な結果が得られた。ここで、印
刷ダレ・ニジミが少ない理由は、表層導体層の印刷を２
回に分けて行うため、特に厚く印刷する必要がないから
である。また、セラミック基板の反り・うねりが少ない
理由は、セラミック基板と同時焼成する際の表層導体層
は１層分であるため、これを厚く印刷して同時焼成する
場合（後述する比較例２に相当）と比較して、同時焼成
時に表層導体層から基板表面に働く引張り応力が小さく
なるためである。
【００１６】これに対し、比較例１は、従来例に相当
し、２層目の表層導体層が無い例である。この場合、表
層導体層が薄く、導通断面積が小さため、導通抵抗が
７．２ｍΩ／□と大きい。尚、表層導体層の印刷を１回
しか行わないため、印刷ダレ・ニジミは実施例よりも小
さい。
し、２層目の表層導体層が無い例である。この場合、表
層導体層が薄く、導通断面積が小さため、導通抵抗が
７．２ｍΩ／□と大きい。尚、表層導体層の印刷を１回
しか行わないため、印刷ダレ・ニジミは実施例よりも小
さい。
【００１７】また、比較例２は、１回の印刷工程で１７
μｍの厚い表層導体層を印刷し、これをセラミック基板
と同時焼成したものであり、２層目の表層導体層が無
い。この場合には、導通抵抗が３．６ｍΩ／□と小さく
なるが、同時焼成時に厚い表層導体層から基板表面に働
く引張り応力が大きくなるため、セラミック基板の反り
・うねりが５５μｍ／１０ｍｍとなり、実施例よりもか
なり大きい。
μｍの厚い表層導体層を印刷し、これをセラミック基板
と同時焼成したものであり、２層目の表層導体層が無
い。この場合には、導通抵抗が３．６ｍΩ／□と小さく
なるが、同時焼成時に厚い表層導体層から基板表面に働
く引張り応力が大きくなるため、セラミック基板の反り
・うねりが５５μｍ／１０ｍｍとなり、実施例よりもか
なり大きい。
【００１８】また、比較例３は、表層導体層の印刷され
ていない基板を焼成した後に、その基板表面に２１μｍ
の厚い表層導体層を印刷して焼成したものである。この
場合にも、導通抵抗が３．２ｍΩ／□と小さくなるが、
焼成後の基板表面に表層導体層を厚く印刷すると、印刷
ダレ・ニジミが４３μｍと大きくなり、ファインパター
ン化が困難である。この比較例３では、基板焼成時に表
層導体層から基板表面への引張り応力が働かないため、
セラミック基板の反り・うねりが１７μｍ／１０ｍｍと
かなり小さくなる。
ていない基板を焼成した後に、その基板表面に２１μｍ
の厚い表層導体層を印刷して焼成したものである。この
場合にも、導通抵抗が３．２ｍΩ／□と小さくなるが、
焼成後の基板表面に表層導体層を厚く印刷すると、印刷
ダレ・ニジミが４３μｍと大きくなり、ファインパター
ン化が困難である。この比較例３では、基板焼成時に表
層導体層から基板表面への引張り応力が働かないため、
セラミック基板の反り・うねりが１７μｍ／１０ｍｍと
かなり小さくなる。
【００１９】尚、上記実施形態では、１層目の表層導体
層１４と２層目の表層導体層１５とを同じ組成の導体ペ
ーストで形成するようにしたが、１層目と２層目とを異
なる組成の導体ペーストで形成するようにしても良い。
層１４と２層目の表層導体層１５とを同じ組成の導体ペ
ーストで形成するようにしたが、１層目と２層目とを異
なる組成の導体ペーストで形成するようにしても良い。
【００２０】また、セラミック基板を焼成する際に、セ
ラミック基板を加圧しながら焼成するようにしても良
い。このようにすれば、セラミック基板や表層導体層の
焼成収縮量を少なくすることができる。
ラミック基板を加圧しながら焼成するようにしても良
い。このようにすれば、セラミック基板や表層導体層の
焼成収縮量を少なくすることができる。
【００２１】また、上記実施形態では、低温焼成セラミ
ック材料としてＣａＯ−Ａｌ2 Ｏ3−ＳｉＯ2 −Ｂ2 Ｏ
3 系ガラス粉末とアルミナ粉末との混合物を用いている
が、これに代えて、ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ
2 Ｏ3 系ガラス粉末とアルミナ粉末との混合物や、その
他の組成の低温焼成セラミック材料を用いても良い。
ック材料としてＣａＯ−Ａｌ2 Ｏ3−ＳｉＯ2 −Ｂ2 Ｏ
3 系ガラス粉末とアルミナ粉末との混合物を用いている
が、これに代えて、ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ
2 Ｏ3 系ガラス粉末とアルミナ粉末との混合物や、その
他の組成の低温焼成セラミック材料を用いても良い。
【００２２】その他、本発明は、低温焼成セラミック基
板に限定されず、アルミナ基板等、他のセラミック基板
に適用可能である。
板に限定されず、アルミナ基板等、他のセラミック基板
に適用可能である。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
のセラミック基板及びその製造方法によれば、表層導体
層を２層構造としたので、ファインパターン化を確保し
ながら表層導体層の導通断面積を大きくできて、表層導
体層を低抵抗化でき、しかも、１層目の表層導体層のみ
をセラミック基板と同時焼成することで、セラミック基
板の反りやうねりを少なくすることができると共に、表
層導体層の印刷ダレやニジミも少なくすることができ、
品質を向上できる。
のセラミック基板及びその製造方法によれば、表層導体
層を２層構造としたので、ファインパターン化を確保し
ながら表層導体層の導通断面積を大きくできて、表層導
体層を低抵抗化でき、しかも、１層目の表層導体層のみ
をセラミック基板と同時焼成することで、セラミック基
板の反りやうねりを少なくすることができると共に、表
層導体層の印刷ダレやニジミも少なくすることができ、
品質を向上できる。
【図１】本発明の一実施形態における製造工程を説明す
る工程図
る工程図
１１〜１３…グリーンシート、１４…１層目の表層導体
層、１５…２層目の表層導体層。
層、１５…２層目の表層導体層。
Claims (2)
- 【請求項１】 基板表面に２層の表層導体層が重ねて形
成されていることを特徴とするセラミック基板。 - 【請求項２】 セラミックのグリーンシートの表面に１
層目の表層導体層を印刷し、該グリーンシートを内層導
体層が印刷された他のグリーンシートと積層し、同時焼
成することによって、基板表面に１層目の表層導体層を
形成し、この１層目の表層導体層上に２層目の表層導体
層を重ねて印刷して焼成することによって、基板表面に
２層の表層導体層を重ねて形成することを特徴とするセ
ラミック基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258107A JPH10107440A (ja) | 1996-09-30 | 1996-09-30 | セラミック基板及びその製造方法 |
| US08/934,674 US6103354A (en) | 1996-09-30 | 1997-09-22 | Ceramic circuit substrate and method of fabricating the same |
| DE19743013A DE19743013A1 (de) | 1996-09-30 | 1997-09-29 | Keramik-Schaltungssubstrat und Verfahren zum Herstellen desselben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258107A JPH10107440A (ja) | 1996-09-30 | 1996-09-30 | セラミック基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107440A true JPH10107440A (ja) | 1998-04-24 |
Family
ID=17315603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8258107A Pending JPH10107440A (ja) | 1996-09-30 | 1996-09-30 | セラミック基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6103354A (ja) |
| JP (1) | JPH10107440A (ja) |
| DE (1) | DE19743013A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194053B1 (en) * | 1998-02-26 | 2001-02-27 | International Business Machines Corporation | Apparatus and method fabricating buried and flat metal features |
| US6981880B1 (en) * | 2004-06-22 | 2006-01-03 | International Business Machines Corporation | Non-oriented wire in elastomer electrical contact |
| US7677810B2 (en) * | 2005-01-21 | 2010-03-16 | Ntn Corporation | Bearing washer for thrust bearing and thrust bearing |
| WO2007026547A1 (ja) * | 2005-08-29 | 2007-03-08 | Hitachi Metals, Ltd. | 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4324815A (en) * | 1978-01-24 | 1982-04-13 | Mitani Electronics Industry Corp. | Screen-printing mask and method |
| US4703392A (en) * | 1982-07-06 | 1987-10-27 | General Electric Company | Microstrip line and method for fabrication |
| US5171642A (en) * | 1989-04-17 | 1992-12-15 | International Business Machines Corporation | Multilayered intermetallic connection for semiconductor devices |
| JPH04354177A (ja) * | 1991-05-31 | 1992-12-08 | Fujitsu Ltd | 印刷配線方法 |
| US5167913A (en) * | 1991-12-23 | 1992-12-01 | International Business Machines Corporation | Method of forming an adherent layer of metallurgy on a ceramic substrate |
| US5250394A (en) * | 1992-01-21 | 1993-10-05 | Industrial Technology Research Institute | Metallization method for microwave circuit |
| JP2695352B2 (ja) * | 1992-07-27 | 1997-12-24 | 株式会社日立製作所 | 多層セラミック基板の製造装置 |
| KR0179404B1 (ko) * | 1993-02-02 | 1999-05-15 | 모리시타 요이찌 | 세라믹기판과 그 제조방법 |
| JP3671457B2 (ja) * | 1995-06-07 | 2005-07-13 | 株式会社デンソー | 多層基板 |
-
1996
- 1996-09-30 JP JP8258107A patent/JPH10107440A/ja active Pending
-
1997
- 1997-09-22 US US08/934,674 patent/US6103354A/en not_active Expired - Lifetime
- 1997-09-29 DE DE19743013A patent/DE19743013A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6103354A (en) | 2000-08-15 |
| DE19743013A1 (de) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JP2002016361A (ja) | ガラスセラミック回路基板の製造方法 | |
| JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH09260844A (ja) | セラミック多層基板の製造方法 | |
| JPH10107440A (ja) | セラミック基板及びその製造方法 | |
| JP3603655B2 (ja) | 導電性ペースト及びそれを用いたセラミック電子部品の製造方法 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JPH11224984A (ja) | セラミック多層基板の製造方法 | |
| JP4099837B2 (ja) | 低温焼成セラミック多層基板の製造方法 | |
| WO2001069991A1 (fr) | Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice | |
| JP2003224338A (ja) | ガラスセラミック配線基板 | |
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JP2822811B2 (ja) | 多層配線基板の配線構造 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPH0786739A (ja) | 多層セラミック基板の製造方法 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JP3210587B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH0221157B2 (ja) | ||
| JPH07202428A (ja) | 多層回路基板の製造方法 | |
| JP2000049431A (ja) | セラミック回路基板 | |
| JP3076214B2 (ja) | 低温焼成セラミック多層回路基板 | |
| JP2002232093A (ja) | 回路基板 | |
| JPH11220260A (ja) | 低温焼成セラミック多層基板の製造方法 | |
| JPH04288854A (ja) | 半導体装置実装用セラミックス基板およびその製造方法 | |
| JPH088505A (ja) | 低温焼成セラミック回路基板およびその製造法 |