[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0992983A - セラミック多層基板の製造方法 - Google Patents

セラミック多層基板の製造方法

Info

Publication number
JPH0992983A
JPH0992983A JP8117296A JP11729696A JPH0992983A JP H0992983 A JPH0992983 A JP H0992983A JP 8117296 A JP8117296 A JP 8117296A JP 11729696 A JP11729696 A JP 11729696A JP H0992983 A JPH0992983 A JP H0992983A
Authority
JP
Japan
Prior art keywords
layer
ceramic
substrate
capacitor
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8117296A
Other languages
English (en)
Inventor
Junzo Fukuda
順三 福田
Yoshiaki Yamade
善章 山出
Masaya Hashimoto
昌也 橋本
Hidenori Kataura
英則 片浦
Koji Shibata
耕次 柴田
Nozomi Tanifuji
望 谷藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Nippon Steel Corp
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc, Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP8117296A priority Critical patent/JPH0992983A/ja
Priority to DE19628680A priority patent/DE19628680C2/de
Priority to US08/682,410 priority patent/US5814366A/en
Publication of JPH0992983A publication Critical patent/JPH0992983A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02—Temperature
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/12—Pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/76—Crystal structural characteristics, e.g. symmetry
    • C04B2235/768—Perovskite structure ABO3
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/341—Silica or silicates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/345—Refractory metal oxides
    • C04B2237/346—Titania or titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56—Using constraining layers before or during sintering
    • C04B2237/562—Using constraining layers before or during sintering made of alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/66—Forming laminates or joined articles showing high dimensional accuracy, e.g. indicated by the warpage
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68—Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C04B35/645—Pressure sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 信頼性の高いコンデンサ内蔵セラミック多層
基板を製造する。 【解決手段】 低温焼成用の絶縁体グリーンシート１１
には、電極用導体ペースト１５を用いてコンデンサ１９
の下面の電極を印刷し、その上面に誘電体ペースト１２
を用いて誘電体層を印刷し、更にその上面に同じ導体ペ
ースト１５を用いて電極を印刷する。これを他の複数枚
の絶縁体グリーンシート１１と共に積層して基板用積層
体を作り、更に、この基板用積層体の両面に、基板焼結
温度（１０００℃以下）では焼結しないアルミナ系のダ
ミーグリーンシート１３を積層する。この積層体を２ｋ
ｇｆ／ｃｍ2 乃至２０ｋｇｆ／ｃｍ2 の範囲内の圧力で
加圧しながら８００〜１０００℃で焼成する。焼成後、
基板両面に付着したダミーグリーンシート１３（アルミ
ナ粉体）を除去した後、基板表面に表層用導体ペースト
２０を用いて配線パターンをスクリーン印刷し、低温焼
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンデンサを内蔵
するセラミック多層基板を低温焼成して製造するセラミ
ック多層基板の製造方法に関するものである。
【０００２】
【従来の技術】近年、セラミック多層基板の分野では、
高密度実装・高集積化を図るため、基板内層にコンデン
サを同時焼成したものがある。しかし、基板材料である
セラミック材料とコンデンサを形成する誘電体材料と
は、組成が異なり、焼成収縮特性も相違するため、両者
を積層して同時焼成すると、両者の焼成収縮特性の相違
により基板に反りやクラック、ゆがみが発生し易い。
【０００３】更に、セラミック材料の焼結終了温度と誘
電体材料の焼結終了温度とが一致しない場合には、どち
らかの材料の焼結層の緻密度が低下する。この場合、セ
ラミック材料の焼結層（絶縁体層）の緻密度が低下した
場合には、基板内の配線導体間の絶縁特性が低下し、ま
た、誘電体材料の焼結層（誘電体層）の緻密度が低下し
た場合には、コンデンサの誘電体の絶縁特性が低下す
る。
【０００４】
【発明が解決しようとする課題】従って、基板の反りや
クラック、ゆがみを防ぎ、且つ焼成後の絶縁体層と誘電
体層の緻密度の低下を防ぐためには、セラミック材料と
誘電体材料の焼成収縮特性と焼結終了温度を一致させる
必要がある。しかしながら、現実には、焼成収縮特性や
焼結終了温度が完全に一致する材料を選択することは極
めて困難であり、焼成収縮特性や焼結終了温度が多少ず
れた材料を用いざるを得ないのが実情である。
【０００５】そこで、本発明者らは、焼成収縮特性や焼
結終了温度が多少ずれた材料を用いた場合でも、基板の
反りやクラック、ゆがみを防ぎ、且つ焼成後の絶縁体層
と誘電体層の緻密度の低下を防ぐことができる新たな焼
成方法を開発中である。この焼成方法は基板を加圧しな
がら焼成するものであるが、加圧条件下で焼成する方法
として、特表平５−５０３４９８号公報や特開平５−１
６３０７２号公報に示す方法がある。前者（特表平５−
５０３４９８号公報）は、焼成しようとする基板となる
絶縁体セラミックのグリーンシートの上下両面に、当該
グリーンシートの焼結温度では焼結しないダミーグリー
ンシートを積層し、その上から加圧しながら絶縁体セラ
ミックのグリーンシートを所定の焼結温度で焼結させた
後、その焼結体の両面に付着した未焼結のダミーグリー
ンシートを除去してセラミック基板を製造するものであ
る。
【０００６】この加圧焼成方法は、基板となる絶縁体セ
ラミックのグリーンシートを加圧しながら焼成すること
で、焼成時の基板面方向の収縮を小さくして基板寸法の
ばらつきを少なくすることを狙った焼成方法であり、基
板（グリーンシート）と焼成収縮特性や焼結終了温度が
異なるコンデンサ（誘電体層）を内蔵した多層基板につ
いての焼成方法ではない。
【０００７】一方、後者（特開平５−１６３０７２号公
報）には、コンデンサ内蔵セラミック多層基板を加圧焼
成する方法が開示されている（同公報の第１３頁の段落
番号［００５４］参照）。しかし、この加圧焼成方法
は、予めコンデンサを焼成し、この焼成済みのコンデン
サを絶縁体セラミックのグリーンシートに挟み込むよう
に積層して、この積層体を加圧しながら焼成するもので
ある。従って、この方法では、基板の焼成前に予めコン
デンサを焼成しなければならず、コンデンサを基板と同
時焼成することができないので、製造能率が悪く、コス
ト高になるという欠点がある。
【０００８】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、コンデンサを基板と
同時焼成することができて、生産性を向上させながら、
基板の反りやクラック、ゆがみを防ぎ、且つ焼成後の絶
縁体層と誘電体層の緻密度を向上させることができて、
信頼性の高いコンデンサ内蔵セラミック多層基板を製造
できるセラミック多層基板の製造方法を提供することに
ある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１は、コンデンサを内蔵するセラミ
ック多層基板を同時焼成して製造する方法であって、ま
ず、低温焼成セラミック絶縁体材料よりなる未焼結の絶
縁体層間に、低温焼成セラミック誘電体材料よりなる未
焼結の誘電体層と、この誘電体層を挟む電極導体とを介
在させた基板用積層体を形成する。次いで、この基板用
積層体の両面に、基板焼結温度では焼結しないダミーグ
リーンシートを積層し、その上から２ｋｇｆ／ｃｍ2 乃
至２０ｋｇｆ／ｃｍ2 の範囲内の圧力で前記基板用積層
体を加圧しながら前記基板焼結温度で基板用積層体を内
蔵のコンデンサと同時焼成する。その後、焼結体の両面
に付着した未焼結のダミーグリーンシートを除去すれ
ば、セラミック多層基板の製造が完了する。
【００１０】この場合、加圧焼成時の加圧力を高くする
ほど、セラミック多層基板の緻密度が向上する。しか
し、加圧力が２０ｋｇｆ／ｃｍ2 以上になると、セラミ
ック多層基板が変形してしまう。また、加圧力が２ｋｇ
ｆ／ｃｍ2 以下では、加圧力が小さすぎて、緻密度向上
の効果が少ない。従って、適正な加圧力の範囲は、２ｋ
ｇｆ／ｃｍ2 乃至２０ｋｇｆ／ｃｍ2 であり、この範囲
の圧力で加圧焼成すれば基板の反りやクラック、ゆがみ
が防止され、且つ焼成後の基板（絶縁体層と誘電体層）
の緻密度が向上し、絶縁体層と誘電体層の絶縁性が良好
に維持される。
【００１１】ところで、基板内層にコンデンサを内蔵さ
せる方法として、グリーンシート積層法と印刷法があ
る。グリーンシート積層法では、基板内のコンデンサを
形成する層に誘電体グリーンシートを挟み込み、この誘
電体グリーンシートの一部（電極で挟まれた部分）をコ
ンデンサの誘電体層として利用するものである。この構
造では、誘電体層（誘電体グリーンシート）が基板端面
に露出するため、誘電体層の緻密度が高いこと（つまり
水分の浸透がないこと）が要求される。これは、コンデ
ンサの誘電体層を挟む電極金属は、水分の存在下ではマ
イグレーションが進行して、誘電体層内で短絡が発生す
るおそれがあるためである。
【００１２】この点、本発明では、上述した加圧焼成に
より誘電体層の緻密度を高めることができるので、グリ
ーンシート積層法でコンデンサを形成しても、誘電体層
への水分の浸透を防ぐことができる。
【００１３】一方、請求項２では、印刷法でコンデンサ
を形成するものであり、低温焼成セラミック絶縁体材料
よりなる絶縁体グリーンシート（未焼結の絶縁体層）上
に、電極導体を挟んで低温焼成セラミック誘電体材料を
印刷して未焼結の誘電体層を形成する。この方法では、
コンデンサの誘電体層を基板内層に部分的に印刷形成す
ることが可能であり、誘電体層が基板端面に露出せずに
済み、加圧焼成による誘電体層の緻密度向上の効果と相
俟って誘電体層の絶縁性を一層向上できる。
【００１４】一般に、誘電体層は、電極導体間の絶縁性
を確保するため、焼結後の厚みで３０μｍ以上（焼結前
のペースト乾燥時の厚みで６０μｍ以上）とすることが
好ましく、これに上下の電極導体を加えると、コンデン
サの厚みは焼結前で８０μｍ以上となる。このコンデン
サを絶縁体グリーンシートで挟み込んで加圧焼成する
と、コンデンサを形成する層では、コンデンサで８０μ
ｍ以上の段差ができて、加圧力がコンデンサに集中的に
作用するようになる。このため、コンデンサの外周端部
が加圧力によって押し潰されるように変形するおそれが
あり、これが絶縁性を低下させる原因となる。
【００１５】そこで、請求項３では、絶縁体グリーンシ
ートを積層する際に、前記未焼結の誘電体層を形成する
層に、該誘電体層の形成領域を区画する開口を形成した
スペーサ用の絶縁体グリーンシートを積層し、前記開口
に前記低温焼成セラミック誘電体材料を充填することで
前記未焼結の誘電体層を形成する。これにより、コンデ
ンサを形成する層に、誘電体層による段差が出来なくな
る。
【００１６】このようにして作られた基板用積層体を加
圧焼成すれば、コンデンサを形成する層では、加圧力が
コンデンサとスペーサ用の絶縁体グリーンシートとで分
散して受けられ、加圧焼成時のコンデンサの外周端部の
変形がスペーサ用の絶縁体グリーンシートによって防止
される。
【００１７】また、請求項４では、コンデンサの電極導
体をＡｕ又はＡｕ合金により形成する。後述するよう
に、本発明者らの試験結果によれば、電極導体としてＡ
ｕ又はＡｕ合金を用いれば、絶縁体層と誘電体層の焼結
終了温度が一致しない場合でも誘電体層の絶縁信頼性を
向上できることが確かめられた。
【００１８】或は、請求項５のように、前記電極導体
を、Ａｇ／Ｐｄ重量比が９０／１０〜６０／４０のＡｇ
／Ｐｄで形成しても、請求項４の場合と同じく、誘電体
層の絶縁信頼性を向上できる。
【００１９】また、請求項６では、誘電体層をＰｂペロ
ブスカイト化合物により形成する。このＰｂペロブスカ
イト化合物は、１０００℃以下で低温焼成セラミック絶
縁体材料と同時焼成可能であると共に、誘電率が高く、
コンデンサを作るのに適している。
【００２０】また、請求項７では、低温焼成セラミック
絶縁体材料は、ＣａＯ−Ａｌ2 Ｏ3−ＳｉＯ2 −Ｂ2 Ｏ
3 系又はＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系の
ガラス粉末とＡｌ2 Ｏ3 粉末との混合物を用いる。この
混合物を用いると、焼成過程においてアノーサイト若し
くはアノーサイト＋ケイ酸カルシウムないしはコージェ
ライトの部分結晶化を起こさせて、酸化雰囲気（空気）
中で８００〜１０００℃の低温焼成を可能にするだけで
なく、焼成過程における微細パターンのずれを上述した
部分結晶化により抑えながら、焼成時間の短時間化が可
能となる。
【００２１】また、請求項８では、基板内層又は表層に
形成する配線用及び層間ビア用導体として、Ａｕ、Ａ
ｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｃｕのいずれかを用い
る。これらの金属は、焼結温度がいずれもおよそ１００
０℃以下であるので、低温焼成セラミックと同時焼成で
きると共に、Ｗ、Ｍｏ等の高融点金属と比較して電気的
特性も良い。
【００２２】また、請求項９では、基板内層又は表層に
形成する抵抗体としてＲｕＯ2 又はＲｕパイロクロアを
用いる。ＲｕＯ2 又はＲｕパイロクロアは、低温焼成セ
ラミックと同時焼成できると共に、内層抵抗体の場合で
も抵抗値の調整が比較的容易である。
【００２３】また、請求項１０では、基板用積層体の両
面に積層するダミーグリーンシートとして、アルミナグ
リーンシートを用いる。アルミナグリーンシートは、実
用的なセラミックの中で比較的安価であり、コスト削減
の要求も満たす。
【００２４】
【発明の実施の形態】 ［第１の実施形態］以下、本発明の第１の実施形態を図
１（ａ），（ｂ）に基づいて説明する。この実施形態に
おけるコンデンサ内蔵の低温焼成セラミック多層基板の
製造方法は次の（１）〜（１０）の工程からなる。
【００２５】（１）絶縁体グリーンシート１１（未焼結
の絶縁体層）の作製 まず、ＣａＯ１０〜５５重量％、ＳｉＯ2 ４５〜７０重
量％、Ａｌ2 Ｏ3 ０〜３０重量％、Ｂ2 Ｏ3 ５〜２０重
量％を含む混合物を１４５０℃で溶融してガラス化した
後、水中で急冷し、これを粉砕して平均粒径が３．０〜
３．５μｍのＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3
系ガラス粉末を作製する。このガラス粉末５０〜６５重
量％（好ましくは６０重量％）と平均粒径１．２μｍの
アルミナ粉末５０〜３５重量％（好ましくは４０重量
％）とを混合して低温焼成セラミック絶縁体用混合粉末
を作製し、この低温焼成セラミック絶縁体用混合粉末に
溶剤（例えばトルエン、キシレン）、バインダー（例え
ばアクリル樹脂）及び可塑剤（例えばＤＯＡ）を加え、
充分混練して粘度２０００〜４００００ｃｐｓのスラリ
ーを作製し、通常のドクターブレード法を用いて例えば
厚み０．３ｍｍの絶縁体グリーンシート１１を作製す
る。この絶縁体グリーンシート１１が特許請求の範囲で
いう未焼結の絶縁体層となり、１０００℃以下で焼成可
能である。
【００２６】（２）ダミーグリーンシート１３（アルミ
ナグリーンシート）の作製 平均粒径１．０μｍのアルミナ粉末を用い、このアルミ
ナ粉末に上述と同様の溶剤、バインダー及び可塑剤を加
え、充分混練してスラリーを作製し、通常のドクターブ
レード法を用いて例えば厚み０．３ｍｍのアルミナグリ
ーンシートを作製し、これを後述するダミーグリーンシ
ート１３として用いる。このダミーグリーンシート１３
は、１５５０〜１６００℃まで加熱しないと焼結しな
い。
【００２７】（３）誘電体ペースト１２の作製 低温焼成セラミック誘電体材料として、Ｐｂペロブスカ
イト化合物（例えば、ＰｂＯ−Ｆｅ2 Ｏ3 −Ｎｂ2 Ｏ5
−ＷＯ3 −ＺｎＯ）を用い、これを所定量秤量後、粉砕
・混合・乾燥する。これを８５０℃で仮焼した後、湿式
粉砕し、乾燥後に平均粒径２μｍの誘電体粉末を作製す
る。この誘電体粉末にバインダー（例えばエチルセルロ
ース）と溶剤（例えばテレピネオール）を加え、三本ロ
ールで混練して低温焼成セラミック誘電体材料よりなる
誘電体ペースト１２を作製する。この誘電体ペースト１
２によって後述する未焼結の誘電体層が印刷形成され
る。この誘電体ペースト１２は、１０００℃以下で絶縁
体グリーンシート１１と同時焼成可能である。
【００２８】（４）ＲｕＯ2 系の抵抗体ペースト１４の
作製 抵抗体材料として、平均粒径０．１ｍｍのＲｕＯ2 粉末
とＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス粉
末との混合物を用い、これにバインダー（例えばエチル
セルロース）と溶剤（例えばテレピネオール）を加え、
三本ロールで混練してＲｕＯ2 系の抵抗体ペースト１４
を作製する。この抵抗体ペースト１４も１０００℃以下
で絶縁体グリーンシート１１と同時焼成可能である。
【００２９】（５）電極用導体ペースト１５の作製 後述する実施例１〜４では、内蔵コンデンサ用の電極導
体材料として、Ａｕ又はＡｕ合金（例えばＡｕ／Ｐｄ／
Ａｇ）を用い、平均粒径１μｍのＡｕ粉末又はＡｕ合金
粉末に上述と同様のバインダー（例えばエチルセルロー
ス）と溶剤（例えばテレピネオール）を加え、三本ロー
ルで混練して電極用導体ペースト１５を作製する。
【００３０】また、後述する実施例５〜８では、電極導
体材料として、Ａｇ粉末とＰｄ粉末とをＡｇ／Ｐｄ重量
比が９０／１０から６０／４０までの比率で混合したも
の、或は同様の重量比のＡｇ／Ｐｄ合金粉末を用い、こ
れに上述と同様のバインダー（例えばエチルセルロー
ス）と溶剤（例えばテレピネオール）を加え、三本ロー
ルで混練して電極用導体ペースト１５を作製する。
【００３１】（６）配線用及び層間ビア用導体ペースト
１６，１７の作製 基板内層に形成する配線用及び層間ビア用導体材料とし
て、Ａｕ、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｃｕのいず
れかを用い、その金属粉末に上述と同様のバインダー
（例えばエチルセルロース）と溶剤（例えばテレピネオ
ール）を加え、三本ロールで混練して配線用及び層間ビ
ア用導体ペースト１６，１７を作製する。 （７）表層用導体ペースト２０の作製 基板表層に形成する配線用導体材料として、Ａｕ、Ａ
ｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｃｕのいずれかを用い、
上述と同様の方法で表層用導体ペースト２０を作製す
る。
【００３２】（８）打抜き・印刷・積層 打抜き型やパンチングマシーン等を用いて、絶縁体グリ
ーンシート１１とダミーグリーンシート１３を所定寸法
に切断して、絶縁体グリーンシート１１の所定位置にビ
アホール１８を打ち抜き形成し、このビアホール１８に
層間ビア用導体ペースト１７を充填し、これと同じ組成
の配線用導体ペースト１６を使用して配線パターンをス
クリーン印刷する。また、コンデンサ１９を形成する内
層の絶縁体グリーンシート１１には、電極用導体ペース
ト１５を用いてコンデンサ１９の下面電極をスクリーン
印刷し、その上面に誘電体ペースト１２を用いて厚さ６
０μｍの誘電体層をスクリーン印刷し、更に、その上面
に電極用導体ペースト１５を用いてコンデンサ１９の上
面電極をスクリーン印刷する。また、他の内層の絶縁体
グリーンシート１１には、ＲｕＯ2 系の抵抗体ペースト
１４を用いて抵抗体をスクリーン印刷する。そして、こ
れらの絶縁体グリーンシート１１を積層して基板用積層
体を作り、これを例えば８０〜１５０℃、５０〜２５０
ｋｇ／ｃｍ2の条件で加熱圧着して一体化する。更に、
この基板用積層体の両面に未焼成のダミーグリーンシー
ト１３を積層し、上述と同様の方法で加熱圧着する。
【００３３】（９）焼成 以上のようにして作製された積層体を、２ｋｇｆ／ｃｍ
2 乃至２０ｋｇｆ／ｃｍ2 の範囲内の圧力で加圧しなが
ら基板焼結温度である８００〜１０００℃（好ましくは
９００℃）で焼成し、コンデンサ１９と抵抗体を内蔵し
たセラミック多層基板を同時焼成する。この際、配線用
及び層間ビア用導体ペースト１６，１７としてＣｕを用
いた場合には、酸化防止のため還元雰囲気中で焼成する
必要があるが、Ａｇ、Ａｇ／Ｐｄ、Ａｕ、Ａｇ／Ｐｔを
用いた場合には、酸化雰囲気（空気）中で焼成すること
が可能である。この場合、基板両面に積層されたダミー
グリーンシート１３（アルミナグリーンシート）は１５
５０〜１６００℃まで加熱しないと焼結しないので、８
００〜１０００℃で焼成すれば、ダミーグリーンシート
１３は未焼結のまま残される。但し、焼成の過程で、ダ
ミーグリーンシート１３中の溶剤やバインダーが飛散し
てアルミナ粉体として残る。
【００３４】（１０）仕上げ 焼成後、基板両面に付着したダミーグリーンシート１３
（アルミナ粉体）を研磨等により除去した後、基板表面
に表層用導体ペースト２０を用いて配線パターンをスク
リーン印刷し、これを１０００℃以下で焼成する。これ
により、コンデンサ１９と抵抗体を内蔵したセラミック
多層基板の製造が完了する。
【００３５】
【実施例】次に、上述した製造方法の実施例とそれに対
応する比較例について説明する。下記の表１に示す実施
例１〜４と表２に示す比較例１は、コンデンサ１９の電
極導体材料として、Ａｕ又はＡｕ合金（例えばＡｕ／Ｐ
ｄ／Ａｇ）を用いた例である。
【００３６】
【表１】
【００３７】
【表２】
【００３８】［実施例１］絶縁体グリーンシート１１を
形成するセラミック絶縁体材料として、ＣａＯ−Ａｌ2
Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス６０重量％とアルミ
ナ粉末４０重量％との混合物を用い、コンデンサ１９の
誘電体として、Ｐｂペロブスカイト化合物（ＰｂＯ−Ｆ
ｅ2 Ｏ3 −Ｎｂ2 Ｏ5 −ＷＯ3 −ＺｎＯ）を用いた。そ
して、電極導体がＡｕで、内層配線導体がＡｇであり、
内層抵抗体がＲｕＯ2 ガラス系で、表層導体がＡｇ／Ｐ
ｄである。また、ダミーグリーンシート１３はアルミナ
グリーンシートである。この組成の基板を２ｋｇｆ／ｃ
ｍ2 で加圧しながら９００℃で焼成したところ、基板に
反り、クラック、ゆがみが発生しなかった。更に、コン
デンサ高温負荷信頼性試験（１５０℃の温度条件で５０
Ｖ直流負荷を１０００時間続ける負荷試験）を行って
も、コンデンサ１９の誘電体層に絶縁抵抗の劣化はな
く、１０6 Ω以上の絶縁抵抗を確保できた。また、誘電
体層の誘電率が２５００であり、絶縁体層の誘電率が
７．７であった。
【００３９】［実施例２］絶縁体グリーンシート１１を
形成するセラミック絶縁体材料として、ＭｇＯ−Ａｌ2
Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス６０重量％とアルミ
ナ粉末４０重量％との混合物を用い、コンデンサ１９の
誘電体として、ＳｒＴｉＯ3 系化合物を用いた。そし
て、電極導体がＡｕで、内層配線導体がＡｇ／Ｐｄであ
り、内層抵抗体が無く、表層導体がＣｕであり、ダミー
グリーンシート１３はアルミナグリーンシートである。
この組成の基板を１０ｋｇｆ／ｃｍ2 で加圧しながら９
００℃で焼成したところ、基板に反り、クラック、ゆが
みが発生しなかった。更に、コンデンサ高温負荷信頼性
試験でも、コンデンサ１９の誘電体層に絶縁抵抗の劣化
はなく、１０6 Ω以上の絶縁抵抗を確保できた。また、
誘電体層の誘電率が２００であり、絶縁体層の誘電率が
６．２であった。
【００４０】［実施例３］実施例１との組成上の相違
は、電極導体がＡｕ／Ｐｄ／Ａｇで、内層抵抗体がＢｉ
2 Ｒｕ2 Ｏ7 −ガラス系で、表層導体がＡｕである。こ
れ以外の組成は実施例１と同じである。この組成の基板
を２０ｋｇｆ／ｃｍ2 で加圧しながら９００℃で焼成し
たところ、基板に反り、クラック、ゆがみが発生しなか
った。更に、コンデンサ高温負荷信頼性試験でも、コン
デンサ１９の誘電体層に絶縁抵抗の劣化はなく、１０6
Ω以上の絶縁抵抗を確保できた。また、誘電体層の誘電
率が４０００であり、絶縁体層の誘電率が７．７であっ
た。
【００４１】［実施例４］実施例１との組成上の相違
は、内層配線導体がＡｕで、内層抵抗体が無く、表層導
体がＡｇ／Ｐｔである。これ以外の組成は実施例１と同
じである。この組成の基板を８ｋｇｆ／ｃｍ2 で加圧し
ながら９００℃で焼成したところ、基板に反り、クラッ
ク、ゆがみが発生しなかった。更に、コンデンサ高温負
荷信頼性試験でも、コンデンサ１９の誘電体層に絶縁抵
抗の劣化はなく、１０6 Ω以上の絶縁抵抗を確保でき
た。また、誘電体層の誘電率が３０００であり、絶縁体
層の誘電率が７．７であった。
【００４２】以上説明した実施例１〜４から考察して、
２ｋｇｆ／ｃｍ2 乃至２０ｋｇｆ／ｃｍ2 の範囲の圧力
で加圧焼成すれば、基板の反りやクラック、ゆがみが防
止され、且つ焼成後の基板（絶縁体層と誘電体層）の緻
密度が向上し、絶縁体層と誘電体層の絶縁性が良好に維
持される。焼成時の加圧力が２０ｋｇｆ／ｃｍ2 以上に
なると、セラミック多層基板が変形してしまい、また、
加圧力が２ｋｇｆ／ｃｍ2 以下では、加圧力が小さすぎ
て、緻密度向上の効果が少ない。従って、適正な加圧力
の範囲は、２ｋｇｆ／ｃｍ2 乃至２０ｋｇｆ／ｃｍ2 で
ある。
【００４３】［比較例１］実施例１との相違は、内層抵
抗体が無いことと、ダミーグリーンシート１３を用いな
いことであり、基板積層体を加圧せずに９００℃で焼成
したものである。この焼成法では、焼成基板に４０μｍ
の反りが発生した。この事から、基板の反りを防ぐのに
加圧焼成が有効であることが分かる。
【００４４】これに対し、実施例１〜４では、電極導体
としてＡｕ又はＡｕ合金を用いているので、コンデンサ
高温負荷信頼性試験でも、コンデンサ１９の誘電体層に
絶縁抵抗の劣化はなく、誘電体層の絶縁信頼性を向上さ
せることができる。
【００４５】次の表３に示す実施例５〜８と表４に示す
比較例２，３は、いずれも、コンデンサ１９の電極導体
材料として、Ａｇ／Ｐｄを用いた例である。
【００４６】
【表３】
【００４７】
【表４】
【００４８】実施例５は、電極導体としてＡｇ／Ｐｄ重
量比が７０／３０のＡｇ／Ｐｄを用いたものであり、こ
れ以外の組成や焼成条件は実施例１と同じである。実施
例６は、電極導体としてＡｇ／Ｐｄ重量比が９０／１０
のＡｇ／Ｐｄを用いたものであり、これ以外の組成や焼
成条件は実施例２と同じである。実施例７は、電極導体
としてＡｇ／Ｐｄ重量比が８０／２０のＡｇ／Ｐｄを用
いたものであり、これ以外の組成や焼成条件は実施例３
と同じである。実施例８は、電極導体としてＡｇ／Ｐｄ
重量比が７０／３０のＡｇ／Ｐｄを用いたものであり、
これ以外の組成や焼成条件は実施例４と同じである。
【００４９】これらの実施例５〜８も、前述した実施例
１〜４と同じく、焼成後の基板に反り、クラック、ゆが
みが発生せず、また、コンデンサ高温負荷信頼性試験で
も、コンデンサ１９の誘電体層に絶縁抵抗の劣化はな
く、実施例１〜４よりも１桁大きい１０7 Ω以上の絶縁
抵抗を確保できた。尚、各実施例５〜８の誘電体層の誘
電率は、実施例１〜４よりもそれぞれ１０％〜２５％程
度小さくなる。
【００５０】一方、表４に示す比較例２は、実施例５と
比較して、内層抵抗体が無いこと、ダミーグリーンシー
ト１３を用いないこと、焼成時に基板積層体を加圧しな
いことが相違する。この焼成法では、焼成基板に６０μ
ｍの反りが発生した。この事から、基板の反りを防ぐの
に加圧焼成が有効であることが分かる。
【００５１】また、比較例３は、実施例５と比較して、
電極導体としてＡｇ／Ｐｄ重量比が９５／５のＡｇ／Ｐ
ｄを用いたこと、内層抵抗体が無いこと、表層導体とし
てＡｇ／Ｐｔを用いたことが相違する。この組成の基板
を１０ｋｇｆ／ｃｍ2 で加圧しながら９００℃で焼成し
たところ、基板に反り、クラック、ゆがみが発生しなか
ったが、コンデンサ高温負荷信頼性試験では、コンデン
サ１９の誘電体層に絶縁抵抗の劣化が認められ、２０時
間経過後にショートが発生してしまった。この原因は、
電極導体として用いるＡｇ／Ｐｄ（重量比９５／５）の
Ｐｄの比率が少なすぎるためと考えられる。
【００５２】これに対し、実施例５〜８では、電極導体
としてＡｇ／Ｐｄ重量比が９０／１０から６０／４０ま
での範囲のＡｇ／Ｐｄを用いているので、コンデンサ高
温負荷信頼性試験でも、コンデンサ１９の誘電体層に絶
縁抵抗の劣化はなく、誘電体層の絶縁信頼性を向上させ
ることができる。本発明者の試験結果によれば、電極導
体として用いるＡｇ／Ｐｄの重量比の適正範囲は９０／
１０から６０／４０までの範囲であり、この範囲から外
れると、誘電体層の絶縁信頼性が低下することが確認さ
れている。
【００５３】［第２の実施形態］一般に、誘電体層は、
電極導体間の絶縁性を確保するため、焼結後の厚みで３
０μｍ以上（焼結前のペースト乾燥時の厚みで６０μｍ
以上）とすることが好ましく、これに上下の電極導体を
加えると、コンデンサの厚みは焼結前で８０μｍ以上と
なる。このため、図１の積層構造の場合、コンデンサ１
９を形成する層では、コンデンサ１９で８０μｍ以上の
段差ができて、加圧焼成時に加圧力がコンデンサ１９に
集中的に作用するため、コンデンサ１９の外周端部が加
圧力によって押し潰されるように変形するおそれがあ
り、これが絶縁性を低下させる原因となる。
【００５４】そこで、図２及び図３に示す本発明の第２
の実施形態では、コンデンサ１９の外周端部が加圧力で
変形しないように、コンデンサ１９を形成する層に、誘
電体層１２の形成領域を区画する開口２１を形成したス
ペーサ用の絶縁体グリーンシート２２を積層している。
このスペーサ用の絶縁体グリーンシート２２も、他の層
の絶縁体グリーンシート１１（絶縁体層）と同じ低温焼
成セラミック絶縁体材料を用いて前記第１の実施形態と
同じ製法で形成されている。但し、スペーサ用の絶縁体
グリーンシート２２の厚みは、コンデンサ１９の誘電体
層１２の厚みとほぼ同じ厚みに形成され、他の層の絶縁
体グリーンシート１１よりも薄くなっている。
【００５５】次に、図２及び図３に基づいて製造方法を
説明する。ここでは、第１の実施形態と異なる部分を主
に説明し、図２及び図３において第１の実施形態と同じ
部分には同じ符号を付して詳細な説明は省略する。
【００５６】まず、コンデンサ１９を形成する下層の絶
縁体グリーンシート１１上に、電極用導体ペースト１５
を用いてコンデンサ１９の下面電極をスクリーン印刷し
た後、図２（ａ）に示すように、コンデンサ１９の誘電
体層１２の形成領域に開口２１が穴あけ加工されたスペ
ーサ用の絶縁体グリーンシート２２を積層する。
【００５７】この後、図２（ｂ）に示すように、スペー
サ用の絶縁体グリーンシート２２の開口２１に低温焼成
セラミック誘電体材料１２を充填して誘電体層を形成す
る。ここで使用する低温焼成セラミック誘電体材料１２
は、第１の実施形態と同じくＰｂペロブスカイト化合
物、ＳｒＴｉＯ3 系化合物等を用いれば良い。また、開
口２１への低温焼成セラミック誘電体材料１２の充填方
法は、誘電体ペーストを印刷したり、或は、誘電体グリ
ーンシートを開口２１と同じ大きさに切断して開口２１
に嵌め込むようにしても良い。
【００５８】この後、図２（ｃ）に示すように、誘電体
層１２の上面とその周辺部に電極用導体ペースト１５を
用いてコンデンサ１９の上面電極をスクリーン印刷す
る。そして、図２（ｄ）に示すように、コンデンサ１９
の上に、絶縁体グリーンシート１１を積層して基板用積
層体を作り、これを例えば８０〜１５０℃、５０〜２５
０ｋｇ／ｃｍ2 の条件で加熱圧着して一体化する。
【００５９】この後、図３に示すように、基板用積層体
の両面に未焼成のダミーグリーンシート１３（アルミナ
グリーンシート）を積層し、上述と同様の方法で加熱圧
着する。そして、この積層体を、２ｋｇｆ／ｃｍ2 乃至
２０ｋｇｆ／ｃｍ2 の範囲内の圧力で加圧しながら基板
焼結温度である８００〜１０００℃で焼成し、コンデン
サ１９を内蔵したセラミック多層基板を同時焼成する。
【００６０】焼成後、基板両面に付着したダミーグリー
ンシート１３（アルミナ粉体）を研磨等により除去した
後、基板表面に表層用導体ペースト２０を用いて配線パ
ターンをスクリーン印刷し、これを１０００℃以下で焼
成する。これにより、コンデンサ１９を内蔵したセラミ
ック多層基板の製造が完了する。
【００６１】本発明者は、このような製造方法により次
の表５に示す実施例１〜４の構造のセラミック多層基板
を作製してコンデンサ１９のショート発生率を評価し
た。
【００６２】
【表５】
【００６３】表５に示す実施例１〜４は、いずれも、誘
電体層の周辺にスペーサ用の絶縁体グリーンシート２２
を積層している。このため、コンデンサ１９を形成する
層に誘電体層１２による段差が出来なくなり、加圧焼成
時に、加圧力がコンデンサ１９とスペーサ用の絶縁体グ
リーンシート２２とで分散して受けられ、加圧焼成時の
コンデンサ１９の外周端部の変形がスペーサ用の絶縁体
グリーンシート２２によって防止される。これにより、
コンデンサ１９の外周端部でも、誘電体層１２の厚みが
コンデンサ１９の中央部のそれと同じ厚みに保たれ、コ
ンデンサ１９の外周端部の絶縁性低下が防がれる。この
結果、実施例１〜４では、コンデンサ１９のショート発
生率が０％であり、極めて優れた絶縁信頼性が確保され
た。また、コンデンサ１９の外周端部の変形によるコン
デンサ容量のばらつきや絶縁抵抗のばらつきも防ぐこと
ができて、コンデンサ特性を安定化させることができ、
極めて品質の良いコンデンサ内蔵セラミック多層基板を
製造できる。
【００６４】これに対し、次の表６に示す比較例１〜４
は、誘電体層の周辺にスペーサ用の絶縁体グリーンシー
ト２２を積層せずに加圧焼成したものであり、これ以外
の条件は前述した表５の各実施例１〜４と同じである。
【００６５】
【表６】
【００６６】これらの比較例１〜４は、誘電体層の周辺
にスペーサ用の絶縁体グリーンシート２２を積層してい
ないため、コンデンサを形成する層では、コンデンサで
８０μｍ以上の段差ができる。このため、加圧焼成時
に、コンデンサの外周端部が加圧力によって押し潰され
るように変形して絶縁性が低下しやすく、コンデンサの
ショート発生率が３３％〜１１％にもなってしまい、製
品歩留りが悪くなる。
【００６７】［その他の実施形態］低温焼成セラミック
絶縁体材料としては、実施例で述べた系の他に、ＳｉＯ
2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 系、ＰｂＯ−ＳｉＯ
2 −Ｂ2 Ｏ3 系ガラスとＡｌ2 Ｏ3 系、コージェライト
系結晶化ガラス等の１０００℃以下で焼成できるセラミ
ック材料が使用できる。
【００６８】コンデンサ１９の誘電体としては、Ｐｂペ
ロブスカイト化合物、ＳｒＴｉＯ3系化合物の他に、Ｂ
ａＴｉＯ3 系化合物、ＣａＴｉＯ3 系化合物を用いても
良い。これらの化合物は、１０００℃以下で低温焼成セ
ラミック絶縁体材料と同時焼成可能であると共に、誘電
率が高く、コンデンサを作るのに適している。
【００６９】また、抵抗体として、ＲｕＯ2 に代えてＲ
ｕパイロクロアを用いても良い。ＲｕパイロクロアはＲ
ｕＯ2 と同じく低温焼成セラミックと同時焼成できる。
また、ダミーグリーンシートとしてアルミナグリーンシ
ートに代えて、ＳｉＣ、ＡｌＮ等の焼成温度の高いセラ
ミック材料で形成したグリーンシートを用いるようにし
ても良い。
【００７０】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１によれば、未焼成のコンデンサを内蔵した基
板用積層体の両面に、基板焼結温度（１０００℃以下）
では焼結しないダミーグリーンシートを積層し、その上
から２ｋｇｆ／ｃｍ2 乃至２０ｋｇｆ／ｃｍ2 の範囲内
の圧力で基板用積層体を加圧しながら基板焼結温度（１
０００℃以下）で焼結するようにしたので、基板用積層
体を内蔵のコンデンサと同時焼成することができて、生
産性を向上させることができると共に、基板の反りやク
ラック、ゆがみを防ぎ、且つ焼成後の絶縁体層と誘電体
層の緻密度を向上させることができて、信頼性の高いコ
ンデンサ内蔵セラミック多層基板を製造できる。
【００７１】更に、請求項２では、絶縁体グリーンシー
ト（未焼結の絶縁体層）上に、低温焼成セラミック誘電
体材料を印刷して未焼結の誘電体層を基板内層に部分的
に形成することができるので、誘電体層が基板端面に露
出せずに済み、加圧焼成による誘電体層の緻密度向上の
効果と相俟って誘電体層の絶縁性を一層向上できる。
【００７２】また、請求項３では、誘電体層の周辺にス
ペーサ用の絶縁体グリーンシートを積層して加圧焼成す
るようにしたので、加圧焼成時のコンデンサの外周端部
の変形を防止することができて、誘電体層の変形による
絶縁性低下を防止できる。
【００７３】また、請求項４，５では、コンデンサの電
極導体を、Ａｕ若しくはＡｕ合金、又はＡｇ／Ｐｄ重量
比が９０／１０〜６０／４０のＡｇ／Ｐｄにより形成し
たので、絶縁体層と誘電体層の焼結終了温度が正確に一
致しない場合でも誘電体層の絶縁信頼性を向上できる。
【００７４】また、請求項６では、誘電体層をＰｂペロ
ブスカイト化合物により形成するので、誘電体層の誘電
率を高めることができて、コンデンサの容量増大と小型
・薄型化とを両立させることができる。
【００７５】また、請求項７では、低温焼成セラミック
絶縁体材料として、ＣａＯ−Ａｌ2Ｏ3 −ＳｉＯ2 −Ｂ
2 Ｏ3 系又はＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3
系のガラス粉末とＡｌ2 Ｏ3 粉末との混合物を用いるよ
うにしたので、絶縁体層を低誘電率化することができ、
デジタル信号処理の高速化を実現することができる。
【００７６】また、請求項８では、基板内層又は表層に
形成する配線用及び層間ビア用導体として、Ａｕ、Ａ
ｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｃｕのいずれかを用いる
ので、Ｗ、Ｍｏ等の高融点金属と比較して低抵抗配線が
可能となり、電気的特性を向上できる。
【００７７】また、請求項９では、基板内層又は表層に
形成する抵抗体としてＲｕＯ2 又はＲｕパイロクロアを
用いるので、低温焼成セラミックと同時焼成できると共
に、内層抵抗体の場合でも抵抗値の調整が比較的容易で
あり、高い信頼性を得ることができる。
【００７８】また、請求項１０では、基板用積層体の両
面に積層するダミーグリーンシートとして、比較的安価
なアルミナグリーンシートを用いるようにしたので、コ
スト削減の要求も満たすことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すもので、（ａ）
は基板両面にダミーグリーンシートを積層した状態を示
す縦断面図、（ｂ）はダミーグリーンシートを除去して
表層導体を印刷形成した状態を示す縦断面図である。
【図２】（ａ）〜（ｄ）は本発明の第２の実施形態にお
ける製造工程を説明する工程図である。
【図３】（ａ）は基板両面にダミーグリーンシートを積
層した状態を示す縦断面図、（ｂ）はダミーグリーンシ
ートを除去して表層導体を印刷形成した状態を示す縦断
面図である。
【符号の説明】
１１…絶縁体グリーンシート（絶縁体層）、１２…誘電
体ペースト（誘電体層）、１３…ダミーグリーンシート
（アルミナグリーンシート）、１４…抵抗体ペースト、
１５…電極用導体ペースト（電極導体）、１６…配線用
導体ペースト、１７…層間ビア用導体ペースト、１８…
ビアホール、１９…コンデンサ、２０…表層用導体ペー
スト、２１…開口、２２…スペーサ用の絶縁体グリーン
シート。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｇ 4/12 ３６４ Ｈ０１Ｇ 4/12 ４４８ ４４８ Ｈ０５Ｋ 1/16 Ｄ Ｈ０５Ｋ 1/16 Ｃ０４Ｂ 35/64 Ｎ (72)発明者 橋本 昌也 大阪府大阪市中央区北浜４丁目５番33号 住友金属工業株式会社内 (72)発明者 片浦 英則 大阪府大阪市中央区北浜４丁目５番33号 住友金属工業株式会社内 (72)発明者 柴田 耕次 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属エレクトロデバイス内 (72)発明者 谷藤 望 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属エレクトロデバイス内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 コンデンサを内蔵するセラミック多層基
    板を所定の基板焼結温度で同時焼成して製造する方法で
    あって、 低温焼成セラミック絶縁体材料よりなる未焼結の絶縁体
    層間に、低温焼成セラミック誘電体材料よりなる未焼結
    の誘電体層と、この誘電体層を挟む電極導体とを介在さ
    せた基板用積層体を形成し、 この基板用積層体の両面に、前記基板焼結温度では焼結
    しないダミーグリーンシートを積層し、 その上から２ｋｇｆ／ｃｍ2 乃至２０ｋｇｆ／ｃｍ2 の
    範囲内の圧力で前記基板用積層体を加圧しながら前記基
    板焼結温度で焼結させ、 その焼結体の両面に付着した前記ダミーグリーンシート
    を除去してセラミック多層基板を製造することを特徴と
    するセラミック多層基板の製造方法。
  2. 【請求項２】 前記未焼結の絶縁体層は、低温焼成セラ
    ミック絶縁体材料よりなる絶縁体グリーンシートにより
    形成し、前記未焼結の誘電体層は、低温焼成セラミック
    誘電体材料を印刷して形成することを特徴とする請求項
    １に記載のセラミック多層基板の製造方法。
  3. 【請求項３】 前記絶縁体グリーンシートを積層する際
    に、前記未焼結の誘電体層を形成する層に、該誘電体層
    の形成領域を区画する開口を形成したスペーサ用の絶縁
    体グリーンシートを積層し、前記開口に前記低温焼成セ
    ラミック誘電体材料を充填することで前記未焼結の誘電
    体層を形成することを特徴とする請求項２に記載のセラ
    ミック多層基板の製造方法。
  4. 【請求項４】 前記電極導体をＡｕ又はＡｕ合金で形成
    したことを特徴とする請求項１乃至３のいずれかに記載
    のセラミック多層基板の製造方法。
  5. 【請求項５】 前記電極導体を、Ａｇ／Ｐｄ重量比が９
    ０／１０〜６０／４０のＡｇ／Ｐｄで形成したことを特
    徴とする請求項１乃至３のいずれかに記載のセラミック
    多層基板の製造方法。
  6. 【請求項６】 前記誘電体層は、Ｐｂペロブスカイト化
    合物により形成したことを特徴とする請求項１乃至５の
    いずれかに記載のセラミック多層基板の製造方法。
  7. 【請求項７】 前記低温焼成セラミック絶縁体材料は、
    ＣａＯ−Ａｌ2 Ｏ3−ＳｉＯ2 −Ｂ2 Ｏ3 系又はＭｇＯ
    −Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系のガラス粉末とＡ
    ｌ2 Ｏ3 粉末との混合物より成ることを特徴とする請求
    項１乃至６のいずれかに記載のセラミック多層基板の製
    造方法。
  8. 【請求項８】 基板内層又は表層に形成する配線用及び
    層間ビア用導体として、Ａｕ、Ａｇ、Ａｇ／Ｐｄ、Ａｇ
    ／Ｐｔ、Ｃｕのいずれかを用いたことを特徴とする請求
    項１乃至７のいずれかに記載のセラミック多層基板の製
    造方法。
  9. 【請求項９】 基板内層又は表層に形成する抵抗体とし
    てＲｕＯ2 又はＲｕパイロクロアを用いたことを特徴と
    する請求項１乃至８のいずれかに記載のセラミック多層
    基板の製造方法。
  10. 【請求項１０】 前記ダミーグリーンシートとして、ア
    ルミナグリーンシートを用いたことを特徴とする請求項
    １乃至９のいずれかに記載のセラミック多層基板の製造
    方法。
JP8117296A 1995-07-17 1996-05-13 セラミック多層基板の製造方法 Pending JPH0992983A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8117296A JPH0992983A (ja) 1995-07-17 1996-05-13 セラミック多層基板の製造方法
DE19628680A DE19628680C2 (de) 1995-07-17 1996-07-16 Verfahren zum Herstellen eines mehrschichtigen Keramiksubstrats
US08/682,410 US5814366A (en) 1995-07-17 1996-07-17 Method of manufacturing multilayered ceramic substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-179958 1995-07-17
JP17995895 1995-07-17
JP8117296A JPH0992983A (ja) 1995-07-17 1996-05-13 セラミック多層基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0992983A true JPH0992983A (ja) 1997-04-04

Family

ID=26455440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8117296A Pending JPH0992983A (ja) 1995-07-17 1996-05-13 セラミック多層基板の製造方法

Country Status (3)

Country Link
US (1) US5814366A (ja)
JP (1) JPH0992983A (ja)
DE (1) DE19628680C2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6183669B1 (en) * 1999-03-25 2001-02-06 Murata Manufacturing Co., Ltd. Paste composition, circuit board using the same, ceramic green sheet, ceramic substrate, and method for manufacturing ceramic multilayer substrate
US6241838B1 (en) 1997-09-08 2001-06-05 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6395118B1 (en) 1999-06-16 2002-05-28 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic substrate and non-fired ceramic substrate
JP2002290053A (ja) * 2001-03-28 2002-10-04 Kyocera Corp 多層配線基板
JP2004158473A (ja) * 2002-09-13 2004-06-03 Kyocera Corp セラミック配線基板の製造方法
US7004984B2 (en) 2003-01-09 2006-02-28 Murata Manufacturing Co., Ltd. Method of producing ceramic multilayer substrate
JP2007184369A (ja) * 2006-01-05 2007-07-19 Kyocera Corp 配線基板とその製造方法
JP2008227332A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JP2009252930A (ja) * 2008-04-04 2009-10-29 Panasonic Corp 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール
US7618843B2 (en) 2001-11-22 2009-11-17 Murata Manufacturing Co., Ltd Method of fabricating multilayer ceramic substrate
JP2012099861A (ja) * 1999-09-02 2012-05-24 Ibiden Co Ltd プリント配線板
US8455381B2 (en) 2004-10-26 2013-06-04 Murata Manufacturing Co., Ltd. Ceramic material composition, ceramic substrate, and nonreciprocal circuit device
US8717772B2 (en) 1999-09-02 2014-05-06 Ibiden Co., Ltd. Printed circuit board
US8780573B2 (en) 1999-09-02 2014-07-15 Ibiden Co., Ltd. Printed circuit board
KR20150053188A (ko) * 2013-11-07 2015-05-15 삼성전기주식회사 커패시터 내장형 저온동시소성 세라믹 기판
US9386696B2 (en) 2011-06-29 2016-07-05 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and manufacturing method therefor
KR20220012670A (ko) * 2020-07-23 2022-02-04 한국기계연구원 Mlcc 스택 및 그 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709749B1 (en) * 1995-06-06 2004-03-23 Lamina Ceramics, Inc. Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
US6042667A (en) * 1996-03-13 2000-03-28 Sumotomo Metal Electronics Devices, Inc. Method of fabricating ceramic multilayer substrate
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
ATE365443T1 (de) * 1998-04-24 2007-07-15 Matsushita Electric Ind Co Ltd Verfahren zur herstellung eines keramischen mehrschichtigen substrats
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
EP1099246A1 (de) * 1998-07-15 2001-05-16 Siemens Aktiengesellschaft Verfahren zur herstellung eines keramischen körpers mit einem integrierten passiven elektronischen bauelement, derartiger körper und verwendung des körpers
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP3571957B2 (ja) * 1999-03-30 2004-09-29 松下電器産業株式会社 導体ペーストおよびセラミック多層基板の製造方法
JP3646587B2 (ja) * 1999-10-27 2005-05-11 株式会社村田製作所 多層セラミック基板およびその製造方法
JP3554962B2 (ja) * 1999-10-28 2004-08-18 株式会社村田製作所 複合積層体およびその製造方法
US6545346B2 (en) * 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
JP2004186395A (ja) * 2002-12-03 2004-07-02 Fujitsu Ltd セラミック基板の製造方法
DE10302104A1 (de) 2003-01-21 2004-08-05 Friwo Gerätebau Gmbh Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen
US6975517B1 (en) * 2003-05-30 2005-12-13 Nortel Networks Limited Embedded preemphasis and deemphasis circuits
TWI226101B (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
JP4071204B2 (ja) * 2004-02-27 2008-04-02 Ｔｄｋ株式会社 多層セラミック基板の製造方法
US7436678B2 (en) * 2004-10-18 2008-10-14 E.I. Du Pont De Nemours And Company Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof
US7382627B2 (en) * 2004-10-18 2008-06-03 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
WO2007086184A1 (ja) * 2006-01-30 2007-08-02 Murata Manufacturing Co., Ltd. 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法
DE102013223143A1 (de) * 2013-11-13 2015-05-28 Jumatech Gmbh Leiterplatte mit wenigstens einem eingebetteten Präzisionswiderstand
CN105047411A (zh) * 2015-08-12 2015-11-11 深圳市槟城电子有限公司 一种电阻和电容串连的组件及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010095B1 (ko) * 1990-01-18 1994-10-21 이. 아이. 듀우판 드 네모아 앤드 캄파니 그린 세라믹체 소성시의 수축 감소 방법
JPH05163072A (ja) * 1991-05-14 1993-06-29 Hitachi Ltd 多層セラミック焼結体の製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241838B1 (en) 1997-09-08 2001-06-05 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6183669B1 (en) * 1999-03-25 2001-02-06 Murata Manufacturing Co., Ltd. Paste composition, circuit board using the same, ceramic green sheet, ceramic substrate, and method for manufacturing ceramic multilayer substrate
EP1061569A3 (en) * 1999-06-16 2003-07-23 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic substrate and non-fired ceramic substrate
US6395118B1 (en) 1999-06-16 2002-05-28 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic substrate and non-fired ceramic substrate
US6551427B2 (en) 1999-06-16 2003-04-22 Murata Manufacturing Co. Ltd. Method for manufacturing ceramic substrate and non-fired ceramic substrate
US8842440B2 (en) 1999-09-02 2014-09-23 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
JP2012099861A (ja) * 1999-09-02 2012-05-24 Ibiden Co Ltd プリント配線板
US8830691B2 (en) 1999-09-02 2014-09-09 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US8780573B2 (en) 1999-09-02 2014-07-15 Ibiden Co., Ltd. Printed circuit board
US8763241B2 (en) 1999-09-02 2014-07-01 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US8717772B2 (en) 1999-09-02 2014-05-06 Ibiden Co., Ltd. Printed circuit board
JP2012114457A (ja) * 1999-09-02 2012-06-14 Ibiden Co Ltd プリント配線板
US9060446B2 (en) 1999-09-02 2015-06-16 Ibiden Co., Ltd. Printed circuit board
JP4623851B2 (ja) * 2001-03-28 2011-02-02 京セラ株式会社 多層配線基板
JP2002290053A (ja) * 2001-03-28 2002-10-04 Kyocera Corp 多層配線基板
US7618843B2 (en) 2001-11-22 2009-11-17 Murata Manufacturing Co., Ltd Method of fabricating multilayer ceramic substrate
JP2004158473A (ja) * 2002-09-13 2004-06-03 Kyocera Corp セラミック配線基板の製造方法
US7004984B2 (en) 2003-01-09 2006-02-28 Murata Manufacturing Co., Ltd. Method of producing ceramic multilayer substrate
US8455381B2 (en) 2004-10-26 2013-06-04 Murata Manufacturing Co., Ltd. Ceramic material composition, ceramic substrate, and nonreciprocal circuit device
JP2007184369A (ja) * 2006-01-05 2007-07-19 Kyocera Corp 配線基板とその製造方法
JP2008227332A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JP2009252930A (ja) * 2008-04-04 2009-10-29 Panasonic Corp 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール
US9386696B2 (en) 2011-06-29 2016-07-05 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and manufacturing method therefor
KR20150053188A (ko) * 2013-11-07 2015-05-15 삼성전기주식회사 커패시터 내장형 저온동시소성 세라믹 기판
KR20220012670A (ko) * 2020-07-23 2022-02-04 한국기계연구원 Mlcc 스택 및 그 제조 방법

Also Published As

Publication number Publication date
DE19628680C2 (de) 2003-07-03
US5814366A (en) 1998-09-29
DE19628680A1 (de) 1997-01-30

Similar Documents

Publication Publication Date Title
JPH0992983A (ja) セラミック多層基板の製造方法
US20070110956A1 (en) Multilayer ceramic substrate and its production method
US5655209A (en) Multilayer ceramic substrates having internal capacitor, and process for producing same
JP2009196885A (ja) 拡散防止層を有する低温同時焼成セラミック基板及びその製造方法
JP5013144B2 (ja) セラミック電子部品の製造方法
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP3003413B2 (ja) 多層セラミック基板の製造方法
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP4610114B2 (ja) セラミック配線基板の製造方法
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
JP3955389B2 (ja) コンデンサ内蔵基板およびその製造方法
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
JP2000034136A (ja) ガラスセラミック焼結体とその製造方法、およびこの焼結体を用いたガラスセラミック配線基板とその製造方法
JP3251862B2 (ja) セラミック多層基板の製造方法
JP3981270B2 (ja) 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法
JPH0346978B2 (ja)
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JPH06283380A (ja) コンデンサ内蔵セラミック多層回路板の製法
JP4416346B2 (ja) 回路基板の製造方法
JPH0632384B2 (ja) 積層セラミック基板の製造方法
JP2532626B2 (ja) 積層磁器コンデンサ用グリ―ンシ―ト
JP2005268712A (ja) 積層セラミック電子部品およびその製造方法
JP2812605B2 (ja) 多層セラミック基板の製造方法
JPH10107440A (ja) セラミック基板及びその製造方法
JPH0625562A (ja) 厚膜導体ペースト組成物および多層配線基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040615

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040623