JPH0385808A - アナログフィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、パイカッド方式により構成するアナログフ
ィルタ回路の改良に関する。

（従来の技術） 従来、集積回路（ＩＣ）内では実用的なインダクタンス
が作れないことから、コイルを必要とするフィルタのＩ
Ｃ内蔵化は困難とされてきた。

しかし、近年、増幅器の集積化と、その帰還技術の開発
により、コイルを用いたフィルタと同等の高Ｑ＠有づる
能動フィルタが実現可能となった。

高Ｑ能動フィルタの実現方法として、代表的なものにパ
イカッド方式が挙げられる。この方式によるフィルタは
、複数の増幅器を縦続接続し、所望の特性を呈するよう
に所定経路に帰還接続を設けたものであり、一般に２次
の高Ｑ特性を表わす。

ＳＥＣＡＭカラーＴＶ方式の送・受信機に用いられるベ
ルフィルタは、この方式により設計すると、各定数の決
定を機械的に行うことができ設計が容易になる。

ベルフィルタのような２次フィルタにおける伝３ｍ＋１
１数Ｃ（Ｓ）は、０式にて表わされる。

ここに、ＱＮは伝達関数の零点におけるＱ値、ＱＰは伝
達関数の極点におけるＱ値、Ｓは複素数、ω０は特性中
心の固有角周波数（ｆ　ｏ　−４，２８６Ｈ１ｌｚ）で
ある。

第７図に上記伝達関数を有するフィルタのブロック図を
示す。

第７図において、Ｘは入力、Ｙは出力、１，３゜８は係
数器、２，６．７は加算器、４，５は積分器である。、
Ｉ！！１分器４と５はそれぞれ函なるパラれる。

積分器４と５は加算器６を介して縦続接続し、入力Ｘは
積分器４に係数器１、加ｎ器２を介して入力する。加算
器２には゛出力Ｙを入力し、加算器６には、積分器４の
出力及び係数器３を介した入力Ｘと、係数器８を介した
出力Ｙ及び直接の出力Ｙとを入力し、加算器６の出力は
積分器５を介して加算器７に入力する。加口器７に係数
器１を介して入力Ｘを入力し、出力Ｙは加算器７より取
り出す。

第８図は第７図のブロックを具体化したものである。１
１．１２はトランスコンダクタンス回路（以下３ｍ回路
と呼ぶ、、）であり、入力Ｘを増幅Ｂ１０を介してＧｍ
回路１１の非反転入力端子（十）に、Ｇｍ回路１１のシ
ングルエンド出力端子をＧｍ回路１２の非反転入力端子
に接続し、Ｇｍ回路１２のシングルエンド出力端子を増
幅器１５の入力端子に接続する。出力Ｙは増幅器１５よ
り取出し、Ｇｍ回路１２の反転入力端子（−〉及びＧｍ
回路１１の反転入力端子に帰還すると共に、コンデンサ
Ｃ２を介してＧｍ回路１２の非反転入力端子に帰還する
。入力ＸはコンデンサＣ１を介してＧｍ回路１２の非反
転入力端子に供給し、増幅器１０の出力はコンデンサＣ
３を介して増幅器１５の入力端子に供給する。

このような具体的構成において、Ｇｍ回路１１゜１２の
トランスコンダクタンス債をｇｍｌ　、Ｇｍ２、増幅器
１０の利得をＫ、各コンデンサＣＩ。

Ｃ２、Ｃ３）１ｉＮｉｔヲＣＩ　、　Ｃ２、Ｃ３ニｒ示
Ｌ、ｇｒｎｌ　＝ｇｍ２コｇｍ ＣＩ　＋０２　＝０３ とすると、 ω０−Ｌ！！２ ３ という関係式が得られる。これらの式より各定数は機械
的に求めることができ、理想条件下では侵れた特性を示
す。

しかしながら、現実には種々の原因により特性劣化を生
じてしまう。

中でも大きな原因の第１は、Ｇｍ回路として用いられる
トランジスタのコレクタ・ザブストレート客間、コレク
タ・ベース古漬、またわずかではあるが配線容ｂ１等の
寄生容Ｍによる特性劣化である。上記寄生容量は、高イ
ンピーダンスの箇所に生じたとき大きな影響を及ぼす、
具体的には、第８図においてＧｍ回路１２の人・出力ラ
インに生じた寄生容ｆｆ１ＣＰ２．　ＣＦ２の影響が大
きい。寄生容＠（：、Ｐ２．　ＣＦ２が生じたときの第
８図の伝達関数ＧＰ（ｓ）は、下式■のようになる。

ここで、注意しなければならないのは、Ｇｍ回！ｉ１２
の入力ラインの寄生容＠　ＣＰ２は、極と零点の固有周
波数ωＰ、ωＮに等しく影響するが、Ｇｍ回路１２の出
力ラインの寄生容ｆｆ１ｃＰ３は、極のみに影響するこ
とである。即ち、ωＰ、ωＮは次従って、寄生容量ＣＰ
３が存在する限り、どんなに容量値を調整してもＱ！ａ
は合せられるが、固右周波数ωＰ、ωＮは等しくできな
い。ωＰとωＮが等しくないと、例えばベルフィルタで
は、特性の対称性が得られず、色の再現性能が劣化する
。

特性を劣化する第２の大きな原因は、Ｇｍ回路１１．１
２の周波数特性である。一般に、高Ｑのフィルタをアナ
ログ集積回路の帰還技術によって実現しようとすると、
その構成要素であるＧｍ回路は、定性的に固有周波数ω
０とＱ（ａの積に比例して精度の高い周波数特性が要求
される。しかし、第８図の構成によると、各々のＱｍ回
路１１．１２は、２人力１出力形式で使われ、出力形式
をシングルエンド処理しなければならない。また、入力
も対称な差動入力ではない。これらは、具体的トランジ
スタレベルの回路では、周波数特性を損なう原因となる
。

（発明が解決しようとする課題） 以上述べたように、第８図に示す従来のアナログフィル
タ回路ではＱｍ回路１１．１２の入・出力ラインに生じ
る寄生容１０Ｐ２．ＣＰ３によって極と零点の固有周波
数にずれを生じたり、Ｇｍ回路の周波数特性によって、
設計通りの特性を得るのが難しいという問題があった。

この発明は上記課題を解決し、寄生容量による影響を軽
減すると共に、周波数特性の精度が得られるＧｍ回路を
構成して、良質な特性を達成するアナログフィルタ回路
の提供を目的とする。

［発明の構成］ （課題を解決するための手段〉 この発明は、入力信号の利得を決定する第１の係数器と
、この係数器の出力を積分する第１の積分器、前記第１
の係数器の出力を所定係数倍する第２の係数器、この係
数器の出力と前記第１の積分器の出力とを加算する第１
の加算器及びこの加算器の出力を積分する第２の積分器
から成る第１の回路と、出力信号を積分する第３の積分
器、前記出力信号を所定係数倍する第３の係数器、この
係数器の出力と前記第３の積分器の出力とを加粋する第
２の加算器及びこの加算器の出力を積分する第４の積分
器から成る第２の回路と、前記第１及び第２の回路の各
出力ε前記第１の係数器の出力とを加拝して前記出力信
号を形成する第３の加算器とを具備することを特徴とす
る。

（作用） このような構成によれば、第１の回路で零点を作り、第
２の回路で極を作る。これら零点と極の固有周波数及び
Ｑ値は、それぞれ独立の回路定数にで設定することがで
き、寄生容量の影響があっても、それぞれの周波数を容
易に調整することができる。又、第１の回路と第２の回
路は別々の帰還ループを構成し、帰還が多重にならない
ので、積分器を構成４る増幅器は全て１人力１出力形式
となり、周波数特性が良好になる。

（実施例） 以下、この発明を図示の実施例により詳細に説明する。

第１図はこの発明に係るアナログフィルタ回路の一実施
例を示すブロック図であり、第２図は第１図を回路的に
具体化した構成図である。

第１図に示すように、実施例のアナログフィルタ回路は
、先ず、入力信号Ｘを係数値ＱＮ　／ＱＰを有する第１
の係数器２１で増幅する。係数器２１の出力はωＯ／Ｓ
なるパラメータで表わされる積分を行う第１の積分器２
４へ入力づると共に、係数（ａｌ／ＱＮを有する第２の
係数器２２で増幅する。積分器２４の出力と係数器２２
の出力は第１の加算器２８にて加棹し、この加粋出力は
更に第２の積分器２５にて積分づ゛る。積分器２５の積
分特性もωＯ／Ｓなるパラメータで表わされる。

尚、積分器２４．２５、加算器２８及び係数器２２は第
１の回路２０ｔを構成づ゛る。

出力信号Ｙは、ωＯ／Ｓのパラメータを有する第３の積
、分器２７へ入力すると共に、係数（１１／ＱＰを有す
る係数器２３で増幅する。積分器２７の出力と係数器２
３の出力は、第２の加算器３０にて加算し、この加算出
力は更に第４の積分器２６にて積分する。積分器２６も
ωＯ／Ｓのパラメータで表わされる積分を行う。尚、積
分器２７゜２６、係数器２３及び加算器３０（よ第２の
回路２０２を構成する。

第１の回路２０１　（積分器２５）からの出力、第２の
回路２０２　（積分器２０２）から出力と係数器２１か
らの出力とは、それぞれ第３の加算器２９にて加緯する
。これにより加算器２９は出力信号Ｙを形成する。

第２図と第１図を比較すると、利得Ｋを有する増幅器３
１は係数器２１に対応し、Ｇｍ回路３４．３５、コンデ
ンサＣ１１，Ｃ１２及びコンデンサＣ１５による回路は
、第１の回路２０ｔに対応する。

又、利得１の増幅器３８、ＧｆｆｌＩ回路３７．３６、
コンデンサＣ１３，Ｃ１４による回路法、第２のｌＤ回
路２０２に対応する。更に、Ｑｎｎ回路３５の出力端子
とＧｍ回路３６の出力端子を接続した接続点Ｐは、加算
器２９に対応している。但し、Ｇｍ回路３６のトランス
コンダクタンス値はｆｉ（マイナス）に設定する。

上記構成によるアナログフィルタ回路は、第１の回路２
０ｉと第２の回路２０２が別々の帰還ループを形成し、
零点は第１の回路２０１により作成し、極は第２の回路
２０２により作成することができる。

即ち、 第２図の回路について伝達関数口（Ｓ）を となる。従って、Ｇｍ回路３４のトランスコンダクタン
スｆｉｆｌをｇｍｌ、Ｇｍ回路３５の値をｇｒｎ２、Ｇ
ｍ回路３７の鎧をｇｒｎ３　、Ｇｍ回路３６の値を−ｇ
ｍ４とし、コンデンサＣ１１，Ｃ１２，Ｃ１３，Ｃ１４
、Ｃ１５の容量をそれぞれＣＩ　、　Ｃ２、Ｃ３、Ｃ４
、Ｃ５とすると、 ｇｒｎｌ　−ｇｍ２−ｇｍ３−ｇｍ４−ｇｍＣｌ　＋Ｃ
２−Ｃ３＋Ｃ４−Ｃ５ の設定により、 ω０−Ｌ２ ５ となる。

さて、第２図において、奇生容量は、Ｇｍ回路３５の入
力ラインにおけるＣＩ４、Ｇｍ回路３６の入力ラインに
おけるＣＩ６、Ｇｍ回路３５の出力ラインにおけるＣＩ
５が問題となる。

これらの寄生容量を含んだ伝達関数）ＩＰ（Ｓ）を求め
ると、■式のようになる。

口Ｐ（ｓｌ　− ・・・・・噛 上記■式より、 が得られる。

０．０式によれば、ωＰとωＮはそれぞれωＰは菊２の
回路２０２で、ωＮは第１の回路２０＋で独立に設定で
き、奇生容量もそれぞれ個々の回路の奇生容量が関与し
ているだけである。即ち、ωＰにはｃｐｅとＣＩ５が閏
、与し、ωＮにはＣＩ４が関与する。

従って、ｇｒｎｌ　＝ｇｍ２　＝ｇｍ３　＝ｇｍ４　＝
ｇｍとすると、 （Ｃ３＋０４　＋ＣＰ６）（Ｃ５＋ＣＰ５）−（ＣＩ　
＋０２　＋ＣＰ４）　Ｃ５・・・■のとき、ωＰ−ωＮ
とすることができる。

また、第２図によれば、Ｇｒｎ回路３４．３５゜３７．
３６は全て、１人力１出力の増幅器であり、トランジス
タレベルの具体的回路では、入・出力共に差動動作が可
能となり、周波数特性を良好にすることができる。これ
によって、フィルタ特性への影響が無くなる。

第３図は第２図の回路を集積囲路にて構成した具体的回
路を示す。

第３図において、ＶＣＣ，ＶＢは電圧源であり、１１ａ
、　　１１ｂ、　　１２ａ、　　１２ｂ、　　１３ａ、
　　１３ｂは電流源、ＩＥ１〜ＩＥ４は制御電圧ＶＣに
て制御される可変電流源、Ｖｉは人力信号源、ｖＯは出
力信Ｊ１号である。

抵抗Ｒ１〜Ｒ４及びトランジスタ０１〜Ｑ４は差動形式
で入・出力を行う回路であって、増幅器３１に相当する
。差動対トランジスタＱ５　、Ｑ６、Ｑ７．Ｑ８　、Ｑ
９　、Ｑ１０及びＱｌｌ、　Ｑ１２はそれぞれＱｍ回路
３４．３５，３７．３６を構成する。

トランジスタＱ５のコレクタとトランジスタＱ６のベー
ス間にはコンデンサＣ１ａを接続し、トラジスタＱ５の
ベースとトランジスタＱ６のコレクタ間にはコンデンサ
Ｃ１ｂを接続する。同様にトランジスタＱ１０のコレク
タとトランジスタＱ９のベース間にはコンデンサＣ３ａ
を接続し、トランジスタＱ１０のベースどトランジスタ
Ｑ９のコレクタ間にはコンデン４ｆ　Ｃ３ｂを接続する
。トランジスタＱ３゜Ｑ４のエミッタ出力は、トランジ
スタＱ５　、　Ｑ６のベースに供給すると共にそれぞれ
コンデンサＣ５ｂ、　Ｃ５ａを介してトランジスタＱ７
　、Ｑ８のコレクタ及び出力用トランジスタＱ１３．　
Ｑ１４のベースに供給する。トランジスタＱ５のコレク
タ出力はコンデンサＣ２ａを介してトランジスタＱ１５
のベースに供給し、ｌ・ランジスタＱ６のコレクタ出力
はトランジスタＱ１６のベースに供給する。トランジス
タＱ１６のエミッタ出力はトランジスタＱ７のベースに
供給し、トランジスタＱ１５のエミッタ出力はトランジ
スタＱ８のベースに供給する。トランジスタＱ９のコレ
クタ出力はトランジスタＱ１７のベースに供給し、ｌ−
ランジスタＱ１０の］レクタ出力はトランジスタＱ１８
のベースに供給する。トランジスタＱ１７のエミッタ出
力はトランジスタＱ１１のベースに供給し、トランジス
タＱ１８のエミッタ出力はトランジスタＱ１２のベース
に供給する。

トランジスタＱ１９のコレクタ出力とトランジスタＱ１
２のコレクタ出力とは、それぞれトランジスタＱ７．Ｑ
８からのコレクタ出力と共にトランジスタＱ１４．　Ｑ
１３のベースに供給する。

ここで、 Ｃ１ａ−Ｃ１ｂ−ＣＩ Ｃ２ａ＝２０２ Ｃ３ａ−Ｃ３ｂ　−０３ Ｑ４ａ−２０４ Ｃ５ａ　−Ｃ５ｂ　＝　０５ とすると、第３図の回路の伝達関数は、■式と同じにな
る。

上記トランジスタ回路によれば、 入力信号ＶｉはトランジスタＱ１　、Ｑ２のベースに差
動入力し、抵抗Ｒ１〜Ｒ４で定まる係数に倍されて、ト
ランジスタＱ３　、Ｑ４のエミッタより差動形式で導出
する。更に、−ランジスタＱ３゜Ｑ４からの出力はｉ−
ランジスタＱ５　、Ｑ６で差動増幅され１、トランジス
タＱ１５．Ω１６を経てトランジスタＱ７　、Ｑ８に差
動入力する。トランジスタＱ７　、Ｑ８のコレクタ出力
も差動出力であり、この出力はコンデンサＣ５ａ、　Ｃ
５ｂを通過したトランジスタの４．０８からのエミッタ
出力と共にトランジスタＱ１４．　Ｑ１３に差動入力さ
れる。

一方、出力信号ｖＯ圓、トランジスタＱ１３゜Ｑ１４の
１ミツタよりトランジスタＱ９．ＱＩＯのベースに差動
入力し、１−ランジスタＱ９．ＱＩＯのコレクタより差
動出力する。トランジスタΩ９、Ｑ１０の−」レクタ出
力は、！・ランジスタＱ１７．　Ｑ１８のベースにより
丁７ミツタに導出し、トランジスタＱｉｌ、　Ｑ１２の
ベースに差動入力づる。（して、−ランジスタＱＮ、Ｑ
１２の］レクタ出力は、トランジスタＱ１４．　Ｑ１３
のベースよりエミッタへ導出する。このように本回路は
信ｑがすべて差動形式で入・出力しており周波数特性が
良好になるわけである。

また、ｌｌｌ１［Ｉ電圧ＶｃによりＩＥ１〜ＩＥ４を変
化させることで、Ｑｍ回路３４〜３７のトランスニ］ン
ダクタンス植を可変でき固有周波数を調整することがで
きる。

尚、第３図において、３ｍ回路を構成するトランジスタ
対は、一般的なエミッタ結合差動増幅１−ランジスタを
用いたが、これに限定されるわけではない。例えば第４
図に示すように、入力用差動対ＱＡ　、　ＱＢ　、：出
力用差動対ＱＣ、ＱＤに分＆Ｊ、ＱＡ、ＱＢをマルチエ
ミッタ構造にして直Ｆｉ！悌を改善したものや、第５図
に示すようにゲインセルと呼ばれる増幅回路を用いても
良い。第５図の回路は、差動出力信号を電流源１１．１
２の比で比例制御するこεができ、集ｖ１（ヒ増幅器と
しての周波数特性が改善される。

また第３図において示していないがＧｍｍ絡路動作点を
決めるためには電流源１ｃｊａ　、　　ｒｃｌｂ　。

Ｉｃ２ａ　、　　１　ｃ２ｂ　、　　Ｉ　ｃ３ａ　、　
　Ｉ　ｃ３ｂの調整が必要である。これは同相帰還技術
いわゆるコモン・フィードバックにより成される。しか
し、コモン・フィードバックを行うために回路規模が大
きくなるのを避けたい場合には、電流源１ｃ１ａ　、　
　１ｃｔｂ　。

Ｉｃ２ａ　、　　Ｉ　ｃ２ｂ　、　　Ｉ　ｃ３ａ　、　
　Ｉ　ｃ３ｂの代りに第６図に示すように抵抗Ｒ１、Ｒ
２を用いることができる。これにより、動作点は可変電
流源ＩＥ１〜ＩＥ４と抵抗で決まるので、コモン・フィ
ードバックは不要となる。

［発明の効果］ 以上述べたようにこの発明によれば、極と零点にＷｅＩ
する寄生容Ｑが別々になり、調整によって寄生容量によ
る特性への影響を無くすことが可能である。又、積分器
を構成する増幅器を周波数特性の良好な構成にすること
ができ、増幅器による特性への影響が軽減する。

【図面の簡単な説明】

第１図はこの発明に係るアナログフィルタ回路の一実施
例を示すブロック図、第２図は第１図のブロックをより
回路的に具体化した回路構成図、第３図は第２図を集積
回路にて実現した回路を示す構成図、第４図〜第６図は
この発明の他の実施例を説明する回路図、第７図はこの
発明の元となったアナログフィルタのブロック図、第８
図は第７図を具体化した回路構成図である。 ２１・・・第１の係数器、２２・・・第２の係数器、２
３・・・第３の係数器、２４・・・第１の積分器、２５
・・・第２の積分器、２６・・・第３の積分器、２７・
・・第４の積分器、２８・・・第１の加ｎ器、２９・・
・第３の加算器、３０・・・第２の加算器、Ｘ・・・入
力信号、Ｙ・・・出力悟り。

Claims (1)

1. 【特許請求の範囲】 入力信号の利得を決定する第１の係数器と、前記係数器
   の出力を積分する第１の積分器、前記第１の係数器の出
   力を所定係数倍する第２の係数器、この係数器の出力と
   前記第１の積分器の出力とを加算する第１の加算器及び
   この加算器の出力を積分する第２の積分器から成る第１
   の回路と、出力信号を積分する第３の積分器、前記出力
   信号を所定係数倍する第３の係数器、この係数器の出力
   と前記第３の積分器の出力とを加算する第２の加算器及
   びこの加算器の出力を積分する第４の積分器から成る第
   ２の回路と、 前記第１及び第２の回路の各出力と前記第１の係数器の
   出力とを加算して前記出力信号を形成する第３の加算器
   とを具備して成るアナログフィルタ回路。