JPH036045A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH036045A JPH036045A JP13911189A JP13911189A JPH036045A JP H036045 A JPH036045 A JP H036045A JP 13911189 A JP13911189 A JP 13911189A JP 13911189 A JP13911189 A JP 13911189A JP H036045 A JPH036045 A JP H036045A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- interconnection
- electrode contact
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims description 3
- 229910008484 TiSi Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 101000617728 Homo sapiens Pregnancy-specific beta-1-glycoprotein 9 Proteins 0.000 description 1
- 102100021983 Pregnancy-specific beta-1-glycoprotein 9 Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000002180 anti-stress Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
裏打ちを施した配線を有する半導体装置を製造する方法
の改良に関し、 配線に裏打ちを施してもコンタクト抵抗が高くならない
ように、また、ステップ・カバレージを良好に維持でき
るようにすることを目的とし、配線との電気的接続を必
要とする下地の上に絶縁膜及び配線の裏打ち膜を順に形
成する工程と、次いで、該配線の裏打ち膜並びに絶縁膜
に対して同じパターンの電極コンタクト・ホールを形成
する工程と、次いで、該電極コンタクト・ホール内及び
前記配線の裏打ち膜上に配線となる金属膜を形成する工
程と、次いで、該配線となる金属膜及び該配線の裏打ち
膜をパターニングして配線を形成する工程とが含まれて
なるよう構成する。
の改良に関し、 配線に裏打ちを施してもコンタクト抵抗が高くならない
ように、また、ステップ・カバレージを良好に維持でき
るようにすることを目的とし、配線との電気的接続を必
要とする下地の上に絶縁膜及び配線の裏打ち膜を順に形
成する工程と、次いで、該配線の裏打ち膜並びに絶縁膜
に対して同じパターンの電極コンタクト・ホールを形成
する工程と、次いで、該電極コンタクト・ホール内及び
前記配線の裏打ち膜上に配線となる金属膜を形成する工
程と、次いで、該配線となる金属膜及び該配線の裏打ち
膜をパターニングして配線を形成する工程とが含まれて
なるよう構成する。
本発明は、裏打ちを施した配線を有する半導体装置を製
造する方法の改良に関する。
造する方法の改良に関する。
半導体装置の集積度が亮められるにつれて、配線は微細
化され、断線が発生し易くなっている。
化され、断線が発生し易くなっている。
従って、幅が狭くても切断されず、電気的特性も優れて
いる配線が必要とされている。
いる配線が必要とされている。
従来、半導体装置に於ける配線の材料にはアルミニウム
（ＡＩ）が多用されているが、微細化すると切断が起こ
り易いので、Ａｌに比較して硬い導電物質でＡＩ！膜に
裏打ちを施し、該ＡＩ膜と裏打ちとを同時にパターニン
グして配線にすることが行われている。
（ＡＩ）が多用されているが、微細化すると切断が起こ
り易いので、Ａｌに比較して硬い導電物質でＡＩ！膜に
裏打ちを施し、該ＡＩ膜と裏打ちとを同時にパターニン
グして配線にすることが行われている。
第６図は従来の技術に依る配線構造を説明する為の半導
体装置の要部切断側面図、また、第７図はその要部平面
図をそれぞれ表している。
体装置の要部切断側面図、また、第７図はその要部平面
図をそれぞれ表している。
図に於いて、１は半導体基板、２は不純物拡散領域、３
は燐珪酸ガラス（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ
ｇｌａｓｓ：ＰＳＧ）膜、４はチタン・ナイトライド（
Ｔ ｉ Ｎ）膜、５はＡｌ配線をそれぞれ示している。
は燐珪酸ガラス（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ
ｇｌａｓｓ：ＰＳＧ）膜、４はチタン・ナイトライド（
Ｔ ｉ Ｎ）膜、５はＡｌ配線をそれぞれ示している。
図示のような構造になっている為、Ａ１配線５はＴｉＮ
膜４を介して不純物拡散領域２と導電接触することにな
る。
膜４を介して不純物拡散領域２と導電接触することにな
る。
前記従来の技術を適用して半導体装置の配線を形成した
場合、電極コンタクト・ホールに於いては、Ａ１配線が
裏打ちを介して下層配線或いは半導体基板などとコンタ
クトする為、そのコンタクト抵抗は高くなる。
場合、電極コンタクト・ホールに於いては、Ａ１配線が
裏打ちを介して下層配線或いは半導体基板などとコンタ
クトする為、そのコンタクト抵抗は高くなる。
また、通常、ＡＩ膜はスパッタリング法で堆積されるの
であるが、そのステップ・カバレージは悪い。しかも、
前記のように裏打ちを施す場合、電極コンタクト・ホー
ルに裏打ち膜が入り込むので、／ｌ膜を形成する段階で
は、電極コンタクト・ホールが実質的に縮小された状態
になっているから、ステップ・カバレージは更に悪くな
る。
であるが、そのステップ・カバレージは悪い。しかも、
前記のように裏打ちを施す場合、電極コンタクト・ホー
ルに裏打ち膜が入り込むので、／ｌ膜を形成する段階で
は、電極コンタクト・ホールが実質的に縮小された状態
になっているから、ステップ・カバレージは更に悪くな
る。
本発明は、配線に裏打ちを施してもコンタクト抵抗が高
くならないように、また、ステップ・カバレージを良好
に維持できるようにする。
くならないように、また、ステップ・カバレージを良好
に維持できるようにする。
第１図は本発明の詳細な説明する為の半導体装置の要部
切断側面図、また、第２図はその要部平面図をそれぞれ
表し、第６図及び第７図に於いて用いた記号と同記号は
同部分を表すか或いは同じ意味を持つものとする。
切断側面図、また、第２図はその要部平面図をそれぞれ
表し、第６図及び第７図に於いて用いた記号と同記号は
同部分を表すか或いは同じ意味を持つものとする。
図から明らかなように、本発明では、Ａｌ配線５の裏打
ちであるＴｉＮ膜４のうち、電極コンタクト・ホール内
に入り込む部分を除去することが基本になっている。
ちであるＴｉＮ膜４のうち、電極コンタクト・ホール内
に入り込む部分を除去することが基本になっている。
図示のような構造になっている為、Ａｌ配線５はＴｉＮ
膜４を介することなく不純物拡散領域２と直接コンタク
トしている。
膜４を介することなく不純物拡散領域２と直接コンタク
トしている。
このようなことから、本発明に依る半導体装置の製造方
法では、配線（例えばＡｌ配線５）との電気的接続を必
要とする下地（例えば半導体基板１）の上に絶縁膜（例
えばＰＳＧ膜３）及び配線の裏打ち膜（例えばＴｉＮ膜
４）を順に形成する工程と、次いで、該配線の裏打ち膜
並びに絶縁膜に対して同じパターンの電極コンタクト・
ホール（例えば電極コンタクト・ホール３Ａ）を形成す
る工程と、次いで、該電極コンタクト・ホール内及び前
記配線の裏打ち膜上に配線となる金属膜を形成する工程
と、次いで、該配線となる金属膜及び該配線の裏打ち膜
をパターニングして配線を形成する工程とが含まれてい
る。
法では、配線（例えばＡｌ配線５）との電気的接続を必
要とする下地（例えば半導体基板１）の上に絶縁膜（例
えばＰＳＧ膜３）及び配線の裏打ち膜（例えばＴｉＮ膜
４）を順に形成する工程と、次いで、該配線の裏打ち膜
並びに絶縁膜に対して同じパターンの電極コンタクト・
ホール（例えば電極コンタクト・ホール３Ａ）を形成す
る工程と、次いで、該電極コンタクト・ホール内及び前
記配線の裏打ち膜上に配線となる金属膜を形成する工程
と、次いで、該配線となる金属膜及び該配線の裏打ち膜
をパターニングして配線を形成する工程とが含まれてい
る。
前記手段を採ることに依り、電極コンタクト・ホール内
には裏打ち膜が全く存在せず、従って、配線と下地とは
直にコンタクトし、そのコンタクト抵抗は充分に低く維
持される。また、電極コンタクト・ホールに於けるアス
ペクト比の増加はないから、配線のステップ・カバレー
ジも良好に保持される。更にまた、裏打ち膜は、電気的
なコンタクトには全く無関係となり、従って、要は配線
との密着性が大でありさえすれば良く、導電性の材料で
ある必要もなくなる。
には裏打ち膜が全く存在せず、従って、配線と下地とは
直にコンタクトし、そのコンタクト抵抗は充分に低く維
持される。また、電極コンタクト・ホールに於けるアス
ペクト比の増加はないから、配線のステップ・カバレー
ジも良好に保持される。更にまた、裏打ち膜は、電気的
なコンタクトには全く無関係となり、従って、要は配線
との密着性が大でありさえすれば良く、導電性の材料で
ある必要もなくなる。
第３図乃至第５図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図を表し、以下
、これ等の図を参照しつつ説明する。尚、第１図、第２
図及び第６図、第７図に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。
要所に於ける半導体装置の要部切断側面図を表し、以下
、これ等の図を参照しつつ説明する。尚、第１図、第２
図及び第６図、第７図に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。
第３図参照
３１−１
半導体装置として機能するのに必要な諸領域、例えば不
純物拡散領域２などが作り込まれた例えばシリコン（Ｓ
ｉ）からなる半導体基板１に例えば化学気相堆積（ｃｈ
ｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ
：ＣＶＤ）法を適用することに依って厚さ例えば１ 〔
μｍ〕程度のＰＳＧＩＩ！３を形成する。
純物拡散領域２などが作り込まれた例えばシリコン（Ｓ
ｉ）からなる半導体基板１に例えば化学気相堆積（ｃｈ
ｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ
：ＣＶＤ）法を適用することに依って厚さ例えば１ 〔
μｍ〕程度のＰＳＧＩＩ！３を形成する。
このＰＳＧＳ２Ｏ２縁膜として機能することは云うまで
もない。
もない。
（３） −２
スパッタリング法を適用することに依り、ＰＳＧ膜３上
に厚さ例えば０．Ｉ Ｃｐｍ’ＪのＴｉＮ膜４を形成す
る。
に厚さ例えば０．Ｉ Ｃｐｍ’ＪのＴｉＮ膜４を形成す
る。
このＴ ｉ Ｎ膜４は対ストレス・マイグレーション用
の裏打ち膜として機能する。
の裏打ち膜として機能する。
第４図参照
（４１−１
通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することに依り、電極コンタクト・ホール
・パターンの開口をもつフォト・レジスト膜（図示せず
）を形成する。
ロセスを適用することに依り、電極コンタクト・ホール
・パターンの開口をもつフォト・レジスト膜（図示せず
）を形成する。
４１−２
エツチング・ガスをＳＦ６とする反応性イオン・エツチ
ング（ｒｅａｃｔｉｖｅ ｉｏｎｅｔｃｈｉｎｇ：Ｒ
ＩＥ）法を適用することに依り、前記フォト・レジスト
膜をマスクとしてＴｉＮ１４の選択的エツチングを行っ
て電極コンタクト・ホール・パターンの開口を形成する
。
ング（ｒｅａｃｔｉｖｅ ｉｏｎｅｔｃｈｉｎｇ：Ｒ
ＩＥ）法を適用することに依り、前記フォト・レジスト
膜をマスクとしてＴｉＮ１４の選択的エツチングを行っ
て電極コンタクト・ホール・パターンの開口を形成する
。
（４）−３
引き続き、エツチング・ガスをＣＦ４＋ＣＨＦ３とする
ＲＩＥ法を適用することに依り、ＰＳＧＳ２Ｏ２択的エ
ツチングを行って電極コンタクト・ホール３Ａを完成さ
せる。
ＲＩＥ法を適用することに依り、ＰＳＧＳ２Ｏ２択的エ
ツチングを行って電極コンタクト・ホール３Ａを完成さ
せる。
（４） −４
０□プラズマ処理を施してフォト・レジスト膜を除去す
る。
る。
第５図参照
（５１−１
スパッタリング法を適用することに依り、厚さ例えば１
〔μｍ〕程度のＡβ膜を形成する。
〔μｍ〕程度のＡβ膜を形成する。
（５）−２
通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することに依り、前記Ａ１膜上に配線パタ
ーンを有するフォト・レジスト膜を形成する。
ロセスを適用することに依り、前記Ａ１膜上に配線パタ
ーンを有するフォト・レジスト膜を形成する。
（５１−３
エツチング・ガスをＣβ２系とするＲＩＥ法を適用する
ことに依ってＡβ膜の選択的エツチングを行ってＡｆ配
線５を形成する。
ことに依ってＡβ膜の選択的エツチングを行ってＡｆ配
線５を形成する。
＋５１−４
引き続き、エンチング・ガスをＳ Ｆ ｂ とするＲＩ
Ｅ法を適用することに依ってＴｉＮ膜４のパターニング
を行って完成する。
Ｅ法を適用することに依ってＴｉＮ膜４のパターニング
を行って完成する。
このようにして形成したＡＩ！配線５は、ＴｉＮ膜４を
介することなく、直に不純物拡散領域２にコンタクトし
ている。また、電極コンタクト・ホール３Ａ内には、そ
の底面には勿論のこと、側面にもＴｉＮ膜４が全く存在
しない。尚、裏打ち膜であるＴｉＮ膜４は他の材料、例
えば、Ｔｉ、ＷＴｉＳｉなどからなる被膜に代替するこ
とができる。
介することなく、直に不純物拡散領域２にコンタクトし
ている。また、電極コンタクト・ホール３Ａ内には、そ
の底面には勿論のこと、側面にもＴｉＮ膜４が全く存在
しない。尚、裏打ち膜であるＴｉＮ膜４は他の材料、例
えば、Ｔｉ、ＷＴｉＳｉなどからなる被膜に代替するこ
とができる。
〔発明の効果］
本発明に依る半導体装置の製造方法に於いては、積層さ
れた配線の裏打ち膜並びに絶縁膜に対して同じパターン
の電極コンタクト・ホールを同時に形成している。
れた配線の裏打ち膜並びに絶縁膜に対して同じパターン
の電極コンタクト・ホールを同時に形成している。
前記構成を採ることに依り、電極コンタクト・ホール内
には裏打ち膜が全（存在せず、従って、配線と下地とは
直にコンタクトし、そのコンタクト抵抗は充分に低く維
持される。また、電極コンタクト・ホールに於けるアス
ペクト比の増加はないから、配線のステップ・カバレー
ジも良好に保持される。更にまた、裏打ち膜は、電気的
なコンタクトには全く無関係となり、従って、要は配線
との密着性が大でありさえすれば良（、導電性の材料で
ある必要もなくなる。
には裏打ち膜が全（存在せず、従って、配線と下地とは
直にコンタクトし、そのコンタクト抵抗は充分に低く維
持される。また、電極コンタクト・ホールに於けるアス
ペクト比の増加はないから、配線のステップ・カバレー
ジも良好に保持される。更にまた、裏打ち膜は、電気的
なコンタクトには全く無関係となり、従って、要は配線
との密着性が大でありさえすれば良（、導電性の材料で
ある必要もなくなる。
第１図は本発明の詳細な説明する為の半導体装置の要部
切断側面図、第２図は第１図に見られる半導体装置の要
部平面図、第３図乃至第５図は本発明一実施例を説明す
る為の工程要所に於ける半導体装置の要部切断側面図、
第６図は従来の技術に依る配線構造を説明する為の半導
体装置の要部切断側面図、第７図は第６図に見られる半
導体装置の要部平面図をそれぞれ表している。 図に於いて、１は半導体基板、２は不純物拡散領域、３
はＰＳＧ膜、４はＴｉＮ膜、５はＡＪ配線をそれぞれ示
している。
切断側面図、第２図は第１図に見られる半導体装置の要
部平面図、第３図乃至第５図は本発明一実施例を説明す
る為の工程要所に於ける半導体装置の要部切断側面図、
第６図は従来の技術に依る配線構造を説明する為の半導
体装置の要部切断側面図、第７図は第６図に見られる半
導体装置の要部平面図をそれぞれ表している。 図に於いて、１は半導体基板、２は不純物拡散領域、３
はＰＳＧ膜、４はＴｉＮ膜、５はＡＪ配線をそれぞれ示
している。
Claims (2)
- （１）配線との電気的接続を必要とする下地の上に絶縁
膜及び該配線の裏打ち膜を順に形成する工程と、 次いで、該配線の裏打ち膜並びに絶縁膜に対して同じパ
ターンの電極コンタクト・ホールを形成する工程と、 次いで、該電極コンタクト・ホール内及び前記配線の裏
打ち膜上に配線となる金属膜を形成する工程と、 次いで、該配線となる金属膜及び該配線の裏打ち膜をパ
ターニングして配線を形成する工程と が含まれてなることを特徴とする半導体装置の製造方法
。 - （２）配線となる金属膜がＡｌであって且つ配線の裏打
ち膜がＴｉＮ、Ｔｉ、Ｗ成いはＴｉＳｉであること を特徴とする請求項（１）記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13911189A JPH036045A (ja) | 1989-06-02 | 1989-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13911189A JPH036045A (ja) | 1989-06-02 | 1989-06-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036045A true JPH036045A (ja) | 1991-01-11 |
Family
ID=15237744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13911189A Pending JPH036045A (ja) | 1989-06-02 | 1989-06-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036045A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137506U (ja) * | 1985-02-18 | 1986-08-26 | ||
| JPS61137503U (ja) * | 1985-02-16 | 1986-08-26 | ||
| JPH05206134A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置とその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371283A (ja) * | 1986-09-12 | 1988-03-31 | 株式会社 バルダン | 曲線に沿う飾縫いのための装置 |
-
1989
- 1989-06-02 JP JP13911189A patent/JPH036045A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371283A (ja) * | 1986-09-12 | 1988-03-31 | 株式会社 バルダン | 曲線に沿う飾縫いのための装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137503U (ja) * | 1985-02-16 | 1986-08-26 | ||
| JPH049284Y2 (ja) * | 1985-02-16 | 1992-03-09 | ||
| JPS61137506U (ja) * | 1985-02-18 | 1986-08-26 | ||
| JPH049287Y2 (ja) * | 1985-02-18 | 1992-03-09 | ||
| JPH05206134A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| US4855252A (en) | Process for making self-aligned contacts | |
| CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| KR20010086369A (ko) | 집적회로 및 그의 제조 방법 | |
| JPH036045A (ja) | 半導体装置の製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JP2001127153A (ja) | 半導体装置およびその製法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| KR100295140B1 (ko) | 반도체소자의금속배선층형성방법 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| KR19980702211A (ko) | 2 층 이상의 금속 배선층을 포함하는 반도체 장치 및 그 제조 방법 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JP2002319620A (ja) | コンタクトホール形成方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| KR19990000069A (ko) | 반도체 소자의 금속콘택 제조방법 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH02265262A (ja) | 半導体集積回路の製造方法 | |
| JPS6395649A (ja) | 半導体装置の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPS61292916A (ja) | コンタクト孔形成法 | |
| JPH04115535A (ja) | 半導体装置及びその製造方法 |