[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0325226Y2 - - Google Patents

Info

Publication number
JPH0325226Y2
JPH0325226Y2 JP1983114737U JP11473783U JPH0325226Y2 JP H0325226 Y2 JPH0325226 Y2 JP H0325226Y2 JP 1983114737 U JP1983114737 U JP 1983114737U JP 11473783 U JP11473783 U JP 11473783U JP H0325226 Y2 JPH0325226 Y2 JP H0325226Y2
Authority
JP
Japan
Prior art keywords
background color
image data
circuit
screen
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983114737U
Other languages
Japanese (ja)
Other versions
JPS6025049U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1983114737U priority Critical patent/JPS6025049U/en
Publication of JPS6025049U publication Critical patent/JPS6025049U/en
Application granted granted Critical
Publication of JPH0325226Y2 publication Critical patent/JPH0325226Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【考案の詳細な説明】 <考案の技術分野> 本考案は、例えば接客部を有する各種取引処理
装置において、前記接客部のCRT(CathodeRay
Tube)に取引操作を進行させる案内情報を表示
する画像表示装置に関する。
[Detailed Description of the Invention] <Technical Field of the Invention> The present invention provides, for example, various transaction processing devices having a customer service section.
The present invention relates to an image display device that displays guidance information for proceeding with a transaction operation on a tube.

<考案の背景> 近年この種の画像表示装置において、CRTの
画面切換を高速化するため、画像データを表示メ
モリへDMA(Direct Memory Access)転送し
て画像を編集する方式が提案されている。ところ
がこの種方式の場合、画像データのDMA転送期
間中、CRTコントローラによる表示メモリのア
クセスが禁止されるため、CRTの表示画面には
無表示の状態が発生する。この無表示状態は、画
面切換時の微小時間において画面のちらつきとな
つて現れるため、利用客にとつて非常に見苦しい
ものとなる。
<Background of the invention> In recent years, in this type of image display device, in order to speed up CRT screen switching, a method has been proposed in which images are edited by transferring image data to a display memory using DMA (Direct Memory Access). However, in the case of this type of system, access to the display memory by the CRT controller is prohibited during the DMA transfer period of image data, so a blank state occurs on the display screen of the CRT. This non-display state appears as flickering on the screen during a short period of time when the screen is switched, making it extremely unsightly for customers.

<考案の目的> 本考案は、画像データのDMA転送期間中は、
ORTに画像データの表示時における地色を背景
色として表示することによつて、画面切換時のち
らつきをなくし、見易い表示画面を実現する画像
表示装置を提供することを目的とする。
<Purpose of the invention> During the DMA transfer period of image data, this invention
An object of the present invention is to provide an image display device that eliminates flickering when switching screens and realizes an easy-to-read display screen by displaying the ground color when displaying image data on an ORT as a background color.

<考案の構成および効果> 上記目的を達成するため、この考案の画像表示
装置では、背景色設定回路と選択回路と制御回路
とを具備させている。
<Configuration and Effects of the Invention> In order to achieve the above object, the image display device of this invention includes a background color setting circuit, a selection circuit, and a control circuit.

前記背景色設定回路はCRTに画像データを表
示するときの地色を背景色として表示させるため
の背景色データを形成する。前記選択回路は表示
メモリからの画像データの入力と背景色設定回路
からの背景色データの入力とを選択してCRTへ
出力する。前記制御回路は前記選択回路の選択動
作を制御する信号を生成して選択回路へ出力す
る。
The background color setting circuit forms background color data for displaying the ground color as a background color when displaying image data on a CRT. The selection circuit selects the image data input from the display memory and the background color data input from the background color setting circuit and outputs the selected data to the CRT. The control circuit generates a signal for controlling the selection operation of the selection circuit and outputs it to the selection circuit.

そして前記制御回路は、第1の画面と第2の画
面とを引き続きCRTに生成する際に、第2の画
面を表示するための画像データを表示メモリへ
DMA転送する期間中は選択回路に対し背景色設
定回路からの背景色データの入力を選択させる信
号を生成して出力し、DMA転送の完了とともに
選択回路に対し表示メモリからの第2の画面を表
示するための画像データの入力を選択させる信号
を生成して出力するものである。
Then, when the first screen and the second screen are successively generated on the CRT, the control circuit transfers image data for displaying the second screen to the display memory.
During the period of DMA transfer, a signal is generated and output that causes the selection circuit to select the input of background color data from the background color setting circuit, and when the DMA transfer is completed, the selection circuit is sent the second screen from the display memory. It generates and outputs a signal that selects the input of image data for display.

本考案によれば、画像データのDMA転送期間
中は、CRTに画像データを表示するときの地色
が背景色として表示されるから、CRTの表示画
面に無表示の状態が発生するのを防止し得る。こ
のため第1の画面と第2の画面とを引き続き
CRTに生成する際に、画面切換時の微小時間に
おいて前記無表示状態に起因する画面のちらつき
が出現しなくなり、従来にない見易い案内画面を
提供できる等、考案目的を達成した実用上の効果
を奏する。
According to the present invention, during the DMA transfer period of image data, the ground color when displaying image data on the CRT is displayed as the background color, thereby preventing the occurrence of a blank state on the CRT display screen. It is possible. Therefore, the first screen and the second screen will continue to be displayed.
When generated on a CRT, the flickering caused by the above-mentioned non-display state no longer appears during the minute time when the screen is switched, and it is possible to provide a guide screen that is easier to see than ever before, achieving practical effects that achieved the purpose of the invention. play.

<実施例の説明> 第1図は本考案にかかる画像表示装置の回路構
成例を示し、図中、メモリ1にはCRT2の表示
画面に映し出すべき文字,数字等より成る画像デ
ータが所定コードをもつて格納してある。この画
像データはDMA制御回路3によりリフレツシユ
メモリ4へDMA転送されて編集される。リフレ
ツシユメモリ4はCPU(Central Processing
Unit)5およびCRTコントローラ6によりアク
セスされ、読み出された画像データはデータ変換
回路7により三原色信号R,G,Bより成るビデ
オ画像データに変換された後、第2のマルチプレ
クサ8を介してビデオコントローラ9へ送られ
る。前記CRTコントローラ6のアドレスバスお
よびCPU5のデータバス、制御バスは第1のマ
ルチプレクサ10を介してリフレツシユメモリ4
に接続してあり、発振回路11が出力するクロツ
クkによりリフレツシユメモリ4へのバスが切り
換えられ、これによりリフレツシユメモリ4のア
クセスが時分割で処理される。
<Description of Embodiments> Fig. 1 shows an example of the circuit configuration of an image display device according to the present invention. It is also stored. This image data is DMA-transferred to the refresh memory 4 by the DMA control circuit 3 and edited. The refresh memory 4 is connected to the CPU (Central Processing
The image data accessed and read out by Unit) 5 and CRT controller 6 is converted into video image data consisting of three primary color signals R, G, and B by data conversion circuit 7, and then sent to video image data via second multiplexer 8. It is sent to the controller 9. The address bus of the CRT controller 6 and the data bus and control bus of the CPU 5 are connected to the refresh memory 4 via the first multiplexer 10.
The bus to the refresh memory 4 is switched by the clock k output from the oscillation circuit 11, and access to the refresh memory 4 is thereby processed in a time-division manner.

第1のマルチプレクサ10は、ナンド回路12
が出力する制御信号iにより動作が制御される。
このナンド回路12には、発振回路11のクロツ
クkと、CPU6が背景色設定回路13を介して
送出する切換信号jとが入力され、DMA転送期
間中は切換信号jが論理「0」、制御信号iが論
理「1」(従つて第1のマルチプレクサ10への
制御入力は論理「0」である)となつて、リフレ
ツシユメモリ4はアクセスされない。一方DMA
転送期間以外は、切換信号jが論理「1」とな
り、従つてクロツクkが制御信号i更には第1の
マルチプレクサ10への制御入力として供給さ
れ、このクロツクkをもつてリフレツシユメモリ
4のアクセスが時分割で実行される。
The first multiplexer 10 includes a NAND circuit 12
The operation is controlled by a control signal i outputted by.
The clock k of the oscillation circuit 11 and the switching signal j sent by the CPU 6 via the background color setting circuit 13 are input to this NAND circuit 12, and during the DMA transfer period, the switching signal j is logic "0" and the control signal is Since the signal i is a logic "1" (the control input to the first multiplexer 10 is therefore a logic "0"), the refresh memory 4 is not accessed. On the other hand, DMA
Outside the transfer period, the switching signal j is at logic "1", so that the clock k is supplied as a control input to the control signal i and also to the first multiplexer 10, with which the refresh memory 4 is accessed. is executed in a time-sharing manner.

前記切換信号jは、第2のマルチプレクサ8に
も送出される。この第2のマルチプレクサ8は、
論理「1」の切換信号jを入力したとき、データ
変換回路7からのビデオ画像データを選択し、ま
た論理「0」の切換信号jを入力したとき、背景
色設定回路13からの背景色データを選択して、
それぞれビデオコントローラ9へ送出する。この
背景色データは、CRT2の表示画面に背景色と
して画像データ表示時における地色を表示するた
めのものであり、ビデオ画像データ同様、三原色
信号R,G,Bより成る。
Said switching signal j is also sent to the second multiplexer 8. This second multiplexer 8 is
When the switching signal j of logic "1" is input, the video image data from the data conversion circuit 7 is selected, and when the switching signal j of logic "0" is input, the background color data from the background color setting circuit 13 is selected. Select
Each is sent to the video controller 9. This background color data is for displaying the ground color when image data is displayed as a background color on the display screen of the CRT 2, and is composed of three primary color signals R, G, and B similarly to the video image data.

しかしてビデオコントローラ9に第1の画面、
ついで第2の画面を引き続き表示するためのビデ
オ画像データを送出する場合において、第2の画
面表示用の画像データをリフレツシユメモリ4に
DMA転送している期間中は、背景色設定回路1
3からの背景色データが第2のマルチプレクサ8
によつて選択されたビデオコントローラ9へ送出
される(第2図1,2のタイミングチヤート参
照)。そしてDMA転送の完了にともなつて、第
2のマルチプレクサ8が切換動作し、第2の画面
表示用のビデオ画像データが選択されてビデオコ
ントローラ9へ送出される。これによりCRT2
には、第2図3に示す如く、第1画面、背景色画
面、第2画面が引き続いて表示され、従来例のよ
うな無表示の状態は全く表示されず、画面切換え
時における画面のちらつきも出現しない。
However, the first screen on the video controller 9,
Next, when transmitting video image data to continue displaying the second screen, the image data for displaying the second screen is stored in the refresh memory 4.
During DMA transfer, background color setting circuit 1
The background color data from 3 is sent to the second multiplexer 8.
(See timing charts in FIGS. 1 and 2). Upon completion of the DMA transfer, the second multiplexer 8 performs a switching operation, and video image data for second screen display is selected and sent to the video controller 9. This allows CRT2
As shown in Fig. 2 and 3, the first screen, the background color screen, and the second screen are displayed one after another, and the blank state as in the conventional example is not displayed at all, and the screen flickers when switching screens. does not appear either.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の一実施例にかかる画像表示装
置の回路構成を示すブロツク図、第2図1〜3は
回路動作を示すタイムチヤートである。 2…CRT、4…リフレツシユメモリ、8…マ
ルチプレクサ、13…背景色設定回路。
FIG. 1 is a block diagram showing the circuit configuration of an image display device according to an embodiment of the present invention, and FIGS. 2 1 to 3 are time charts showing the circuit operation. 2...CRT, 4...refresh memory, 8...multiplexer, 13...background color setting circuit.

Claims (1)

【実用新案登録請求の範囲】 表示メモリへ画像データをDMA転送して編集
すると共に、表示メモリより編集された画像デー
タを読み出してCRTへ画像を表示させる画像表
示装置において、 背景色設定回路と選択回路と制御回路とを有
し、 前記背景色設定回路は、CRTに画像データを
表示するときの地色を背景色として表示させるた
めの背景色データを形成し、 前記選択回路は、前記表示メモリからの画像デ
ータの入力と背景色設定回路からの背景色データ
の入力とを選択してCRTへ出力し、 前記制御回路は、前記選択回路の選択動作を制
御する信号を生成して選択回路へ出力するように
なつており、 前記制御回路は、第1の画面と第2の画面とを
引き続きCRTに生成する際に、第2の画面を表
示するための画像データを表示メモリへDMA転
送する期間中は選択回路に対し背景色設定回路か
らの背景色データの出力を選択させる信号を生成
して出力し、DMA転送の完了とともに選択回路
に対し表示メモリからの第2の画面を表示するた
めの画像データの入力を選択させる信号を生成し
て出力するようにした画像表示装置。
[Claim for Utility Model Registration] In an image display device that DMA transfers image data to a display memory for editing, reads the edited image data from the display memory, and displays the image on a CRT, a background color setting circuit and a selection method are provided. circuit and a control circuit, the background color setting circuit forms background color data for displaying a ground color as a background color when displaying image data on a CRT, and the selection circuit forms background color data for displaying the ground color as a background color when displaying image data on a CRT; The control circuit generates a signal for controlling the selection operation of the selection circuit and sends it to the selection circuit. When the first screen and the second screen are successively generated on the CRT, the control circuit transfers the image data for displaying the second screen to the display memory by DMA. During this period, a signal is generated and output that causes the selection circuit to select the output of background color data from the background color setting circuit, and upon completion of the DMA transfer, the second screen from the display memory is displayed on the selection circuit. An image display device that generates and outputs a signal for selecting input image data.
JP1983114737U 1983-07-22 1983-07-22 image display device Granted JPS6025049U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1983114737U JPS6025049U (en) 1983-07-22 1983-07-22 image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1983114737U JPS6025049U (en) 1983-07-22 1983-07-22 image display device

Publications (2)

Publication Number Publication Date
JPS6025049U JPS6025049U (en) 1985-02-20
JPH0325226Y2 true JPH0325226Y2 (en) 1991-05-31

Family

ID=30265113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1983114737U Granted JPS6025049U (en) 1983-07-22 1983-07-22 image display device

Country Status (1)

Country Link
JP (1) JPS6025049U (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55110369A (en) * 1979-02-16 1980-08-25 Omron Tateisi Electronics Co Transfer method of automatic transaction processor for message to user
JPS583066B2 (en) * 1971-08-12 1983-01-19 ペンウオルト コ−ポレ−シヨン Sentaku no Saiorimono Ni Techiyosarel Ichijijitekiyogoreridatsuseifuyojiyushi

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583066U (en) * 1981-06-29 1983-01-10 日本電気ホームエレクトロニクス株式会社 printed wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583066B2 (en) * 1971-08-12 1983-01-19 ペンウオルト コ−ポレ−シヨン Sentaku no Saiorimono Ni Techiyosarel Ichijijitekiyogoreridatsuseifuyojiyushi
JPS55110369A (en) * 1979-02-16 1980-08-25 Omron Tateisi Electronics Co Transfer method of automatic transaction processor for message to user

Also Published As

Publication number Publication date
JPS6025049U (en) 1985-02-20

Similar Documents

Publication Publication Date Title
JPH0325226Y2 (en)
JP4006482B2 (en) Multi-sync circuit of monitor device
JPH03171087A (en) Image processor
KR100382956B1 (en) Image Processor and Image Display
US5948039A (en) Vehicular navigation display system
JPH0443594B2 (en)
JPH0215425Y2 (en)
JPS58112575A (en) Displaying of plural moving marks on video display screen simultaneously
JPS62113193A (en) Memory circuit
JPS59177588A (en) Animation display unit
JPS5816190B2 (en) CRT display drive system
SU1534454A1 (en) Device for display of polygons on screw of graphic raster video monitor unit
JP2506959B2 (en) Display data processing device
JP2637519B2 (en) Data transfer control device
JPS60237774A (en) Video data transfer system
JPH05197359A (en) Lookup table circuit for display
JPH01266591A (en) Image display device
JPH04360283A (en) Image memory device
JPS63267993A (en) Display control system
JPH0744450A (en) Picture display device
JPH06102857A (en) Frame buffer access device
JPH0614717B2 (en) Video data transfer method
JPS622373A (en) Automate color varying device
JPH02222029A (en) Animation/still picture display device
JPS59105681A (en) Data transfer system between video memories