[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH03245680A - Contour emphasis circuit for television display pattern - Google Patents

Contour emphasis circuit for television display pattern

Info

Publication number
JPH03245680A
JPH03245680A JP4121690A JP4121690A JPH03245680A JP H03245680 A JPH03245680 A JP H03245680A JP 4121690 A JP4121690 A JP 4121690A JP 4121690 A JP4121690 A JP 4121690A JP H03245680 A JPH03245680 A JP H03245680A
Authority
JP
Japan
Prior art keywords
circuit
signal
analog
phase modulation
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4121690A
Other languages
Japanese (ja)
Inventor
Reiichi Kobayashi
玲一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP4121690A priority Critical patent/JPH03245680A/en
Publication of JPH03245680A publication Critical patent/JPH03245680A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To realize the low cost and high performance by applying phase modulation to a clock signal with a differentiating waveform of a luminance signal and converting a digital luminance signal into an analog signal while the signal is expanded or contracted by a ratio of periods of clock signals before and after phase modulation. CONSTITUTION:A digital luminance signal is fed to a differentiating circuit 1 and converted into an analog signal at a next-stage D/A converter circuit 2 and a clock signal of a prescribed period fed from an input terminal I2 is subject to pulse phase modulation by using an analog differentiating signal (E) outputted from the D/A converter circuit 2 at a phase modulation circuit 3 of the next stage. Thus, the phase-modulated clock signal CK' is generated by the phase modulation circuit 3 and fed to a D/A converter circuit 5 together with the clock signal CK before phase modulation. The D/A converter circuit 5 converts the digital luminance signal into an analog luminance signal while the time axis of the digital luminance signal via a delay circuit 4 is expanded or contracted by a ratio of periods of clock signals before and after phase modulation.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、テレビジョン受像機内に設置される表示画面
の輪郭強調回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a circuit for enhancing the outline of a display screen installed in a television receiver.

(従来の技術) テレビジラン受像機では、表示画面の鮮明化を図るため
の輪郭強調が行われる。この輪郭強調方式の一つとして
、陰極線管の電子ビームの走査速度を輝度信号の微分波
形で変調する速度変調方式がある。この速度変調方式の
詳細に関しては、必要に応じて特公昭55−2114号
や特公昭63−992号の明細書などを参照されたい。
(Prior Art) In a TV set, outline enhancement is performed to make the display screen clearer. One of these edge enhancement methods is a speed modulation method in which the scanning speed of an electron beam of a cathode ray tube is modulated by a differential waveform of a luminance signal. For details of this speed modulation method, please refer to the specifications of Japanese Patent Publication No. 55-2114 and Japanese Patent Publication No. 63-992, if necessary.

他の輪郭強調方式としては、ディジタル濾波回路を用い
て輝度信号や色信号の高域を強調する方法がある。この
ディジタル濾波回路による高域強調方式の詳細に関して
は、必要に応じて本出願人の先順に係わる特公平1−3
0347号乃至30350号の明細書などを参照された
い。
Other edge enhancement methods include a method that uses a digital filter circuit to enhance high frequencies of luminance signals and color signals. Regarding the details of this high-frequency emphasis method using a digital filter circuit, please refer to Japanese Patent Publication No. 1-3 concerning the applicant's prior order as necessary.
Please refer to the specifications of Nos. 0347 to 30350.

(発明が解決しようとする課題) 上記従来の速度変調による輪郭強調方式では、高電圧の
偏向系を操作しているため、速度変調用の偏向コイルや
その偏向回路などに大電力、高耐圧の大型、高価な部品
が必要になり、コスト高となる。
(Problems to be Solved by the Invention) In the conventional contour enhancement method using speed modulation described above, a high voltage deflection system is operated. Large and expensive parts are required, resulting in high costs.

これに対して、上記従来のディジタル濾波回路による高
域強調方式は、アナログ・ビデオ信号を一旦ディジタル
信号に変換してY/C分離や雑音除去など各種の画質改
善を行うという技術動向に合致している。しかしながら
、この高域強調方式には、比較的複雑で高価なディジタ
ル濾波回路が必要になるという問題がある。また、ディ
ジタル濾波回路による高域強調方式では、リンギングに
よる特性の劣化が生じやすいという問題もある。
On the other hand, the conventional high-frequency emphasis method using a digital filter circuit described above is in line with the technological trend of converting an analog video signal into a digital signal and performing various image quality improvements such as Y/C separation and noise removal. ing. However, this high-frequency emphasis method has a problem in that it requires a relatively complex and expensive digital filtering circuit. Furthermore, the high-frequency emphasis method using a digital filter circuit has a problem in that characteristics are likely to deteriorate due to ringing.

(課題を解決するための手段) 本発明に係わるテレビジョン表示画面の輪郭強調回路は
、ディジタルあるいはアナログの輝度信号からアナログ
微分信号を作成し、このアナログ微分信号でクロック信
号を位相変調し、ディジタル輝度信号の時間軸を上記位
相変調前後のクロック信号の周期の比率倍伸縮しながら
このディジタル輝度信号をアナログ輝度信号に変換する
手段を備えている。
(Means for Solving the Problems) The contour enhancement circuit for a television display screen according to the present invention creates an analog differential signal from a digital or analog luminance signal, phase-modulates a clock signal with this analog differential signal, and converts the clock signal into a digital signal. Means is provided for converting the digital luminance signal into an analog luminance signal while expanding or contracting the time axis of the luminance signal by a ratio of the period of the clock signal before and after the phase modulation.

すなわち、本発明に係わるテレビジョン表示画面の輪郭
強調回路によれば、従来の速度変調方式と同様の時間軸
の伸縮をディジタル・ビデオ信号処理系内で行うことに
より、これを偏向系内で行う従来技術に比べて低廉化と
高性能化が実現される。
That is, according to the contour enhancement circuit for a television display screen according to the present invention, expansion and contraction of the time axis similar to the conventional speed modulation method is performed within the digital video signal processing system, and this is performed within the deflection system. Compared to conventional technology, lower cost and higher performance can be achieved.

また、本発明に係わるテレビジョン表示画面の輪郭強調
回路は、簡易な構成のディジタル微分回路や位相変調回
路などを主体に構成されるため、比較的複雑な構成のデ
ィジタル濾波回路を主体とする従来回路に比べて低廉化
が実現される。
Furthermore, since the contour enhancement circuit for a television display screen according to the present invention is mainly composed of a digital differentiator circuit, a phase modulation circuit, etc. with a simple configuration, it is different from conventional circuits that are mainly composed of a digital filtering circuit with a relatively complicated configuration. The cost can be reduced compared to circuits.

以下、本発明の作用を実施例と共に詳細に説明する。Hereinafter, the operation of the present invention will be explained in detail together with examples.

(実施例) 第1図は、本発明の一実施例に係わるテレビジョン表示
画面の輪郭強調回路のブロック図であり、I、はディジ
タル輝度信号の入力端子、I、はクロック信号の入力端
子、1はディジタル微分回路、2はD/A変換回路、3
は位相変調回路、4は遅延回路、5はD/A変換回路、
6は低域通過濾波回路、OIは輪郭強調処理済みのアナ
ログ輝度信号の出力端子である。
(Embodiment) FIG. 1 is a block diagram of an edge enhancement circuit for a television display screen according to an embodiment of the present invention, where I is an input terminal for a digital luminance signal, I is an input terminal for a clock signal, 1 is a digital differentiation circuit, 2 is a D/A conversion circuit, 3
is a phase modulation circuit, 4 is a delay circuit, 5 is a D/A conversion circuit,
6 is a low-pass filter circuit, and OI is an output terminal for an analog luminance signal subjected to edge enhancement processing.

第1図のディジタル微分回路1は、第2図に例示するよ
うに、入力信号にlクロック周期分の遅延時間を与えて
出力する遅延器11と、この遅延器11の入力側と出力
側の信号を加算する加算器12とから構成され、入力端
子10から供給されるディジタル輝度信号の微分波形を
出力端子13に出力する。
As illustrated in FIG. 2, the digital differentiation circuit 1 shown in FIG. It is composed of an adder 12 that adds signals, and outputs a differential waveform of a digital luminance signal supplied from an input terminal 10 to an output terminal 13.

第1図のD/A変換回路5は、第3図に示すように、時
間軸伸縮部21と本体部22とから構成されている。前
段の時間軸伸縮部21は、バッツァメモリ21aとメモ
リ制御回路21bとから構成されている。後段の本体部
22は、スイッチと抵抗回路網と演算増幅器群の組合せ
などから成る周知の構成となっている′。
The D/A conversion circuit 5 shown in FIG. 1 is composed of a time axis expansion/contraction section 21 and a main body section 22, as shown in FIG. The time axis expansion/contraction section 21 at the front stage is composed of a batza memory 21a and a memory control circuit 21b. The rear main body section 22 has a well-known configuration consisting of a combination of a switch, a resistor network, and a group of operational amplifiers.

第1図の遅延回路4は、ディジタル輝度信号を微分回路
1で微分し、D/A変換回路2でD/A変換し、このア
ナログ微分信号でクロック信号CKを位相変調するため
の所要時間だけ原ディジタル輝度信号を遅延させてD/
A変換回路5の信号入力端子に供給するためのものであ
る。
The delay circuit 4 shown in FIG. 1 uses a differential circuit 1 to differentiate a digital luminance signal, a D/A converter circuit 2 to perform D/A conversion, and the analog differentiated signal to phase modulate the clock signal CK. D/ by delaying the original digital luminance signal
This is for supplying the signal input terminal of the A conversion circuit 5.

第1図の入力端子■、に供給されるディジタル輝度信号
Yは、輝度信号と搬送色信号とを含むアナログビデオ信
号が所定のクロック周波数、例えば色副搬送波の周波数
の4倍(4fsc)でサンプリングされながらディジタ
ル・ビデオ信号に変換され、このディジタルビデオ信号
がディジタルY/C分離回路においてY/C分離される
ことなどにより作成される。
The digital luminance signal Y supplied to the input terminal ■ in FIG. The video signal is converted into a digital video signal while being processed, and this digital video signal is created by performing Y/C separation in a digital Y/C separation circuit.

第4図に示すように、原アナログ輝度信号を波形(A)
で例示するようなものとし、D/A変換変換子ンプリン
グのための所定周期のクロック信号CKを波形(B)で
例示するようなものとする。
As shown in Figure 4, the original analog luminance signal is shown in waveform (A).
The clock signal CK with a predetermined period for D/A conversion transducer sampling is shown as an example in waveform (B).

この場合、入力端子I+に供給されるディジタル輝度信
号は波形(C)で例示するようなものとなる。ただし、
この波形(C)は、振幅の変化の様子が一目瞭然となる
ように2値信号への変換前の離散的なサンプリングデー
タの形態で表示されている。このディジタル輝度信号が
微分回路1に供給されることにより、波形(D)に示す
ディジタル微分信号が作成される。このディジタル微分
信号が次段のD/A変換回路2でアナログ信号に変換さ
れることにより、波形(B)に示すアナログ微分信号が
作成される。
In this case, the digital luminance signal supplied to the input terminal I+ has a waveform (C). however,
This waveform (C) is displayed in the form of discrete sampling data before conversion into a binary signal so that the change in amplitude can be seen at a glance. By supplying this digital luminance signal to the differentiating circuit 1, a digital differential signal shown in waveform (D) is created. This digital differential signal is converted into an analog signal by the D/A conversion circuit 2 at the next stage, thereby creating an analog differential signal shown in waveform (B).

次段の位相変調回路3では、入力端子I:から供給され
る所定周期のクロック信号CKがD/A変換回路2から
出力されるアナログ微分信号(E)によってパルス位相
変調される。このパルス位相変調はパルス位置変調(P
PM)とも称され、パルス振幅変調(PAM) 、パル
ス幅変調(PWM)と共に最も基本的なパルス変調方式
の一つとして周知のものである。
In the next stage phase modulation circuit 3, the clock signal CK of a predetermined period supplied from the input terminal I: is pulse phase modulated by the analog differential signal (E) outputted from the D/A conversion circuit 2. This pulse phase modulation is pulse position modulation (P
It is also known as pulse modulation (PM) and is well known as one of the most basic pulse modulation methods, along with pulse amplitude modulation (PAM) and pulse width modulation (PWM).

波形(E)に示す変調信号の極性が正の場合にはその振
幅に比例して被変調信号(B)の位相が進み、変調信号
の極性が負の場合にはその振幅の絶対値に比例して被変
調信号(B)の位相が遅れるものとする。この場合、変
調後のクロック信号CK”の間隔は、変調信号(B)の
負から正への変化領域で最も密となり、ゼロから負への
変化領域と正からゼロへの変化領域で最も粗となる。従
って、波形(F)に示すように位相変調されたクロック
信号CK’が位相変調回路3で作成され、位相変調前の
クロック信号CKと共にD/A変換回路5に供給される
When the polarity of the modulating signal shown in waveform (E) is positive, the phase of the modulated signal (B) advances in proportion to its amplitude, and when the polarity of the modulating signal is negative, it advances in proportion to the absolute value of its amplitude. Assume that the phase of the modulated signal (B) is delayed. In this case, the interval between the modulated clock signals CK'' is densest in the negative-to-positive change region of the modulated signal (B), and coarsest in the zero-to-negative change region and positive to zero change region. Therefore, as shown in waveform (F), a phase modulated clock signal CK' is generated by the phase modulation circuit 3, and is supplied to the D/A conversion circuit 5 together with the clock signal CK before phase modulation.

第3図に示す構成のD/A変換回路5は、遅延回路4を
経たディジタル輝度信号の時間軸を位相変調前後のクロ
ック信号の周期の比率分伸縮しつつアナログ輝度信号に
変換する。
The D/A conversion circuit 5 having the configuration shown in FIG. 3 converts the digital luminance signal that has passed through the delay circuit 4 into an analog luminance signal while expanding or contracting the time axis by the ratio of the clock signal period before and after phase modulation.

すなわち、時間軸伸縮部21内のメモリ制御回路21b
は、前段の遅延回路4を経て入力端子5aに供給される
ディジタル輝度信号を位相変調前のクロック信号CKに
同期してバッファメモリ21a内に書込むと共に、この
書込んだディジタル輝度信号を位相変調後のクロック信
号CK’ に同期してバッファメモリ21aから読出し
て本体部22に渡すことにより時間軸の伸縮を行う、す
なわち、第4図の波形(C,)を参照すれば明らかなよ
うに、点線で示す輝度信号の原波形の中心部分について
は時間軸が縮小されると共にその周辺部分については時
間軸が伸張されることにより輪郭強調を受けた実線で示
すアナログ輝度信号がD/A変換回路5から出力される
That is, the memory control circuit 21b in the time axis expansion/contraction unit 21
writes the digital luminance signal supplied to the input terminal 5a via the delay circuit 4 in the previous stage into the buffer memory 21a in synchronization with the clock signal CK before phase modulation, and also subjects the written digital luminance signal to phase modulation. The time axis is expanded or contracted by reading it out from the buffer memory 21a and passing it to the main unit 22 in synchronization with the later clock signal CK', that is, as is clear from the waveform (C,) in FIG. The time axis of the central part of the original waveform of the luminance signal shown by the dotted line is reduced, and the time axis of the surrounding parts is expanded, so that the analog luminance signal shown by the solid line is processed by the D/A conversion circuit. Output from 5.

このD/A変換回路5から出力される輪郭強調済みのア
ナログ輝度信号は、低域通過濾波回路6を経て出力端子
0.に出力される。この低域通過濾波回路6は、ディジ
タル微分回路1やD/A変換回路5で発生する高調波成
分を除去するためのものである。
The edge-enhanced analog luminance signal output from the D/A conversion circuit 5 passes through a low-pass filter circuit 6 to an output terminal 0. is output to. This low-pass filter circuit 6 is for removing harmonic components generated in the digital differentiation circuit 1 and the D/A conversion circuit 5.

このように、輝度信号の輪郭の出現を示す微分信号によ
って輝度信号の時間軸が伸縮され、その輪郭強調が行わ
れる。
In this way, the time axis of the luminance signal is expanded or contracted by the differential signal indicating the appearance of the contour of the luminance signal, and the contour is emphasized.

第5図は、本発明の他の実施例に係わるテレビジ目ン表
示画面の輪郭強調回路の構成を示すブロック図であり、
■、はディジタル輝度信号の入力端子、I4はクロック
信号の入力端子、31はD/A変換回路、32はアナロ
グ微分回路、33は位相変調回路、34遅延回路、35
はD/A変換回路、36は低域通過濾波回路、0.はア
ナログ輝度信号の出力端子である。
FIG. 5 is a block diagram showing the configuration of an outline enhancement circuit for a television eye display screen according to another embodiment of the present invention;
3 is an input terminal for a digital luminance signal, I4 is an input terminal for a clock signal, 31 is a D/A conversion circuit, 32 is an analog differentiation circuit, 33 is a phase modulation circuit, 34 is a delay circuit, 35
is a D/A conversion circuit, 36 is a low-pass filter circuit, 0. is an output terminal for an analog luminance signal.

入力端子I、に供給されるディジタル輝度信号は、D/
A変換回路31でアナログ輝度信号に変換されたのち、
後段のアナログ微分回路で微分される。入力端子I4に
供給されるクロック信号CKは、位相変調回路33でア
ナログ微分信号によって位相変調されたクロック信号C
K’ となり、位相変調前のクロック信号CKと共にD
/A変換回路35に供給される。
The digital luminance signal supplied to input terminal I is D/
After being converted into an analog luminance signal by the A conversion circuit 31,
It is differentiated by the analog differentiator circuit in the subsequent stage. The clock signal CK supplied to the input terminal I4 is a clock signal C whose phase is modulated by an analog differential signal in the phase modulation circuit 33.
K' and D together with the clock signal CK before phase modulation.
/A conversion circuit 35.

D/A変換回路35は、第3図のD/A変換回路5と同
様に、本体部の前段に時間軸の伸縮部が設置されており
、遅延回路34を経たディジタル輝度信号の時間軸を位
相変調前後のクロック信号の周期の比率分伸縮しながら
アナログ輝度信号に変換する0時間軸の伸縮を受けなか
らD/A変換されたアナログ輝度信号は低域通過濾波回
路36を介して出力端子0.に出力される。
The D/A conversion circuit 35, like the D/A conversion circuit 5 in FIG. The analog luminance signal is converted into an analog luminance signal while being expanded or contracted by the ratio of the period of the clock signal before and after phase modulation.The analog luminance signal that has been D/A converted without being expanded or compressed on the time axis is sent to the output terminal via the low-pass filter circuit 36. 0. is output to.

このように、第5図の輪郭強調回路は、第1図の輪郭強
調回路の微分とD/A変換の処理順序を入れ換えたもの
に該当し、これに伴い微分回路をディジタル回路で構成
するかアナログ回路で構成するかの差異が生じている。
In this way, the contour emphasizing circuit shown in FIG. 5 corresponds to the contour emphasizing circuit shown in FIG. 1 in which the processing order of differentiation and D/A conversion is switched, and accordingly, the differentiating circuit may be configured with a digital circuit. There is a difference in whether it is constructed using analog circuits.

第6図は、本発明のさらに他の実施例に係わるテレビジ
ョン表示画面の輪郭強調回路を一部として含むディジタ
ル画質改善処理装置の構成を示すブロック図である。
FIG. 6 is a block diagram showing the configuration of a digital image quality improvement processing device including as part of a television display screen edge enhancement circuit according to still another embodiment of the present invention.

第6図において、INはアナログビデオ信号の入力端子
、51はA/D変換回路、52はタイミング発生回路、
53はクロック発生回路、54はY/C分離回路、55
a、55bは画質改善回路、56a、56bはD/A変
換回路、57は遅延回路、58はディジタル微分回路、
59はD/A変換回路、60は位相変調回路である。
In FIG. 6, IN is an analog video signal input terminal, 51 is an A/D conversion circuit, 52 is a timing generation circuit,
53 is a clock generation circuit, 54 is a Y/C separation circuit, 55
a, 55b are image quality improvement circuits, 56a, 56b are D/A conversion circuits, 57 is a delay circuit, 58 is a digital differentiation circuit,
59 is a D/A conversion circuit, and 60 is a phase modulation circuit.

テレビジョン受像機の映像検波回路やビデオテープレコ
ーダの再生回路などから入力端子INにアナログ・ビデ
オ信号が供給される。このアナログ・ビデオ信号はA/
D変換回路51に供給されてディジタル・ビデオ信号に
変換されると共に、タイミング発生回路52とクロック
発生回路53にも供給され、これに含まれる各種の同期
信号に基づき上記D/A変換などに必要なタイミング信
号とクロック信号が発生される。
An analog video signal is supplied to the input terminal IN from a video detection circuit of a television receiver, a reproduction circuit of a video tape recorder, or the like. This analog video signal is A/
It is supplied to the D conversion circuit 51 and converted into a digital video signal, and is also supplied to the timing generation circuit 52 and the clock generation circuit 53, and is necessary for the above-mentioned D/A conversion etc. based on the various synchronization signals included therein. timing and clock signals are generated.

A/D変換回路51から出力されるディジタル・ビデオ
信号は、後段のY/C分離回路54において輝度信号Y
と搬送色信号Cとに分離され、対応の画質改善回路55
aと55bに供給される。
The digital video signal output from the A/D conversion circuit 51 is converted into a luminance signal Y in a subsequent Y/C separation circuit 54.
and the carrier color signal C, and the corresponding image quality improvement circuit 55
a and 55b.

これら画質改善回路では、ライン間相関やフレー・ム間
相関などを利用した雑音除去、走査線補間による順次走
査変換、フレア補正など各種の画質改善処理が行われる
0画質改善処理済みのディジタル輝度信号とディジタル
搬送色信号は、後段のD/A変換回路56aにおいてア
ナログ輝度信号とアナログ搬送色信号とに変換され、出
力端子oyとOCとに出力される。
These image quality improvement circuits perform various image quality improvement processes such as noise removal using line-to-line correlation and frame-to-frame correlation, progressive scan conversion using scanning line interpolation, and flare correction. and the digital carrier color signal are converted into an analog luminance signal and an analog carrier color signal in the subsequent D/A conversion circuit 56a, and outputted to output terminals oy and OC.

一方、Y/C分離回路54から出力されるディジタル輝
度信号は、遅延回路57を経てディジタル微分回路58
に供給される。このディジタル微分回路58の出力は、
D/A変換回路59でアナログ微分信号に変換され、位
相変調回路60に供給される。位相変調回路60では、
クロック発生回路53から供給されるクロック信号CK
がD/A変換回路59から供給されるアナログ微分信号
によって位相変調され、クロック信号GK’ となって
D/A変換回路56aに供給される。
On the other hand, the digital luminance signal output from the Y/C separation circuit 54 passes through a delay circuit 57 and is then sent to a digital differentiation circuit 58.
is supplied to The output of this digital differentiation circuit 58 is
It is converted into an analog differential signal by the D/A conversion circuit 59 and supplied to the phase modulation circuit 60. In the phase modulation circuit 60,
Clock signal CK supplied from clock generation circuit 53
is phase-modulated by the analog differential signal supplied from the D/A conversion circuit 59, and is supplied as a clock signal GK' to the D/A conversion circuit 56a.

このD/A変換回WR56aは、第3図に示すD/A変
換回路5と同様に、本体部の前段に時間軸伸縮部を備え
ている0画質改善回路55 aから出力されるディジタ
ル輝度信号は、D/A変換回路56aにおいて、位相変
調前のクロック信号CKと位相変調後のクロック信号C
K’ の周期の比率分伸縮されながらアナログ輝度信号
に変換され、。
This D/A conversion circuit WR56a is a digital luminance signal outputted from an image quality improvement circuit 55a which is provided with a time axis expansion/contraction section at the front stage of the main body section, similar to the D/A conversion circuit 5 shown in FIG. is a clock signal CK before phase modulation and a clock signal C after phase modulation in the D/A conversion circuit 56a.
It is converted into an analog luminance signal while being expanded or contracted by the ratio of the period of K'.

低域通過濾波回路61を経て出力端子oyに供給される
The signal is supplied to the output terminal oy via the low-pass filter circuit 61.

一方、画質改善回路55bから構成される装置ジタル搬
送色信号は、クロック信号CKに同期してアナログ搬送
色信号に変換され、出力端子Ocに供給される。
On the other hand, the device digital carrier color signal constituted by the image quality improvement circuit 55b is converted into an analog carrier color signal in synchronization with the clock signal CK, and is supplied to the output terminal Oc.

遅延回路57は、画質改善回路55a、55bにおける
遅延時間と、ディジタル微分回路58、D/A変換回路
59及び位相変調回路60における遅延時間の差を補償
するためのものである。
The delay circuit 57 is for compensating the difference between the delay times in the image quality improvement circuits 55a and 55b and the delay times in the digital differentiation circuit 58, the D/A conversion circuit 59, and the phase modulation circuit 60.

第7図は、本発明の他の実施例に係わるテレビジョン表
示画面の輪郭強調回路の構成を示すブロック図であり、
■、はアナログ輝度信号の入力端子、71は遅延回路、
72はアナログ微分回路、73は位相変調回路、74は
A/D変換回路、75はD/A変換回路、76は低域通
過濾波回路、77はクロック発生回路、03はアナログ
輝度信号の出力端子である。
FIG. 7 is a block diagram showing the configuration of an outline enhancement circuit for a television display screen according to another embodiment of the present invention;
■, is an analog luminance signal input terminal, 71 is a delay circuit,
72 is an analog differentiation circuit, 73 is a phase modulation circuit, 74 is an A/D conversion circuit, 75 is a D/A conversion circuit, 76 is a low-pass filter circuit, 77 is a clock generation circuit, 03 is an analog luminance signal output terminal It is.

入力端子■、に供給されるアナログ輝度信号Yは、D/
A変換回路74とクロック発生回路77に供給されると
共に、遅延回路71を経てアナログ微分回路72にも供
給される。A/D変換回路74に供給されたアナログ輝
度信号は、クロック発生回路77から供給される所定周
期のクロック信号CKに同期してサンプリングされなか
らディジタル輝度信号に変換され、後段のD/A変換回
路75に供給される。位相変調回路73では、クロック
発生回路77から供給されるクロック信号CKがアナロ
グ微分回路72から供給されるアナログ輝度信号の微分
信号によって位相変調され、クロック信号CK’ とな
ってD/A変換回路75に供給される。
The analog luminance signal Y supplied to the input terminals D/
The signal is supplied to the A conversion circuit 74 and the clock generation circuit 77, and is also supplied to the analog differentiation circuit 72 via the delay circuit 71. The analog luminance signal supplied to the A/D conversion circuit 74 is sampled in synchronization with the clock signal CK of a predetermined period supplied from the clock generation circuit 77, and then converted into a digital luminance signal, which is then subjected to D/A conversion at the subsequent stage. The signal is supplied to circuit 75. In the phase modulation circuit 73, the clock signal CK supplied from the clock generation circuit 77 is phase-modulated by the differential signal of the analog luminance signal supplied from the analog differentiation circuit 72, and becomes a clock signal CK', which is sent to the D/A conversion circuit 75. is supplied to

D/A変換回路75は、第3図に示すD/A変換回路5
と同様に、本体部の前段に時間軸伸縮部を備えている。
The D/A conversion circuit 75 is the D/A conversion circuit 5 shown in FIG.
Similarly, a time axis expansion/contraction section is provided at the front stage of the main body section.

A/D変換回路74から出力されるディジタル輝度信号
は、D/A変換回路75において、位相変調前のクロッ
ク信号CKと位相変調後のクロック信号CK’ の周期
の比率分伸縮されながらアナログ輝度信号に変換され、
低域通過濾波回路76を経て出力端子03に供給される
The digital luminance signal output from the A/D conversion circuit 74 is expanded or compressed by the ratio of the period of the clock signal CK before phase modulation and the clock signal CK' after phase modulation in the D/A conversion circuit 75, and is converted into an analog brightness signal. converted to
The signal is supplied to the output terminal 03 via the low-pass filter circuit 76.

(発明の効果) 以上詳細に説明したように、本発明の輪郭強調回路は、
輝度信号の微分波形でクロック信号を位相変調し、位相
変調前後のクロック信号の周期の比率だけ伸縮しなから
ディジタル輝度信号をアナログ信号に変換することによ
り、従来の速度変調方式と同様の時間軸の伸縮をディジ
タル・ビデオ信号処理系内で行う構成であるから、これ
を偏向系内で行う従来回路に比べて大幅な低廉化と高性
能化が実現される。
(Effects of the Invention) As explained in detail above, the contour enhancement circuit of the present invention has the following features:
By phase modulating the clock signal with the differential waveform of the luminance signal, expanding or contracting it by the ratio of the clock signal period before and after phase modulation, and then converting the digital luminance signal into an analog signal, the time axis is the same as that of the conventional speed modulation method. Since the structure is such that the expansion/contraction is performed within the digital video signal processing system, a significant reduction in cost and higher performance can be achieved compared to conventional circuits in which this is performed within the deflection system.

また、本発明の輪郭強調回路は、簡易な構成の微分回路
や位相変調回路などを主体に構成されるため、比較的複
雑な構成のディジタル濾波回路による従来技術に比べて
低廉化が実現される。
Furthermore, since the contour enhancement circuit of the present invention is mainly composed of a differential circuit, a phase modulation circuit, etc. with a simple configuration, the cost can be reduced compared to the conventional technology using a digital filter circuit with a relatively complicated configuration. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係わるテレビジョンの輪郭
強調回路の構成を示すブロック図、第2図は第1図のデ
ィジタル微分回路1の構成を例示するブロック図、第3
図は第1図のD/A変換回路の構成を例示するブロック
図、第4図は第1図の回路の動作を説明するための波形
図、第5図は明の更に他の実施例に係わるテレビジョン
の輪郭強調回路を一部として含む画質改善回路の構成を
例示するブロック図である。 1、、I3 ・・・ディジタル輝度信号の入力端子、l
χr  I4  ・・・クロック信号の入力端子、IN
・・・アナログビデオ信号の入力端子、1゜58・・・
ディジタル微分回路、2,31.59・・・D/A変換
回路、32・・・アナログ微分回路、3.33.60・
・・位相変調回路、5゜35.65a・・・輝度信号の
D/A変換回路、21・・・D/A変換器5の時間軸伸
縮部、21a・・・パフファメモリ、21b・・・メモ
リ制御回路、22・・・D/A変換器5の本体部、01
10z、Oy・・・輪郭強調を受けたアナログ輝度信号
の出力端子。
FIG. 1 is a block diagram illustrating the configuration of an edge enhancement circuit for a television according to an embodiment of the present invention, FIG. 2 is a block diagram illustrating the configuration of the digital differentiation circuit 1 of FIG. 1, and FIG.
The figure is a block diagram illustrating the configuration of the D/A conversion circuit in Figure 1, Figure 4 is a waveform diagram to explain the operation of the circuit in Figure 1, and Figure 5 is a diagram showing still another embodiment of the invention. FIG. 2 is a block diagram illustrating the configuration of an image quality improvement circuit that includes a related television edge enhancement circuit as a part. 1,, I3...Input terminal for digital luminance signal, l
χr I4...Clock signal input terminal, IN
...Analog video signal input terminal, 1°58...
Digital differentiation circuit, 2, 31.59... D/A conversion circuit, 32... Analog differentiation circuit, 3.33.60.
. . . Phase modulation circuit, 5° 35.65a . . . Luminance signal D/A conversion circuit, 21 . Control circuit, 22... Main body of D/A converter 5, 01
10z, Oy... Output terminals for analog luminance signals subjected to contour enhancement.

Claims (3)

【特許請求の範囲】[Claims] (1)所定周期のクロック信号に同期して配列されたデ
ィジタル輝度信号を微分するディジタル微分回路と、 このディジタル微分回路の出力をアナログ信号に変換す
るD/A変換回路と、 このD/A変換回路の出力で前記クロック信号を位相変
調するクロック位相変調回路と、 前記ディジタル輝度信号の時間軸を前記位相変調前のク
ロック信号の周期に対する位相変調後のクロック信号の
周期の比率倍伸縮しながらこのディジタル輝度信号をア
ナログ輝度信号に変換するD/A変換回路とを備えたこ
とを特徴とするテレビジョン表示画面の輪郭強調回路。
(1) A digital differentiation circuit that differentiates digital luminance signals arranged in synchronization with a clock signal of a predetermined period, a D/A conversion circuit that converts the output of this digital differentiation circuit into an analog signal, and this D/A conversion a clock phase modulation circuit that phase-modulates the clock signal with an output of the circuit; 1. An edge enhancement circuit for a television display screen, comprising: a D/A conversion circuit that converts a digital luminance signal into an analog luminance signal.
(2)所定周期のクロック信号に同期して配列されたデ
ィジタル輝度信号をアナログ輝度信号に変換するD/A
変換回路と、 このD/A変換回路の出力を微分するアナログ微分回路
と、 このアナログ微分回路の出力で前記クロック信号を位相
変調するクロック位相変調回路と、前記ディジタル輝度
信号の時間軸を前記位相変調前のクロック信号の周期に
対する位相変調後のクロック信号の周期の比率倍伸縮し
ながらこのディジタル輝度信号をアナログ輝度信号に変
換するD/A変換回路とを備えたことを特徴とするテレ
ビジョン表示画面の輪郭強調回路。
(2) D/A that converts digital luminance signals arranged in synchronization with a clock signal of a predetermined period into analog luminance signals
a conversion circuit; an analog differentiation circuit that differentiates the output of the D/A conversion circuit; a clock phase modulation circuit that modulates the phase of the clock signal with the output of the analog differentiation circuit; A television display characterized by comprising: a D/A conversion circuit that converts this digital luminance signal into an analog luminance signal while expanding or contracting the ratio of the period of a clock signal after phase modulation to the period of the clock signal before modulation. Screen contour enhancement circuit.
(3)アナログ輝度信号を微分するアナログ微分回路と
、 このアナログ微分回路の出力で所定周期のクロック信号
を位相変調するクロック位相変調回路と、前記クロック
信号に同期して前記アナログ輝度信号をディジタル輝度
信号に変換するA/D変換回路と、 このA/D変換回路から出力されるディジタル輝度信号
の時間軸を前記位相変調前のクロック信号の周期に対す
る位相変調後のクロック信号の周期の比率倍伸縮しなが
らこのディジタル輝度信号をアナログ輝度信号に変換す
るD/A変換回路とを備えたことを特徴とするテレビジ
ョン表示画面の輪郭強調回路。
(3) an analog differentiation circuit that differentiates an analog luminance signal; a clock phase modulation circuit that modulates the phase of a clock signal of a predetermined period with the output of the analog differentiation circuit; an A/D conversion circuit that converts the digital luminance signal into a signal, and an A/D conversion circuit that expands or contracts the time axis of the digital luminance signal output from the A/D conversion circuit by a ratio of the period of the clock signal after the phase modulation to the period of the clock signal before the phase modulation. and a D/A conversion circuit for converting the digital luminance signal into an analog luminance signal.
JP4121690A 1990-02-23 1990-02-23 Contour emphasis circuit for television display pattern Pending JPH03245680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4121690A JPH03245680A (en) 1990-02-23 1990-02-23 Contour emphasis circuit for television display pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4121690A JPH03245680A (en) 1990-02-23 1990-02-23 Contour emphasis circuit for television display pattern

Publications (1)

Publication Number Publication Date
JPH03245680A true JPH03245680A (en) 1991-11-01

Family

ID=12602205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4121690A Pending JPH03245680A (en) 1990-02-23 1990-02-23 Contour emphasis circuit for television display pattern

Country Status (1)

Country Link
JP (1) JPH03245680A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453076B1 (en) * 1998-01-30 2002-09-17 Sony Corporation Edge enhancement circuit
JP2006217385A (en) * 2005-02-04 2006-08-17 Sharp Corp Television image processor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133078A (en) * 1984-07-26 1986-02-15 Toshiba Corp Contour correction circuit
JPS6346881A (en) * 1986-08-14 1988-02-27 Toshiba Corp Digital outline correcting circuit
JPS6363285A (en) * 1986-09-04 1988-03-19 Victor Co Of Japan Ltd Video signal processing circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133078A (en) * 1984-07-26 1986-02-15 Toshiba Corp Contour correction circuit
JPS6346881A (en) * 1986-08-14 1988-02-27 Toshiba Corp Digital outline correcting circuit
JPS6363285A (en) * 1986-09-04 1988-03-19 Victor Co Of Japan Ltd Video signal processing circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453076B1 (en) * 1998-01-30 2002-09-17 Sony Corporation Edge enhancement circuit
JP2006217385A (en) * 2005-02-04 2006-08-17 Sharp Corp Television image processor
JP4526405B2 (en) * 2005-02-04 2010-08-18 シャープ株式会社 TV image processing device

Similar Documents

Publication Publication Date Title
JPS63157572A (en) Video signal edge emphasizing and processing device
KR930009880B1 (en) Motion signal detecting circuit
JPH03245680A (en) Contour emphasis circuit for television display pattern
JPH10200789A (en) Contour correction method and circuit executing it
JPH03245691A (en) Contour emphasis circuit for display screen
JPH03245681A (en) Contour emphasis circuit for television display pattern
JPS6133078A (en) Contour correction circuit
JPH03245692A (en) Contour emphasis circuit for television display screen
JPS6346881A (en) Digital outline correcting circuit
JP3077154B2 (en) Enhancer circuit
JP2928887B2 (en) Image signal processing device
JPH08275185A (en) Contour correction circuit
JP2928886B2 (en) Image signal processing device
JPH07170461A (en) Image pickup device
JP2600256B2 (en) Memory device
JP2940264B2 (en) Television receiver
JP2000341557A (en) Contour correcting circuit
JPS63283386A (en) Video equipment
JPH0219073A (en) Video signal processor
JPH07162895A (en) Carrier wave generator for band transformation of chrominance signal
JPS62189894A (en) Multiplexing and reproducing circuit for carrier wave signal
JPH06326885A (en) Scanning speed modulation circuit for television receiver
JPH04159868A (en) White clipping circuit
JPS61284190A (en) Enhancer for color video signal
JPH04372771A (en) Emphasis correcting circuit