JPH03211619A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH03211619A JPH03211619A JP2007959A JP795990A JPH03211619A JP H03211619 A JPH03211619 A JP H03211619A JP 2007959 A JP2007959 A JP 2007959A JP 795990 A JP795990 A JP 795990A JP H03211619 A JPH03211619 A JP H03211619A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage means
- stored
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 230000002159 abnormal effect Effects 0.000 abstract description 11
- 238000006467 substitution reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、読み出し専用のメモリに記憶されているデー
タの替りに、別のメモリに記憶されたブタをロードして
該データに応じた動作を実行するデータ処理装置に関し
、特に上記別のメモリの記憶異常を検知するデータ処理
装置に関する。
タの替りに、別のメモリに記憶されたブタをロードして
該データに応じた動作を実行するデータ処理装置に関し
、特に上記別のメモリの記憶異常を検知するデータ処理
装置に関する。
従来のデータ処理装置では、メモリに書き込まれたデー
タ（プログラム）が正常に記憶されているかどうかを検
査するのに、サムチェック（ＳＵＳｃｈｅｃｋ ）を行
い、その結果に応じてメモリ内のプログラムが正常に記
憶されているが、異常に記憶されているか判断して、上
記メモリ内の異常プログラムによる装置の誤動作を防止
していた。
タ（プログラム）が正常に記憶されているかどうかを検
査するのに、サムチェック（ＳＵＳｃｈｅｃｋ ）を行
い、その結果に応じてメモリ内のプログラムが正常に記
憶されているが、異常に記憶されているか判断して、上
記メモリ内の異常プログラムによる装置の誤動作を防止
していた。
ところが、データ処理装置では、データ読み出し専用の
メモリ（ＲＯＭ）に記憶されているデータの替りとなる
プログラムを代替えのメモリ（フラッシュメモリ）に記
憶させておき、上記替りとなるデータに応じた動作を実
行するので、上記装置が例えばシステムアップしたとき
のバージョンを示すデータをパスワードとして上ｘｃ！
ＲＯＭ及びフラッシュメモリ内に記憶させておかなけれ
ばならず、このパスワードが一致しなければいくらフラ
ッシュメモリに書き換えたデータが正常に記憶されてい
ても、上記データをＲＯＭに記憶されているプログラム
の替りとすることはできない。従って、サムチェックを
行うだけでは、フラッシュメモリ内のデータが正常に記
憶されているかどうか判らないという問題点があった。
メモリ（ＲＯＭ）に記憶されているデータの替りとなる
プログラムを代替えのメモリ（フラッシュメモリ）に記
憶させておき、上記替りとなるデータに応じた動作を実
行するので、上記装置が例えばシステムアップしたとき
のバージョンを示すデータをパスワードとして上ｘｃ！
ＲＯＭ及びフラッシュメモリ内に記憶させておかなけれ
ばならず、このパスワードが一致しなければいくらフラ
ッシュメモリに書き換えたデータが正常に記憶されてい
ても、上記データをＲＯＭに記憶されているプログラム
の替りとすることはできない。従って、サムチェックを
行うだけでは、フラッシュメモリ内のデータが正常に記
憶されているかどうか判らないという問題点があった。
本発明は、上記問題点に鑑みなされたもので、サムチェ
ックとサムチェック以外のデータの検知手段を用いて、
代替えのメモリに書き換えられたデータが正常に記憶さ
れていることを正確に検知することができるデータ処理
装置を提供することを課題とする。
ックとサムチェック以外のデータの検知手段を用いて、
代替えのメモリに書き換えられたデータが正常に記憶さ
れていることを正確に検知することができるデータ処理
装置を提供することを課題とする。
本発明では、所定パスワードのデータと各フェーズ（デ
ータの区切り）に対応するアドレスデータと該アドレス
データに該当するデータとを記憶するＲＯＭなどのデー
タ読み出し専用の第１の記憶手段と、前記所定パスワー
ドのデータと前記フエースに対応するアドレスデータと
該アドレスデータに該当し前記第１の記憶手段に記憶さ
れているデータに替るデータとを記憶するフラッシュメ
モリなどの読み書き可能な第２の記憶手段とを有し、動
作時に用いるデータが記憶されている前記記憶手段を選
択し、該選択した記憶手段からアドレスデータに該当し
た所望のデータをロードして該データに応じた動作を実
行するデータ処理装置において、前記第１の記憶手段と
第２の記憶手段のパスワードの一致を検知するパスワー
ド検知手段と、前記第２の記憶手段に記憶されているデ
ータのサムチェックを行うサムチェック手段と、前記第
２の記憶手段に記憶されているデータの記憶状態を検知
する状態検知手段と、前記検知に応じて前記第２の記憶
手段の記憶異常を判断する判断手段とからなるＣＰＵな
どを具える。
ータの区切り）に対応するアドレスデータと該アドレス
データに該当するデータとを記憶するＲＯＭなどのデー
タ読み出し専用の第１の記憶手段と、前記所定パスワー
ドのデータと前記フエースに対応するアドレスデータと
該アドレスデータに該当し前記第１の記憶手段に記憶さ
れているデータに替るデータとを記憶するフラッシュメ
モリなどの読み書き可能な第２の記憶手段とを有し、動
作時に用いるデータが記憶されている前記記憶手段を選
択し、該選択した記憶手段からアドレスデータに該当し
た所望のデータをロードして該データに応じた動作を実
行するデータ処理装置において、前記第１の記憶手段と
第２の記憶手段のパスワードの一致を検知するパスワー
ド検知手段と、前記第２の記憶手段に記憶されているデ
ータのサムチェックを行うサムチェック手段と、前記第
２の記憶手段に記憶されているデータの記憶状態を検知
する状態検知手段と、前記検知に応じて前記第２の記憶
手段の記憶異常を判断する判断手段とからなるＣＰＵな
どを具える。
書き換えられたデータからパスワードの一致、サムチェ
ック及びデータの記憶状態、例えば最終バイトがイレー
ズ状態かゼロクリア状態かを検知し、パスワードが一致
し、サムチェックの結果最終バイトが所定値（例えば°
ＯＯ”）でデータの記憶状態がゼロクリア状態の場合に
は、判断手段が正常記憶と判断する。
ック及びデータの記憶状態、例えば最終バイトがイレー
ズ状態かゼロクリア状態かを検知し、パスワードが一致
し、サムチェックの結果最終バイトが所定値（例えば°
ＯＯ”）でデータの記憶状態がゼロクリア状態の場合に
は、判断手段が正常記憶と判断する。
従って、上記各検知結果に基づき代替えの第２の記憶手
段に書き換えたデータの異常記憶を正確に検知すること
ができ、該第２の記憶手段に記憶されたデータをロード
して該当した動作を実行しても異常プログラムによる装
置の誤動作は起こらない。
段に書き換えたデータの異常記憶を正確に検知すること
ができ、該第２の記憶手段に記憶されたデータをロード
して該当した動作を実行しても異常プログラムによる装
置の誤動作は起こらない。
本発明の実施例を第１図乃至第３図の図面に基づき詳細
に説明する。
に説明する。
第１図は、本発明に係るデータ処理装置の概略構成を示
すブロック図である。図において、中央処理装置（ＭＰ
Ｕ）１０は、ホストコンピュータ２０の指示に応じてＲ
ＯＭＩ １及びＦＬＡＳＨメモリ１２内の所定の記憶領
域に記憶されたデータ（プログラム）をロードし、上記
プログラムに応じた動作を実行させていると共に、上記
ＦＬＡＳＨメモリ１２内の所定の記憶領域に上記ホスト
コンピュータ２０から人力する所望のプログラムを書き
込む書き込み制御、上記書き込まれたプログラムの記憶
異常の検知などの制御を行っている。
すブロック図である。図において、中央処理装置（ＭＰ
Ｕ）１０は、ホストコンピュータ２０の指示に応じてＲ
ＯＭＩ １及びＦＬＡＳＨメモリ１２内の所定の記憶領
域に記憶されたデータ（プログラム）をロードし、上記
プログラムに応じた動作を実行させていると共に、上記
ＦＬＡＳＨメモリ１２内の所定の記憶領域に上記ホスト
コンピュータ２０から人力する所望のプログラムを書き
込む書き込み制御、上記書き込まれたプログラムの記憶
異常の検知などの制御を行っている。
なお、ＭＰＵ１Ｏは、ホストコンピュータ２０から送ら
れてくるプログラムを上記ＦＬＡＳＨメモリ１２に書き
込む時には、上記書き込みの各処理状態、例えば上記Ｆ
ＬＡＳＨメモリ１２のコンデイションを“ゼロクリア′
にする際には、“ゼロクリア”に対応する１″を上記Ｒ
ＡＭ１４に記憶させ、上記コンデイションを“イレーズ
（ＦＬＡＳＨメモリ１２に一定時間、一定の電圧を加え
た状態）にする際には、“イレーズ°に対応する“２′
を上記ＲＡＭ１４に記憶させ、上記コンデイションを“
プログラム”にする際には、“プログラム”に対応する
“３”を上記ＲＡＭ１４に記憶させ、上記コンデイショ
ンを“レディー（データの読み出し準備ができた状態）
にする際には、“レディー に対応する“０”を上記Ｒ
ＡＭ１４に順次記憶させる。そして、電源投入時にＦＬ
ＡＳＨメモリ１２の記憶異常を検知すると、ＲＡＭ１４
に記憶されたＦＬＡＳＨメモリ１２のコンデイションを
調べ、上記コンデイションに対応するメツセージを表示
部１５に表示させる。
れてくるプログラムを上記ＦＬＡＳＨメモリ１２に書き
込む時には、上記書き込みの各処理状態、例えば上記Ｆ
ＬＡＳＨメモリ１２のコンデイションを“ゼロクリア′
にする際には、“ゼロクリア”に対応する１″を上記Ｒ
ＡＭ１４に記憶させ、上記コンデイションを“イレーズ
（ＦＬＡＳＨメモリ１２に一定時間、一定の電圧を加え
た状態）にする際には、“イレーズ°に対応する“２′
を上記ＲＡＭ１４に記憶させ、上記コンデイションを“
プログラム”にする際には、“プログラム”に対応する
“３”を上記ＲＡＭ１４に記憶させ、上記コンデイショ
ンを“レディー（データの読み出し準備ができた状態）
にする際には、“レディー に対応する“０”を上記Ｒ
ＡＭ１４に順次記憶させる。そして、電源投入時にＦＬ
ＡＳＨメモリ１２の記憶異常を検知すると、ＲＡＭ１４
に記憶されたＦＬＡＳＨメモリ１２のコンデイションを
調べ、上記コンデイションに対応するメツセージを表示
部１５に表示させる。
ＲＯＭＩＩは、装置が例えばシステムアップしたときの
バージョンを示すデータ（パスワードのデータ）と、各
フェーズに該当するプログラムを記憶すると共に、各フ
ェーズ（データの区切り）に対応する上記ＲＯＭ】１内
の番地（アドレス）データからなるフェーズテーブルを
記憶しており、上記ＭＰＵ１０はアドレスデータを順次
指定することによって、該当する上記ＲＯＭＩＩ内の記
憶領域から所望のプログラムを読み出すことができる。
バージョンを示すデータ（パスワードのデータ）と、各
フェーズに該当するプログラムを記憶すると共に、各フ
ェーズ（データの区切り）に対応する上記ＲＯＭ】１内
の番地（アドレス）データからなるフェーズテーブルを
記憶しており、上記ＭＰＵ１０はアドレスデータを順次
指定することによって、該当する上記ＲＯＭＩＩ内の記
憶領域から所望のプログラムを読み出すことができる。
ＦＬＡＳＨメモリ１２は、電気的な制御によってデータ
の書き換えが可能なメモリで、上記ＲＯＭ１ｌと同様、
パスワードのデータと、各フェーズに該当するプログラ
ムと、各フェーズに対応する上記ＦＬＡＳＨメモリ１２
内のアドレスデータからなるフェーズテーブルとを記憶
すると共に、各フェーズごとにプログラムを読み出すメ
モリ（ＲＯＭＩ １又はＦＬＡＳＨメモリ１２）を選択
する本発明に係るＲＯＭ／ＦＬＡＳＨ切り分はデータ１
３を記憶している（第１図参照）。すなわち、ＲＯＭ／
ＦＬＡＳＨ切り分はデータ１３は、例えばプログラムを
読み出すメモリがＲＯＭＩＩの場合には、該当するフェ
ーズに“０”のデータを書き込み、プログラムを読み出
すメモリがＦＬＡＳＨメモリ１２の場合には、該当する
フェーズに“１”のデータを書き込むことによって構成
される。
の書き換えが可能なメモリで、上記ＲＯＭ１ｌと同様、
パスワードのデータと、各フェーズに該当するプログラ
ムと、各フェーズに対応する上記ＦＬＡＳＨメモリ１２
内のアドレスデータからなるフェーズテーブルとを記憶
すると共に、各フェーズごとにプログラムを読み出すメ
モリ（ＲＯＭＩ １又はＦＬＡＳＨメモリ１２）を選択
する本発明に係るＲＯＭ／ＦＬＡＳＨ切り分はデータ１
３を記憶している（第１図参照）。すなわち、ＲＯＭ／
ＦＬＡＳＨ切り分はデータ１３は、例えばプログラムを
読み出すメモリがＲＯＭＩＩの場合には、該当するフェ
ーズに“０”のデータを書き込み、プログラムを読み出
すメモリがＦＬＡＳＨメモリ１２の場合には、該当する
フェーズに“１”のデータを書き込むことによって構成
される。
なお、上記ＦＬＡＳＨメモリ１２に書き込まれるプログ
ラムデータは、予めサムチェックの結果によるサム値の
最終バイトが“００”になるように構成されている。ま
た、ＦＬＡＳＨメモリ１２は、交換が可能なようにＭＰ
Ｕｌ０と接続させることもでき、このような場合には、
例えば異常記憶などが生じた時に、新たなＦＬＡＳＨメ
モリと交換ができる。
ラムデータは、予めサムチェックの結果によるサム値の
最終バイトが“００”になるように構成されている。ま
た、ＦＬＡＳＨメモリ１２は、交換が可能なようにＭＰ
Ｕｌ０と接続させることもでき、このような場合には、
例えば異常記憶などが生じた時に、新たなＦＬＡＳＨメ
モリと交換ができる。
ＭＰＵｌ０は、上記ＦＬＡＳＨメモリ１２に記憶されて
いるＲＯＭ／ＦＬＡＳＨ切り分はデータ１３によって、
ＲＯＭＩ ｌ内に記憶されているプログラムの代替えと
なるプログラムをＦＬＡＳＨメモリ１２からロードする
ことができる。
いるＲＯＭ／ＦＬＡＳＨ切り分はデータ１３によって、
ＲＯＭＩ ｌ内に記憶されているプログラムの代替えと
なるプログラムをＦＬＡＳＨメモリ１２からロードする
ことができる。
次に、本発明に係るＦＬＡＳＨメモリ１２内に所望のプ
ログラムを書き込む書き込み制御の動作を第２図のフロ
ーチャートに基づき説明する。ホストコンピュータ２０
などからＦＬＡＳＨメモリ１２内のプログラムの書き換
え指示があると、第２図（ａ）において、ＭＰＵｌ０は
、まずＲＡＭ１４内に記憶されたＦＬＡＳＨメモリのコ
ンデイションを“ゼロクリア”、すなわち対応する“１
″のデータにしくステップ１０１）、プログラムの書き
換え対象となるＦＬＡＳＨメモリ１２の全アドレスに対
応する記憶領域に“０″のデータを″書き込んでゼロク
リアにする（ステップ１０２）。
ログラムを書き込む書き込み制御の動作を第２図のフロ
ーチャートに基づき説明する。ホストコンピュータ２０
などからＦＬＡＳＨメモリ１２内のプログラムの書き換
え指示があると、第２図（ａ）において、ＭＰＵｌ０は
、まずＲＡＭ１４内に記憶されたＦＬＡＳＨメモリのコ
ンデイションを“ゼロクリア”、すなわち対応する“１
″のデータにしくステップ１０１）、プログラムの書き
換え対象となるＦＬＡＳＨメモリ１２の全アドレスに対
応する記憶領域に“０″のデータを″書き込んでゼロク
リアにする（ステップ１０２）。
そして、上記ＦＬＡＳＨメモリ１２の記憶領域の全てに
正常に“０°のデータが書き込めたかどうか判断する（
ステップ１０３）。なお、上記データの書き込みの判断
は、例えば書き込んだデータを一度読み出すことによっ
て正常に記憶されているかどうか判断する、いわゆるベ
リファイチェックを行う。また、第２図において、以後
のデータの書き込みの判断もこのベリファイチェックに
よるものとする。
正常に“０°のデータが書き込めたかどうか判断する（
ステップ１０３）。なお、上記データの書き込みの判断
は、例えば書き込んだデータを一度読み出すことによっ
て正常に記憶されているかどうか判断する、いわゆるベ
リファイチェックを行う。また、第２図において、以後
のデータの書き込みの判断もこのベリファイチェックに
よるものとする。
ここで、記憶領域に正常に“０”のデータが書き込めな
かった場合には、記憶エラーと判断して（ステップ１０
４）、書き込み制御の動作を終了する（第２図（ｂ）参
照）。また、全ての記憶領域に正常に“０゛のデータが
書き込めた場合には、次にＲＡＭ１４内に記憶されたＦ
ＬＡＳＨメモリのコンデイションを″イレーズ、すなわ
ち対応する“２”のデータにしくステップ１０５）、ゼ
ロクリアされた上記記憶領域に“ＦＦ”のデータを書き
込んでイレーズにする（ステップ１０６）。
かった場合には、記憶エラーと判断して（ステップ１０
４）、書き込み制御の動作を終了する（第２図（ｂ）参
照）。また、全ての記憶領域に正常に“０゛のデータが
書き込めた場合には、次にＲＡＭ１４内に記憶されたＦ
ＬＡＳＨメモリのコンデイションを″イレーズ、すなわ
ち対応する“２”のデータにしくステップ１０５）、ゼ
ロクリアされた上記記憶領域に“ＦＦ”のデータを書き
込んでイレーズにする（ステップ１０６）。
そして、上記記憶領域の全てに正常に“ＦＦ“のデータ
が書き込めたかどうか判断する（ステップ１０７）。
が書き込めたかどうか判断する（ステップ１０７）。
ここで、正常に“ＦＦ”のデータが書き込めなかった場
合には、ステップ１０４に進んで上記同様記憶エラーと
判断して、書き込み制御の動作を終了する。また、全て
の記憶領域に正常に“ＦＦ“のデータが書き込めた場合
には、次にＲＡＭ１４内に記憶されたＦＬＡＳＨメモリ
のコンデイションを“プログラム”、すなわち対応する
“３”のデータにしくステップ１０８）、イレーズされ
た上記記憶領域に、ホストコンピュータ２０から送られ
てくる１バイトごとのデータからなるプログラムを順次
書き込み（ステップ１０９）、上記１バイトプログラム
が正常に書き込み終了したがどうか判断する（ステップ
１１０）。
合には、ステップ１０４に進んで上記同様記憶エラーと
判断して、書き込み制御の動作を終了する。また、全て
の記憶領域に正常に“ＦＦ“のデータが書き込めた場合
には、次にＲＡＭ１４内に記憶されたＦＬＡＳＨメモリ
のコンデイションを“プログラム”、すなわち対応する
“３”のデータにしくステップ１０８）、イレーズされ
た上記記憶領域に、ホストコンピュータ２０から送られ
てくる１バイトごとのデータからなるプログラムを順次
書き込み（ステップ１０９）、上記１バイトプログラム
が正常に書き込み終了したがどうか判断する（ステップ
１１０）。
ここで、１バイトプログラムが正常に書き込み終了しな
かった場合には、ステップ１０４に進んで上記同様記憶
エラーと判断して、書き込み制御の動作を終了する。ま
た、１バイトプログラムが上記記憶領域に正常に書き込
めて終了した場合には、次に全てのプログラムデータの
書き込みが終了したかどうか判断する（ステップ１１１
）。
かった場合には、ステップ１０４に進んで上記同様記憶
エラーと判断して、書き込み制御の動作を終了する。ま
た、１バイトプログラムが上記記憶領域に正常に書き込
めて終了した場合には、次に全てのプログラムデータの
書き込みが終了したかどうか判断する（ステップ１１１
）。
ここで、プログラムデータの書き込みが終了していない
場合には、ステップ１０９に戻って、次の１バイトプロ
グラムの書き込みを行って上記動作を繰り返す。また、
全てのプログラムデータの書き込みが終了した場合には
、第２図（ｂ）において、上記プログラムが書き込まれ
た記憶領域以外の残りの記憶領域をゼロクリアする（ス
テップ１１２）。そして、上記残りの記憶領域の全てに
正常に“０゛のデータが書き込めたかどうか判断する（
ステップ１１３）。
場合には、ステップ１０９に戻って、次の１バイトプロ
グラムの書き込みを行って上記動作を繰り返す。また、
全てのプログラムデータの書き込みが終了した場合には
、第２図（ｂ）において、上記プログラムが書き込まれ
た記憶領域以外の残りの記憶領域をゼロクリアする（ス
テップ１１２）。そして、上記残りの記憶領域の全てに
正常に“０゛のデータが書き込めたかどうか判断する（
ステップ１１３）。
ここで、残りの記憶領域に正常に“０″のデータが書き
込めなかった場合には、ステップ１０４に進んで上記同
様記憶エラーと判断して、書き込み制御の動作を終了す
る。また、正常に“０”のデータが書き込めた場合には
、次にＲＡＭ１４内に記憶されたＦＬＡＳＨメモリのコ
ンデイションを“レディー 、すなわち対応する０”の
データにして（ステップ１１４）、上記ＦＬＡＳＨメモ
リ１２のプログラムの書き込み制御の動作を終了する。
込めなかった場合には、ステップ１０４に進んで上記同
様記憶エラーと判断して、書き込み制御の動作を終了す
る。また、正常に“０”のデータが書き込めた場合には
、次にＲＡＭ１４内に記憶されたＦＬＡＳＨメモリのコ
ンデイションを“レディー 、すなわち対応する０”の
データにして（ステップ１１４）、上記ＦＬＡＳＨメモ
リ１２のプログラムの書き込み制御の動作を終了する。
次に、ＦＬＡＳＨメモリのプログラムの記憶状態を検知
する制御動作を第３図のフローチャートに基づき説明す
る。図において、ＭＰＵｌ０は、まず上記ＲＯＭＩ ｌ
内に記憶されたパスワードと、上記ＦＬＡＳＨメモリ１
２内に記憶されたパスワードとが一致するかどうか判断
する（ステップ２０１）。
する制御動作を第３図のフローチャートに基づき説明す
る。図において、ＭＰＵｌ０は、まず上記ＲＯＭＩ ｌ
内に記憶されたパスワードと、上記ＦＬＡＳＨメモリ１
２内に記憶されたパスワードとが一致するかどうか判断
する（ステップ２０１）。
ここで、上記両パスワードが一致しない場合には、ＦＬ
ＡＳＨメモリ１２内のプログラムが異常に記憶されてい
るものと判断して（ステップ２０２）、次にＲＡＭ１４
内に記憶されたＦＬＡＳＨメモリのコンデイションを調
べ（ステップ２０３）、調べたコンデイションに該当す
るメツセージを表示部１５に表示させて（ステップ２０
４） 、プログラムの記憶状態検知を終了する。また、
上記両パスワードが一致した場合には、ＦＬＡＳＨメモ
リ１２内のプログラムのサムチェックを行ってその結果
であるサム値を求め（ステップ２０４）、上記サム値の
最終バイトが００”であるかどうか判断する（ステップ
２０５）。
ＡＳＨメモリ１２内のプログラムが異常に記憶されてい
るものと判断して（ステップ２０２）、次にＲＡＭ１４
内に記憶されたＦＬＡＳＨメモリのコンデイションを調
べ（ステップ２０３）、調べたコンデイションに該当す
るメツセージを表示部１５に表示させて（ステップ２０
４） 、プログラムの記憶状態検知を終了する。また、
上記両パスワードが一致した場合には、ＦＬＡＳＨメモ
リ１２内のプログラムのサムチェックを行ってその結果
であるサム値を求め（ステップ２０４）、上記サム値の
最終バイトが００”であるかどうか判断する（ステップ
２０５）。
ここで、サム値の最終バイトが“００”でない場合には
、ステップ２０２．２０３に進んでプロダラムの記憶異
常と判断し、ＦＬＡＳＨメモリのコンデイションに該当
するメツセージを表示させ、また、上記サム値の最終バ
イトが“００°の場合には、次にＦＬＡＳＨメモリ１２
の記憶領域の最終バイトが“ＦＦ“、すなわちイレーズ
状態かどうか判断する（ステップ２０６）。
、ステップ２０２．２０３に進んでプロダラムの記憶異
常と判断し、ＦＬＡＳＨメモリのコンデイションに該当
するメツセージを表示させ、また、上記サム値の最終バ
イトが“００°の場合には、次にＦＬＡＳＨメモリ１２
の記憶領域の最終バイトが“ＦＦ“、すなわちイレーズ
状態かどうか判断する（ステップ２０６）。
ここで、上記記憶領域の最終バイトが“ＦＦ”の場合に
は、ステップ２０２．２０３に進んでプログラムの記憶
異常と判断し、ＦＬＡＳＨメそりのコンデイションに該
当するメツセージを表示させ、また、上記記憶領域の最
終バイトが“ＦＦ”でない場合には、次に上記記憶領域
の最終バイトが“００”、すなわちレディー状態かどう
か判断する（ステップ２０７）。
は、ステップ２０２．２０３に進んでプログラムの記憶
異常と判断し、ＦＬＡＳＨメそりのコンデイションに該
当するメツセージを表示させ、また、上記記憶領域の最
終バイトが“ＦＦ”でない場合には、次に上記記憶領域
の最終バイトが“００”、すなわちレディー状態かどう
か判断する（ステップ２０７）。
ここで、上記記憶領域の最終バイトが“００゜でない場
合には、ステップ２０２．２０３に進んでプログラムの
記憶異常と判断し、ＦＬＡＳＨメモリのコンデイション
に該当するメツセージを表示させ、また、上記記憶領域
の最終バイトが“００°の場合には、ＦＬＡＳＩ（メモ
リ１２内のプロダラムが正常に記憶されているものと判
断して（ステップ２０８）、上記プログラムの記憶状態
検知を終了する。
合には、ステップ２０２．２０３に進んでプログラムの
記憶異常と判断し、ＦＬＡＳＨメモリのコンデイション
に該当するメツセージを表示させ、また、上記記憶領域
の最終バイトが“００°の場合には、ＦＬＡＳＩ（メモ
リ１２内のプロダラムが正常に記憶されているものと判
断して（ステップ２０８）、上記プログラムの記憶状態
検知を終了する。
従って、本発明では、プログラムの記憶状態検知によっ
て上記プログラムの記憶異常と判断した場合には、その
時のＦＬＡＳＨメモリのコンデイションに該当するメツ
セージを表示させてオペレータに知らせ、異常プログラ
ムによる装置の異常動作を防止することができ、また、
記憶正常と判断した場合には、上記ＦＬＡＳＨメモリ１
２に記憶されているＲＯＭ／ＦＬＡＳＨ切り分はデータ
１３から各フェーズごとのプログラムの読み出し対象と
なるメモリを調べ、データが“０゛の時には、アドレス
データに該当するＲＯＭＩ ｌ内の記憶領域から所望の
プログラムをロードし、また上記データが“１＃の時に
は、アドレスデータに該当する上記ＦＬＡＳＨメモリ１
２内の記憶領域からＲＯＭＩ ｌ内のプログラムに替る
所望のプログラムをロードし、上記ロードしたプログラ
ムに該当する動作を実行できる。
て上記プログラムの記憶異常と判断した場合には、その
時のＦＬＡＳＨメモリのコンデイションに該当するメツ
セージを表示させてオペレータに知らせ、異常プログラ
ムによる装置の異常動作を防止することができ、また、
記憶正常と判断した場合には、上記ＦＬＡＳＨメモリ１
２に記憶されているＲＯＭ／ＦＬＡＳＨ切り分はデータ
１３から各フェーズごとのプログラムの読み出し対象と
なるメモリを調べ、データが“０゛の時には、アドレス
データに該当するＲＯＭＩ ｌ内の記憶領域から所望の
プログラムをロードし、また上記データが“１＃の時に
は、アドレスデータに該当する上記ＦＬＡＳＨメモリ１
２内の記憶領域からＲＯＭＩ ｌ内のプログラムに替る
所望のプログラムをロードし、上記ロードしたプログラ
ムに該当する動作を実行できる。
以上説明したように、本発明では、第１の紀を手段と代
替えのメモリである第２の記憶手段の７スワードの一致
、上記第２の記憶手段に記憶さオているデータのサムチ
ェックの結果及び上記第：の記憶手段の記憶状態のうち
、いずれか１っで（異常が検知された場合には、上記第
２の記憶子ｐのデータが異常な状態で記憶されていると
判断することかできるので、上記第２の記憶手段装置ｉ
−書き換えられたデータが正常に又は異常に記憶吟れて
いることを正確に検知することができ、こえによりデー
タ処理装置の異常動作を容易に防止することができ、さ
らにデータ処理装置の汎用性趨向上させることができる
。
替えのメモリである第２の記憶手段の７スワードの一致
、上記第２の記憶手段に記憶さオているデータのサムチ
ェックの結果及び上記第：の記憶手段の記憶状態のうち
、いずれか１っで（異常が検知された場合には、上記第
２の記憶子ｐのデータが異常な状態で記憶されていると
判断することかできるので、上記第２の記憶手段装置ｉ
−書き換えられたデータが正常に又は異常に記憶吟れて
いることを正確に検知することができ、こえによりデー
タ処理装置の異常動作を容易に防止することができ、さ
らにデータ処理装置の汎用性趨向上させることができる
。
第１図は本発明に係るデータ処理装置の概略構成を示す
ブロック図、第２図は第１図に示した本発明に係るＭＰ
ＵによるＦＬＡＳＨメモリ内のプログラム書き換え制御
の動作を説明するための）ローチャート、第３図は本発
明に係るＭＰＵにょるＦＬＡＳＨメそりのプログラムの
記憶状態を検知する制御動作を説明するためのフローチ
ャートである。 １０−、中央処理装置（ＭＰＵ） 、１１・ＲＯＭ、１
２ ・＝ Ｆ Ｌ Ａ Ｓ Ｈメ（−リ、１３−＝ＲＯ
Ｍ／ＦＬＡＳＨ切り分はデータ、１４・・・ＲＡＭ、１
５・・・表示部、２０・・・ホストコンピュータ。 第 図
ブロック図、第２図は第１図に示した本発明に係るＭＰ
ＵによるＦＬＡＳＨメモリ内のプログラム書き換え制御
の動作を説明するための）ローチャート、第３図は本発
明に係るＭＰＵにょるＦＬＡＳＨメそりのプログラムの
記憶状態を検知する制御動作を説明するためのフローチ
ャートである。 １０−、中央処理装置（ＭＰＵ） 、１１・ＲＯＭ、１
２ ・＝ Ｆ Ｌ Ａ Ｓ Ｈメ（−リ、１３−＝ＲＯ
Ｍ／ＦＬＡＳＨ切り分はデータ、１４・・・ＲＡＭ、１
５・・・表示部、２０・・・ホストコンピュータ。 第 図
Claims (3)
- （１）所定パスワードのデータと各フェーズに対応する
アドレスデータと該アドレスデータに該当するデータと
を記憶する第１の記憶手段と、前記所定パスワードのデ
ータと前記フェーズに対応するアドレスデータと該アド
レスデータに該当し前記第１の記憶手段に記憶されてい
るデータに替るデータとを記憶する第２の記憶手段とを
有し、動作時に用いるデータが記憶されている前記記憶
手段を選択し、該選択した記憶手段からアドレスデータ
に該当した所望のデータをロードして該データに応じた
動作を実行するデータ処理装置において、 前記第１の記憶手段と第２の記憶手段のパスワードの一
致を検知するパスワード検知手段と、前記第２の記憶手
段に記憶されているデータのサムチェックを行うサムチ
ェック手段と、前記第２の記憶手段に記憶されているデ
ータの記憶状態を検知する状態検知手段と、 前記各検知に応じて前記第２の記憶手段の記憶異常を判
断する判断手段と を具えたことを特徴とするデータ処理装置。 - （２）所定パスワードのデータと各フェーズに対応する
アドレスデータと該アドレスデータに該当するデータと
を記憶する第１の記憶手段と、前記所定パスワードのデ
ータと前記フェーズに対応するアドレスデータと該アド
レスデータに該当し前記第１の記憶手段に記憶されてい
るデータに替るデータとを記憶する第２の記憶手段とを
有し、動作時に用いるデータが記憶されている前記記憶
手段を選択し、該選択した記憶手段からアドレスデータ
に該当した所望のデータをロードして該データに応じた
動作を実行するデータ処理装置において、 前記第２の記憶手段にデータを書き込む際に、該書き込
み処理の各処理状態を順次記憶する第３の記憶手段と、 前記第３の記憶手段に記憶された処理状態に応じて前記
第２の記憶手段の記憶異常を判断する判断手段と を具えたことを特徴とするデータ処理装置。 - （３）所定パスワードのデータと各フェーズに対応する
アドレスデータと該アドレスデータに該当するデータと
を記憶する第１の記憶手段と、前記所定パスワードのデ
ータと前記フェーズに対応するアドレスデータと該アド
レスデータに該当し前記第１の記憶手段に記憶されてい
るデータに替るデータとを記憶する第２の記憶手段とを
有し、動作時に用いるデータが記憶されている前記記憶
手段を選択し、該選択した記憶手段からアドレスデータ
に該当した所望のデータをロードして該データに応じた
動作を実行するデータ処理装置において、 前記第２の記憶手段にデータを書き込む際に、該書き込
み処理の各処理状態を順次記憶する第３の記憶手段と、 前記第１の記憶手段と第２の記憶手段のパスワードの一
致を検知するパスワード検知手段と、前記第２の記憶手
段に記憶されているデータのサムチェックを行うチェッ
ク手段と、 前記第２の記憶手段に記憶されているデータの記憶状態
を検知する状態検知手段と、 前記各検知に応じて前記第２の記憶手段の記憶異常を判
断する判断手段と 前記第３の記憶手段に記憶された処理状態に応じて前記
第２の記憶手段の記憶異常を判断する判断手段と 前記判断手段が記憶異常を判断した際、前記第３の記憶
手段に記憶されている処理状態から当該記憶異常が生じ
た処理状態を認識する認識手段と を具えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007959A JP3019346B2 (ja) | 1990-01-17 | 1990-01-17 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007959A JP3019346B2 (ja) | 1990-01-17 | 1990-01-17 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03211619A true JPH03211619A (ja) | 1991-09-17 |
| JP3019346B2 JP3019346B2 (ja) | 2000-03-13 |
Family
ID=11680027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007959A Expired - Fee Related JP3019346B2 (ja) | 1990-01-17 | 1990-01-17 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019346B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2719919A1 (fr) * | 1994-05-11 | 1995-11-17 | Peugeot | Calculateur de pilotage du fonctionnement d'au moins un organe fonctionnel d'un véhicule automobile. |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6071962B2 (ja) * | 2014-09-01 | 2017-02-01 | 特許開発有限会社 | 座業従事者の膝下肢加温装置 |
-
1990
- 1990-01-17 JP JP2007959A patent/JP3019346B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2719919A1 (fr) * | 1994-05-11 | 1995-11-17 | Peugeot | Calculateur de pilotage du fonctionnement d'au moins un organe fonctionnel d'un véhicule automobile. |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019346B2 (ja) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308265B1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| KR100316981B1 (ko) | 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시 메모리에 프로그램을 저장하는 방법 | |
| US6546517B1 (en) | Semiconductor memory | |
| US10042712B2 (en) | Numerical controller | |
| JPH03211619A (ja) | データ処理装置 | |
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| JPH03147086A (ja) | Ｉｃカード | |
| JPH086865A (ja) | データ処理装置 | |
| JP3358214B2 (ja) | 電子装置 | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| CN110476153A (zh) | 访问指令sram的方法和电子设备 | |
| JPH0519171B2 (ja) | ||
| JPH03110650A (ja) | Ｅｅｐｒｏｍチェック方式 | |
| JPH1125006A (ja) | メモリテスト装置 | |
| JPH08138391A (ja) | フラッシュメモリ制御方式 | |
| JPH04276838A (ja) | メモリ内蔵ｃｐｕ装置 | |
| JP3060376U (ja) | メモリ装置 | |
| JP2713583B2 (ja) | 電子機器 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JP2000353109A (ja) | エミュレータ及びエミュレーションシステム | |
| JPH03127241A (ja) | ページング仮想記憶方式におけるメモリ管理方式 | |
| JPH08287195A (ja) | カード診断方法およびそのカード診断方法が適用されるパーソナルコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |