JPH0316145A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0316145A JPH0316145A JP1214852A JP21485289A JPH0316145A JP H0316145 A JPH0316145 A JP H0316145A JP 1214852 A JP1214852 A JP 1214852A JP 21485289 A JP21485289 A JP 21485289A JP H0316145 A JPH0316145 A JP H0316145A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- oxide film
- forming
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 17
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000005368 silicate glass Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 10
- 238000002161 passivation Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 122
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 8
- 229910008479 TiSi2 Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 235000013405 beer Nutrition 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009864 tensile test Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910000674 AJ alloy Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000790 scattering method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05084—Four-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明はボンディングパッドの形成方法に関するもので
ある。
ある。
（従来の技術）
ボンディングパッドは通常半導体装置の配線と同一の材
質、構造をもつ。Ｓｔ基板上にＡ４を用いて電極配線を
形成した場合、素子製造工程の温度上昇により、ＡＪと
基板のＳｉとが相互拡散し、Ａ℃が拡散層を突抜けてｐ
ｎ接合を破壊するという問題があった。このＡＩの突抜
けを防止する手段としてＡＪ配ｔ＠層とＳｉ基板の間に
バリアメタル層を介在させる方法を用いている。
質、構造をもつ。Ｓｔ基板上にＡ４を用いて電極配線を
形成した場合、素子製造工程の温度上昇により、ＡＪと
基板のＳｉとが相互拡散し、Ａ℃が拡散層を突抜けてｐ
ｎ接合を破壊するという問題があった。このＡＩの突抜
けを防止する手段としてＡＪ配ｔ＠層とＳｉ基板の間に
バリアメタル層を介在させる方法を用いている。
以下図面を参照してボンディングパッドの形成方法を説
明する。
明する。
第５図（ａ）〜（ｅ）は従来技術によるボンディングパ
ッドの製造工程を説明する断面図である。
ッドの製造工程を説明する断面図である。
第５図（ａ）に示すように、Ｐ型シリコン基板（５０１
）の表面に選択酸化法により、フィールド酸化膜（５０
２）を形成する。
）の表面に選択酸化法により、フィールド酸化膜（５０
２）を形成する。
続いて第５図（ｂ）に示すように、同基板（５０１）の
素子領域に、ゲート酸化膜（５０３） 、ゲート電極（
５０４）を形成し、その後不純物のイオン注入によりｎ
型拡散層（５０５）を形成する。
素子領域に、ゲート酸化膜（５０３） 、ゲート電極（
５０４）を形成し、その後不純物のイオン注入によりｎ
型拡散層（５０５）を形成する。
さらに第５図（ｅ）に示すように、絶縁酸化膜（５０Ｂ
）を形成し、コンタクトホールを形成する。
）を形成し、コンタクトホールを形成する。
第５図（ｄ）に示すようにバリアメタル層（５０７）４
を形成する。バリアメタル層はＴ ｉ ／ Ｔ ｉ Ｎ
の２層構造となっており、まず、スバッタ法によりＴｉ
層（５０７１ ）を２００人程度、その後ＴｉＮ層（５
０７２ ）を７００人程度形成する。さらにＮ２雰囲気
中で約６００℃のアニールを行なう。その後金ａ電極層
（５０８）としてＡ４層を形成する。金属電極層（５０
８）とバリアメタル層（５０７）を連続的にエッチング
して所定の配線パターンを形成する。
を形成する。バリアメタル層はＴ ｉ ／ Ｔ ｉ Ｎ
の２層構造となっており、まず、スバッタ法によりＴｉ
層（５０７１ ）を２００人程度、その後ＴｉＮ層（５
０７２ ）を７００人程度形成する。さらにＮ２雰囲気
中で約６００℃のアニールを行なう。その後金ａ電極層
（５０８）としてＡ４層を形成する。金属電極層（５０
８）とバリアメタル層（５０７）を連続的にエッチング
して所定の配線パターンを形成する。
第５図（ｅ）に示すように、パッシベーション膜（５０
９）を形成し、ボンディングのための孔をパッドに開口
する。最後にこのパッドにワイヤー（５１０）をボンデ
ィングする。
９）を形成し、ボンディングのための孔をパッドに開口
する。最後にこのパッドにワイヤー（５１０）をボンデ
ィングする。
このような形成方法によるボンディングパッド構造では
バリアメタル層により、コンタクト部分の、八４の突抜
けを防止することができる。
バリアメタル層により、コンタクト部分の、八４の突抜
けを防止することができる。
しかしながら、バリアメタル層を用いたボンディングバ
ッドの場合ボンディング強度（引張り強度）が大幅に低
下し、ボンディングバッドがはがれる等の問題があった
。これはＴｉの強い還元性によるもので、従来のように
、絶縁酸化膜Ｓ ｉ Ｏ ２ （５Ｈ）上にバリアメタ
ル層Ｔ ｉ ／ Ｔ ｉ Ｎ層（５０７）を形成すると
Ｓ ｉ Ｏ ２ ／ Ｔ ｉ界面では反応が起こり、Ｔ
ｉ０２等が生成され膜質の良くないもろい膜が形成され
るため、絶縁酸化膜（５０Ｂ）とバリアメタル層（５０
７）の機械的接合力（強度）は著しく低下し、ボンディ
ングパッドの剥離をまねいていた。
ッドの場合ボンディング強度（引張り強度）が大幅に低
下し、ボンディングバッドがはがれる等の問題があった
。これはＴｉの強い還元性によるもので、従来のように
、絶縁酸化膜Ｓ ｉ Ｏ ２ （５Ｈ）上にバリアメタ
ル層Ｔ ｉ ／ Ｔ ｉ Ｎ層（５０７）を形成すると
Ｓ ｉ Ｏ ２ ／ Ｔ ｉ界面では反応が起こり、Ｔ
ｉ０２等が生成され膜質の良くないもろい膜が形成され
るため、絶縁酸化膜（５０Ｂ）とバリアメタル層（５０
７）の機械的接合力（強度）は著しく低下し、ボンディ
ングパッドの剥離をまねいていた。
ボンディングパッド部にバリアメタルを用いなければよ
いがボンディングバッド部のみにバリアメタルを形成し
ない製造工程は工程数が増えコストアップとなる。
いがボンディングバッド部のみにバリアメタルを形成し
ない製造工程は工程数が増えコストアップとなる。
（発明が解決しようとする課題）
上記のような従来の半導体装置の製造方法によるボンデ
ィングパッド構造では、Ａ℃配線の際に形威されるバリ
アメタル層により、ボンディング強度が大幅に低下し、
ボンディングの信頼性が低下するという問題があった。
ィングパッド構造では、Ａ℃配線の際に形威されるバリ
アメタル層により、ボンディング強度が大幅に低下し、
ボンディングの信頼性が低下するという問題があった。
本発明は上述した問題を考慮してなされたものでその目
的はバリアメタル層を用いたボンディングパッドのボン
ディング強度を向上させる半導体装置の製造方法を提供
することにある。
的はバリアメタル層を用いたボンディングパッドのボン
ディング強度を向上させる半導体装置の製造方法を提供
することにある。
［発明の構成］
（課題を解決するための手段）
上記目的を達戊するために本発明は、請求項第１記載の
半導体装置の製造方法においては、半導体基板上の絶縁
酸化膜上にポリシリコン層及び高融点金属シリサイド層
のうち少なくともどちらか一方より構成される層を形成
する工程と、この層上にチタン層とその上部のチタンナ
イトライド層とから成る積層及びチタン−タングステン
合金層のうちのどちらか一方より構成されるバリアメタ
ル層を形成する工程と、 このバリアメタル層上にアルミニウム及びアルミニウム
合金のうちどちらか一方より構成される金属電極層を形
成する工程と、 この金属電極層にワイヤーをボンディングする工程と、
を有する。
半導体装置の製造方法においては、半導体基板上の絶縁
酸化膜上にポリシリコン層及び高融点金属シリサイド層
のうち少なくともどちらか一方より構成される層を形成
する工程と、この層上にチタン層とその上部のチタンナ
イトライド層とから成る積層及びチタン−タングステン
合金層のうちのどちらか一方より構成されるバリアメタ
ル層を形成する工程と、 このバリアメタル層上にアルミニウム及びアルミニウム
合金のうちどちらか一方より構成される金属電極層を形
成する工程と、 この金属電極層にワイヤーをボンディングする工程と、
を有する。
又、本発明は、請求項第２記載の半導体装置の製造方法
においては、 半導体基板上の絶縁酸化膜上にシリケイトガラス膜を形
成して平坦化する工程と、 このシリケイトガラス膜上にポリシリコン層及び高融点
金属シリサイド層のうち少なくともどちらか一方より構
成される層を形成する工程と、この層上にチタン層と、
その上部のチタンナイトライド層とから成る積層及びチ
タン−タングステン合金層のうちのどちらか一方より構
成されるバリアメタル層を形成する工程と、 このバリアメタル層上にアルミニウム及びアルミニウム
合金のうちどちらか一方より構或される金属電極層を形
成する工程と、 この金属電極層にワイヤーをボンディングする工程とを
有する。
においては、 半導体基板上の絶縁酸化膜上にシリケイトガラス膜を形
成して平坦化する工程と、 このシリケイトガラス膜上にポリシリコン層及び高融点
金属シリサイド層のうち少なくともどちらか一方より構
成される層を形成する工程と、この層上にチタン層と、
その上部のチタンナイトライド層とから成る積層及びチ
タン−タングステン合金層のうちのどちらか一方より構
成されるバリアメタル層を形成する工程と、 このバリアメタル層上にアルミニウム及びアルミニウム
合金のうちどちらか一方より構或される金属電極層を形
成する工程と、 この金属電極層にワイヤーをボンディングする工程とを
有する。
（作 用）
本発明の半導体装置の製造方法におけるボンディングパ
ッドの構造では、バリアメタル層及び絶縁酸化膜との間
に、ポリシリコン層あるいはポリサイド層を設けること
によりバリアメタル層とも絶縁酸化膜とも機械的に良好
な接合が得られボンディング強度が向上される。
ッドの構造では、バリアメタル層及び絶縁酸化膜との間
に、ポリシリコン層あるいはポリサイド層を設けること
によりバリアメタル層とも絶縁酸化膜とも機械的に良好
な接合が得られボンディング強度が向上される。
（実施例）
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図（ａ）〜（ｅ）は本発明の第１の実施例の半導体
装置におけるボンディングパッド部のｕ Ｈ工程を説明
する断面図である。
装置におけるボンディングパッド部のｕ Ｈ工程を説明
する断面図である。
第１図（ａ）に示すように、Ｐ型シリコン基板（１０１
）の表面に選択酸化法によりフィールド酸化膜（１０２
）を形成する。
）の表面に選択酸化法によりフィールド酸化膜（１０２
）を形成する。
続いて第１図（ｂ）に示すように、同基板（１０１）の
素子領域に熱酸化によりシリコン酸化膜（３）を例えば
１５０入程度形威しさらに全面にまず厚さ約２０００λ
程度のポリシリコン層（１０４ｒ ）を形成した後、モ
リブデンシリサイド層（１０４２ ）を３０００人程度
形威し、ポリサイド層（１０４）が形成される。
素子領域に熱酸化によりシリコン酸化膜（３）を例えば
１５０入程度形威しさらに全面にまず厚さ約２０００λ
程度のポリシリコン層（１０４ｒ ）を形成した後、モ
リブデンシリサイド層（１０４２ ）を３０００人程度
形威し、ポリサイド層（１０４）が形成される。
第１図（Ｃ）に示すように、写真蝕刻法によりパターニ
ングしてゲート酸化膜（１０３ａ）及びゲート電極（１
０４ａ）を形成し、同時にフィールド酸化膜（１０２）
上のボンディングパッド予定部にポリサイド層（１０４
ｂ）を形成する。その後不純物のイオン注入によりソー
ス・ドレイン領域であるｎ型拡散層（１０５）を形成し
、ＣＶＤ法により層間絶縁膜となるシリコン酸化膜（１
０６）を形成する。さらに全面にＢＰＳＧ膜（７）を形
成しりフローを行う。
ングしてゲート酸化膜（１０３ａ）及びゲート電極（１
０４ａ）を形成し、同時にフィールド酸化膜（１０２）
上のボンディングパッド予定部にポリサイド層（１０４
ｂ）を形成する。その後不純物のイオン注入によりソー
ス・ドレイン領域であるｎ型拡散層（１０５）を形成し
、ＣＶＤ法により層間絶縁膜となるシリコン酸化膜（１
０６）を形成する。さらに全面にＢＰＳＧ膜（７）を形
成しりフローを行う。
続いて第１図（ｄ）に示すように、レジストをマスクに
してパターニングされたシリコン酸化膜（１０６ａ）及
びＢＰＳＧ膜（１０７ａ）を形成することによりコンタ
クトホール及びボンディングパッド部の開口部を形成し
ている。
してパターニングされたシリコン酸化膜（１０６ａ）及
びＢＰＳＧ膜（１０７ａ）を形成することによりコンタ
クトホール及びボンディングパッド部の開口部を形成し
ている。
次に、第１図（ｅ）に示すように、バリアメタル層（８
）を形成する。バリアメタル層はＴｉ／ＴｉＮの２層構
造になっている。まず、スバッタ法によりＴｉ層（１０
８ｔ ）を２００人程度形成し連続して化成スバッタ法
によりＴｉＮ層（１０８２ ） ヲ７００λ程度形成す
る。さらにＮ２雰囲気中で約６００℃のアニールを行な
う。この時コンタクト部のＴｉ層（１０８． ）は基板
Ｓ ｉ （１０１）と反応してＴｉＳｉ２となりコンタ
クトを取ることができる。
）を形成する。バリアメタル層はＴｉ／ＴｉＮの２層構
造になっている。まず、スバッタ法によりＴｉ層（１０
８ｔ ）を２００人程度形成し連続して化成スバッタ法
によりＴｉＮ層（１０８２ ） ヲ７００λ程度形成す
る。さらにＮ２雰囲気中で約６００℃のアニールを行な
う。この時コンタクト部のＴｉ層（１０８． ）は基板
Ｓ ｉ （１０１）と反応してＴｉＳｉ２となりコンタ
クトを取ることができる。
その後金属電極層（１０９）としてＡ４２層（又はＡｆ
２合金Ａｊ２−Ｓ ｉ−Ｃｕ等）を８０００人程度形成
する。金属電８ｉＩ層（１０９）とバリアメタル層（１
０８）を連続的にエッチングして所定の配線パターンを
形成する。
２合金Ａｊ２−Ｓ ｉ−Ｃｕ等）を８０００人程度形成
する。金属電８ｉＩ層（１０９）とバリアメタル層（１
０８）を連続的にエッチングして所定の配線パターンを
形成する。
さらに表面保護の目的でバッシベーション膜（１１０）
を形成しボンディングのための孔をパッドに開口する。
を形成しボンディングのための孔をパッドに開口する。
最後にこのパッドにワイヤー（１１１）をボンディング
する。これによりバリアメタル層（１０ｇ＞及び絶縁酸
化膜（ＩＤ２）との間にポリサイド層（４ｂ）が設けら
れたボンディングバッド構造を有する半導体装置が完成
する。
する。これによりバリアメタル層（１０ｇ＞及び絶縁酸
化膜（ＩＤ２）との間にポリサイド層（４ｂ）が設けら
れたボンディングバッド構造を有する半導体装置が完成
する。
この実施例によるボンディングパッドのボンディング強
度を調べるためにワイヤボンディングを行ないワイヤの
引張試験による引張強度とビールテストによるパッドは
がれ率の測定を行なった。
度を調べるためにワイヤボンディングを行ないワイヤの
引張試験による引張強度とビールテストによるパッドは
がれ率の測定を行なった。
その結果を従来技術の測定結果とともに第４図の表に示
す。
す。
ワイヤの引張試験は、ワイヤのチップ部と外囲器部の中
心部分を鉛直方向に引張り上げる試験で、第３図に示す
結果はワイヤを２０本測定した時の平均値である。従来
例ではＩｇｆ以下、実施例では７ｇｆとなり、従来例よ
りも強度が増したことがわかる。また破断モードも従来
例の場合はすべてバリアメタル層と酸化膜との界面での
はがれによるのに対し実施例の場合はすべてチップ側ネ
ック部のワイヤの切断によるものであった。
心部分を鉛直方向に引張り上げる試験で、第３図に示す
結果はワイヤを２０本測定した時の平均値である。従来
例ではＩｇｆ以下、実施例では７ｇｆとなり、従来例よ
りも強度が増したことがわかる。また破断モードも従来
例の場合はすべてバリアメタル層と酸化膜との界面での
はがれによるのに対し実施例の場合はすべてチップ側ネ
ック部のワイヤの切断によるものであった。
さらに、ワイヤをチップのパッドにのみボンディングし
て、ピンセットでワイヤをつまみ鉛直方向に引張り上げ
るビールテストの結果は、従来例の場合、バリアメタル
層と酸化膜との界面でのはがれ率を示し実施例の場合は
、バリアメタル層とポリサイド層との界面でのはがれ率
を示している。
て、ピンセットでワイヤをつまみ鉛直方向に引張り上げ
るビールテストの結果は、従来例の場合、バリアメタル
層と酸化膜との界面でのはがれ率を示し実施例の場合は
、バリアメタル層とポリサイド層との界面でのはがれ率
を示している。
ここで、はがれ率とは測定した全ワイヤ数を分母に、そ
の内はがれたワイヤ数を分子にとったものである。実施
例の場合のはがれ率はＯであった。
の内はがれたワイヤ数を分子にとったものである。実施
例の場合のはがれ率はＯであった。
以上のことより、実施例のボンディングパッド構造によ
ればバリアメタル層と絶縁酸化膜の間にポリサイド層を
形成することによりバリアメタル層に対しても絶縁酸化
膜に対しても機械的に良好な接合が得られボンディング
強度を増すことがわかる。これによりボンディングの信
頼性が高まり、半導体装置の信頼性を高めることができ
る。また、このようなボンディングパッド構造を得るた
めに特別な工程を追加しなくても半導体素子の構成材料
となるポリシリコン／モリブデンシリサイド（ポリサイ
ド）層を用いれば良い。
ればバリアメタル層と絶縁酸化膜の間にポリサイド層を
形成することによりバリアメタル層に対しても絶縁酸化
膜に対しても機械的に良好な接合が得られボンディング
強度を増すことがわかる。これによりボンディングの信
頼性が高まり、半導体装置の信頼性を高めることができ
る。また、このようなボンディングパッド構造を得るた
めに特別な工程を追加しなくても半導体素子の構成材料
となるポリシリコン／モリブデンシリサイド（ポリサイ
ド）層を用いれば良い。
このポリサイド層は、従来ボンディングパッド下の部分
は取り除いていたがこれを残すように加工すれば良くコ
ストは要らない。また、ポリサイド層の代わりにポリシ
リコン層のみを用いた場合でも同様の効果を得るこ＝と
ができる。
は取り除いていたがこれを残すように加工すれば良くコ
ストは要らない。また、ポリサイド層の代わりにポリシ
リコン層のみを用いた場合でも同様の効果を得るこ＝と
ができる。
また、第２図（ａ）〜（ｆ’）は本発明第２の実施例の
半導体装置におけるボンディングパッド部の製造工程を
説明する断面図である。
半導体装置におけるボンディングパッド部の製造工程を
説明する断面図である。
第２図（ａ）に示すように、第１の実施例同様Ｐ型シリ
コン基板（２０１）の表面にフィールド酸化膜（２０２
）を形成し、ゲート酸化膜（２０３）及びポリシリコン
層（２０４１） ／モリブデンシリサイド層（２０４２
）からなるゲート電極（２０４）を形成し、その後ｎ
型拡散層（２０５）を形成する。
コン基板（２０１）の表面にフィールド酸化膜（２０２
）を形成し、ゲート酸化膜（２０３）及びポリシリコン
層（２０４１） ／モリブデンシリサイド層（２０４２
）からなるゲート電極（２０４）を形成し、その後ｎ
型拡散層（２０５）を形成する。
？＄２図（ｂ）に示すように、ＣＶＤ法によりシリコン
酸化膜（２０６）を形成し、さらに表面を平坦化するた
めに全面にＢＰＳＧ膜．（２０７）を形成する。
酸化膜（２０６）を形成し、さらに表面を平坦化するた
めに全面にＢＰＳＧ膜．（２０７）を形成する。
この層間絶縁膜ＢＰＳＧ膜（２０７）上にポリシリコン
層（２０ｇ）をＬ Ｐ Ｃ Ｖ Ｄ （Ｌｏｗ Ｐｒｅ
ｓｓｕｒｅ ＣＶＤ）法により例えば４００人程度形成
する。
層（２０ｇ）をＬ Ｐ Ｃ Ｖ Ｄ （Ｌｏｗ Ｐｒｅ
ｓｓｕｒｅ ＣＶＤ）法により例えば４００人程度形成
する。
第２図（Ｃ）に示すように、ポリシリコン層（２０ｇ）
上にレジスト（２０９）でコンタクトのパターンを形成
し、このレジスト（２０９）をマスクにＣＤＨにより、
ポリシリコン膜（２（ｌＩ！）をエッチングし、続いて
ＢＰＳＧ膜（２０７）を一部、等方的にエッチングする
。さらにＲＩＥでエッチングされたＢＰＳＣ；膜（２０
７ａ）、シリコン酸化膜（２０８ａ）によりコンタクト
ホール（２１０）・を形成する。
上にレジスト（２０９）でコンタクトのパターンを形成
し、このレジスト（２０９）をマスクにＣＤＨにより、
ポリシリコン膜（２（ｌＩ！）をエッチングし、続いて
ＢＰＳＧ膜（２０７）を一部、等方的にエッチングする
。さらにＲＩＥでエッチングされたＢＰＳＣ；膜（２０
７ａ）、シリコン酸化膜（２０８ａ）によりコンタクト
ホール（２１０）・を形成する。
第２図（ｄ）に示すように、レジスト（２０９）を剥離
した後、スパッタ法によりＴｉ層（２１１）を２００人
程度形成し、連続して化成スバッタ法によりＴｉＮ層（
２１２）を７００人程度形成する。
した後、スパッタ法によりＴｉ層（２１１）を２００人
程度形成し、連続して化成スバッタ法によりＴｉＮ層（
２１２）を７００人程度形成する。
第２図（ｅ）に示すように、窒素雰囲気中で６００℃，
３０分のアニールを行なう。この時コンタクト部のＴｉ
層（２１１）は基板のＳｔと反応しＴｉＳｉ２となりコ
ンタクトを取ることができる。層間絶縁ｇＢＰｓＧ膜（
２０７ａ）上のポリシリコン層（２０ｇ）はＴｉ層（２
１１）と反応し、ＴｉＳｉ２層（２１３）となる。
３０分のアニールを行なう。この時コンタクト部のＴｉ
層（２１１）は基板のＳｔと反応しＴｉＳｉ２となりコ
ンタクトを取ることができる。層間絶縁ｇＢＰｓＧ膜（
２０７ａ）上のポリシリコン層（２０ｇ）はＴｉ層（２
１１）と反応し、ＴｉＳｉ２層（２１３）となる。
次にＡ４２合金（ＡＪ−Ｓ ｉ， ＡＪ−Ｓ ｉ−Ｃｕ
等） （２１４）をスバッタ法により８０００人程度形
成する。
等） （２１４）をスバッタ法により８０００人程度形
成する。
第２図（ｆ）に示すように、ＡＩ２合金（２１４）上に
レジストで配線パターンを形成しＲＩＥ法でＡ４合金層
（２１４） 、Ｔ ｉ Ｎ層（２１２）及びＴｉＳｉ２
（２１３）積層膜をエッチングし、配線を形成する。
レジストで配線パターンを形成しＲＩＥ法でＡ４合金層
（２１４） 、Ｔ ｉ Ｎ層（２１２）及びＴｉＳｉ２
（２１３）積層膜をエッチングし、配線を形成する。
このＡＪ２配線（２１５）上にパッシベーション膜とし
てＰＳＧ膜（２１Ｂ）をＣＶＤ法で形成し最後にボンデ
ィングのための孔をパッドに開口する。このパッドにワ
イヤー（２１７）をボンディングする。
てＰＳＧ膜（２１Ｂ）をＣＶＤ法で形成し最後にボンデ
ィングのための孔をパッドに開口する。このパッドにワ
イヤー（２１７）をボンディングする。
このような実施例の半導体装置の製造方法によるボンデ
ィングパッド構造では、ボンディングパッド部は、あら
かじめ形成されたポリシリコン層（２０８）と、バリア
メタル層であるＴｉｌｌとが反応し、Ｔ Ｌ Ｓ ｉ
２ （２１Ｂ）となるため、ボンディング強度は増し、
ボンディングの信頼性が高まり、半導体装置の信頼性を
高めることができる。また、ボンディングバッドと基板
間には、従来どおりフィールド酸化膜と層間絶縁膜があ
りパッドの容量（入力容ｆｆｉ）増加を防ぐことができ
、アブリケーション上の問題は起こらない。さらに、ボ
ンディングパッドは平坦化されたＢＰＳＧ膜（２０７）
上に形成されているため、外部より電圧を印加した際、
電界集中などを防ぐことができ、より信頼性の高い半導
体装置を得ることができる。
ィングパッド構造では、ボンディングパッド部は、あら
かじめ形成されたポリシリコン層（２０８）と、バリア
メタル層であるＴｉｌｌとが反応し、Ｔ Ｌ Ｓ ｉ
２ （２１Ｂ）となるため、ボンディング強度は増し、
ボンディングの信頼性が高まり、半導体装置の信頼性を
高めることができる。また、ボンディングバッドと基板
間には、従来どおりフィールド酸化膜と層間絶縁膜があ
りパッドの容量（入力容ｆｆｉ）増加を防ぐことができ
、アブリケーション上の問題は起こらない。さらに、ボ
ンディングパッドは平坦化されたＢＰＳＧ膜（２０７）
上に形成されているため、外部より電圧を印加した際、
電界集中などを防ぐことができ、より信頼性の高い半導
体装置を得ることができる。
尚、上記第２の実施例では、層間絶縁膜であるＢ Ｐ
Ｓ Ｇ Ｉｌｌ！ （２０７ａ）上に形成されたポリシ
リコン層（２０８）がその後の工程でＴｉ層（２１１）
と反応し、ＴｉＳｉ２層（２１３）となっているが、第
２の実施例同様の半導体装置の製造方法において、形成
するポリシリコン層及びＴｉ層の膜厚及び反応の状態に
より、ボンディングパッド部の構造が異なる場合がある
。それぞれのボンディングパッド部の構造断面図を第３
図（ａ）〜（Ｃ）に示す。
Ｓ Ｇ Ｉｌｌ！ （２０７ａ）上に形成されたポリシ
リコン層（２０８）がその後の工程でＴｉ層（２１１）
と反応し、ＴｉＳｉ２層（２１３）となっているが、第
２の実施例同様の半導体装置の製造方法において、形成
するポリシリコン層及びＴｉ層の膜厚及び反応の状態に
より、ボンディングパッド部の構造が異なる場合がある
。それぞれのボンディングパッド部の構造断面図を第３
図（ａ）〜（Ｃ）に示す。
第３図（ａ）に示すように、基板（３０１）上にフィー
ルド酸化膜（３０２）が形成され、この上部にシリコン
酸化膜（３０３），ＢＰＳＧ膜（３０４） ，ポリシリ
コン層（３０５），ＴｉＳｉ２層（３０Ｂ） ， Ｔ
ｉ層（３０７） ， Ｔ ｉ Ｎ層（３０８），ＡＪ２
層（３０９）が積層されており、これらをとり囲むよう
にパッシベーション膜（３１０）が形成され、ＡＪ２層
（３０９）の上にボンディングワイヤー（３１１）が接
続された構造となる。
ルド酸化膜（３０２）が形成され、この上部にシリコン
酸化膜（３０３），ＢＰＳＧ膜（３０４） ，ポリシリ
コン層（３０５），ＴｉＳｉ２層（３０Ｂ） ， Ｔ
ｉ層（３０７） ， Ｔ ｉ Ｎ層（３０８），ＡＪ２
層（３０９）が積層されており、これらをとり囲むよう
にパッシベーション膜（３１０）が形成され、ＡＪ２層
（３０９）の上にボンディングワイヤー（３１１）が接
続された構造となる。
また、第３図（ｂ）に示すように、基板（３０１）上に
フィールド酸化膜（３０２）シリコン酸化膜（３０３）
，ＢＰＳＧ膜（３Ｇ４），ＴｉＳｉ２層（３０Ｂ）
， Ｔ ｉ層（３０７） ， Ｔ ｉ Ｎ層（３０８）
． Ａ４２層（３０９）が積層されており、これらを
とり囲むようにパッシベーションａ （３１Ｇ）が形成
され、ＡＩ２層（３０’９）の上にボンディングワイヤ
ー（３１１）が接続された構造となる。
フィールド酸化膜（３０２）シリコン酸化膜（３０３）
，ＢＰＳＧ膜（３Ｇ４），ＴｉＳｉ２層（３０Ｂ）
， Ｔ ｉ層（３０７） ， Ｔ ｉ Ｎ層（３０８）
． Ａ４２層（３０９）が積層されており、これらを
とり囲むようにパッシベーションａ （３１Ｇ）が形成
され、ＡＩ２層（３０’９）の上にボンディングワイヤ
ー（３１１）が接続された構造となる。
さらに、第３図（Ｃ）に示すように基板（３０１）上に
フィールド酸化膜（３０２） ， シリコン酸化膜（３
０３） Ｂ Ｐ Ｓ Ｇ膜（３０４） ，ポリシリコン
層（３０５） ，ＴｉＳｉ２層（３０Ｂ） ， Ｔ ｉ
Ｎ層（３０ｇ） ， Ａ Ｊ層（３０９）が積層され
ており、これらをとり囲むようにパッシベーション膜（
３１０）が形成されこのＡ４層（３０９）の上にボンデ
ィングワイヤー（Ｃｌｌｌ）が接続された構造となる。
フィールド酸化膜（３０２） ， シリコン酸化膜（３
０３） Ｂ Ｐ Ｓ Ｇ膜（３０４） ，ポリシリコン
層（３０５） ，ＴｉＳｉ２層（３０Ｂ） ， Ｔ ｉ
Ｎ層（３０ｇ） ， Ａ Ｊ層（３０９）が積層され
ており、これらをとり囲むようにパッシベーション膜（
３１０）が形成されこのＡ４層（３０９）の上にボンデ
ィングワイヤー（Ｃｌｌｌ）が接続された構造となる。
以上のような構造においても、第２の実施例同様の効果
を得ることは言うまでもない。
を得ることは言うまでもない。
尚、本発明は、上記実施例に限られるものではない。例
えば、バリアメタル層としてＴｉ／ＴｉＮ層の代わりに
Ｔｉ−Ｗ合金を用いても上記実施例と同様の効果を得る
ことができる。
えば、バリアメタル層としてＴｉ／ＴｉＮ層の代わりに
Ｔｉ−Ｗ合金を用いても上記実施例と同様の効果を得る
ことができる。
［発明の効果］
以上詳述したように本発明のボンディングパッド構造に
よれば、ボンディングパッドのはがれを防ぎ、信頼性の
高い半導体装置を得ることができる。
よれば、ボンディングパッドのはがれを防ぎ、信頼性の
高い半導体装置を得ることができる。
第１図（ａ）〜（ｅ）は、本発明の第１の実施例による
半導体装置の製造工程を説明する断面図、第２図（ａ）
〜（ｒ）は、本発明の第２の実施例による半導体装置の
製造工程を説明する断面図、第３図（ａ）〜（Ｃ）は、
本発明の実施例によるボンディングパッド部の構造を示
す断面図、第４図は、本発明の第１の実施例及び従来例
によるワイヤーの引張強度とパッドはがれ率を示す表、 第５図（ａ）〜（ｅ）は、従来の半導体装置の製造工程
を説明する断面図である。 １０１，２０Ｌ．３ＯＬ，５０１・・・Ｐ型シリコン基
板、１０２，２０２，３０２．５０２・・・フィールド
酸化膜、１０４． ，２０８．３０５・・・ポリシリコ
ン層、１０４２・・・モリブデンシリサイド層、１０４
，ＬＯ４ｂ・・・ポリサイド層、１０Ｂ．Ｌ０６ａ，２
０６，２０８ａ，３０３・・・シリコン酸化膜、１０７
．１０７ａ．２０７．２０７ａ，３０４・Ｂ Ｐ Ｓ
Ｇ膜、１０Ｂ１ ，２１１，３０７．５０７１・・・Ｔ
ｉ層、１０８２ ，２１２，３０８．５０７２・・・Ｔ
ｉＮ層、２１３．３０Ｂ・・・Ｔ ｉ Ｓ ｉ ２層、
１０９，２１５，３０９，５０８・・・金属電極層（Ａ
Ｊ又は、ＡＪ合金）、 １１０，２１８，３１０．５０９・・・バッシベーショ
ン膜、
半導体装置の製造工程を説明する断面図、第２図（ａ）
〜（ｒ）は、本発明の第２の実施例による半導体装置の
製造工程を説明する断面図、第３図（ａ）〜（Ｃ）は、
本発明の実施例によるボンディングパッド部の構造を示
す断面図、第４図は、本発明の第１の実施例及び従来例
によるワイヤーの引張強度とパッドはがれ率を示す表、 第５図（ａ）〜（ｅ）は、従来の半導体装置の製造工程
を説明する断面図である。 １０１，２０Ｌ．３ＯＬ，５０１・・・Ｐ型シリコン基
板、１０２，２０２，３０２．５０２・・・フィールド
酸化膜、１０４． ，２０８．３０５・・・ポリシリコ
ン層、１０４２・・・モリブデンシリサイド層、１０４
，ＬＯ４ｂ・・・ポリサイド層、１０Ｂ．Ｌ０６ａ，２
０６，２０８ａ，３０３・・・シリコン酸化膜、１０７
．１０７ａ．２０７．２０７ａ，３０４・Ｂ Ｐ Ｓ
Ｇ膜、１０Ｂ１ ，２１１，３０７．５０７１・・・Ｔ
ｉ層、１０８２ ，２１２，３０８．５０７２・・・Ｔ
ｉＮ層、２１３．３０Ｂ・・・Ｔ ｉ Ｓ ｉ ２層、
１０９，２１５，３０９，５０８・・・金属電極層（Ａ
Ｊ又は、ＡＪ合金）、 １１０，２１８，３１０．５０９・・・バッシベーショ
ン膜、
Claims (2)
- （１）半導体基板上の、絶縁酸化膜上にポリシリコン層
及び高融点金属シリサイド層のうち少なくともどちらか
一方より構成される層を形成する工程と、 この層上にチタン層とその上部のチタンナイトライド層
とから成る積層及びチタン−タングステン合金層のうち
のどちらか一方より構成されるバリアメタル層を形成す
る工程と、 このバリアメタル層上にアルミニウム及びアルミニウム
合金のうちどちらか一方より構成される金属電極層を形
成する工程と、 この金属電極層にワイヤーをボンディングする工程とを
有することを特徴とする半導体装置の製造方法。 - （２）半導体基板上の絶縁酸化膜上にシリケイトガラス
膜を形成して平坦化する工程と、 このシリケイトガラス膜上にポリシリコン層及び高融点
金属シリサイド層のうち少なくともどちらか一方より構
成される層を形成する工程と、この層上にチタン層と、
その上部のチタンナイトライド層とから成る積層及びチ
タン−タングステン合金層のうちのどちらか一方より構
成されるバリアメタル層を形成する工程と、 このバリアメタル層上にアルミニウム及びアルミニウム
合金のうちどちらか一方より構成される金属電極層を形
成する工程と、 この金属電極層にワイヤーをボンディングする工程とを
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214852A JPH0316145A (ja) | 1989-03-14 | 1989-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-59702 | 1989-03-14 | ||
| JP5970289 | 1989-03-14 | ||
| JP1214852A JPH0316145A (ja) | 1989-03-14 | 1989-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0316145A true JPH0316145A (ja) | 1991-01-24 |
Family
ID=26400775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1214852A Pending JPH0316145A (ja) | 1989-03-14 | 1989-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0316145A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130789A (ja) * | 1993-11-04 | 1995-05-19 | Nec Corp | 半導体装置 |
| US6417568B1 (en) | 1999-03-12 | 2002-07-09 | Nec Corporation | Semiconductor device |
| JP2004128513A (ja) * | 2003-11-26 | 2004-04-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US6794732B2 (en) | 2001-07-25 | 2004-09-21 | Rohn Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7759803B2 (en) | 2001-07-25 | 2010-07-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CN105679813A (zh) * | 2014-12-03 | 2016-06-15 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
-
1989
- 1989-08-23 JP JP1214852A patent/JPH0316145A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130789A (ja) * | 1993-11-04 | 1995-05-19 | Nec Corp | 半導体装置 |
| US6417568B1 (en) | 1999-03-12 | 2002-07-09 | Nec Corporation | Semiconductor device |
| US6794732B2 (en) | 2001-07-25 | 2004-09-21 | Rohn Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7244635B2 (en) | 2001-07-25 | 2007-07-17 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7759803B2 (en) | 2001-07-25 | 2010-07-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8049343B2 (en) | 2001-07-25 | 2011-11-01 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2004128513A (ja) * | 2003-11-26 | 2004-04-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| CN105679813A (zh) * | 2014-12-03 | 2016-06-15 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| JP2016111084A (ja) * | 2014-12-03 | 2016-06-20 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| US9698103B2 (en) | 2014-12-03 | 2017-07-04 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734200A (en) | Polycide bonding pad structure | |
| US5225372A (en) | Method of making a semiconductor device having an improved metallization structure | |
| JPH0316145A (ja) | 半導体装置の製造方法 | |
| EP0186296A2 (en) | Method of producing a contact on a semiconductor device | |
| JPS61174767A (ja) | 半導体素子電極 | |
| JPS62154646A (ja) | 半導体装置の製造方法 | |
| JPH0778789A (ja) | 半導体装置の製造方法 | |
| JPS6035536A (ja) | 多層配線の製造方法 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| JP2590738B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0551182B2 (ja) | ||
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP2000208520A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPH0251273A (ja) | 半導体集積回路装置 | |
| JPH02290018A (ja) | 半導体装置の製造方法 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JP2001135639A (ja) | 半導体装置およびその製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JP2000031154A (ja) | 半導体装置製造方法 | |
| JPH01287963A (ja) | 半導体装置の製造方法 | |
| JP2000232100A (ja) | 半導体装置とその製法 | |
| JPH0290610A (ja) | 半導体集積回路の製造方法 |