JPH0282713A - スイッチング補助回路 - Google Patents
スイッチング補助回路Info
- Publication number
- JPH0282713A JPH0282713A JP63234169A JP23416988A JPH0282713A JP H0282713 A JPH0282713 A JP H0282713A JP 63234169 A JP63234169 A JP 63234169A JP 23416988 A JP23416988 A JP 23416988A JP H0282713 A JPH0282713 A JP H0282713A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- stage circuit
- bypass
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 2
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電源電圧外の中間電圧を出力するバッファ回路に関し、
スイッチングの高速化を目的とし、
第1の振幅を有する信号を出力する前段回路(1)と、
該前段回路の出力を受ける次段回路(2)との間に接続
され、該第1の振幅よりも大なる第2の振幅を有する信
号を出力するバイパス回路(3)と、該バイパス回路を
制御する制御回路とを有し、該前段回路(1)の時作時
には該バイパス回路(3)を働かせ該次段回路(2)の
入力端子の充放電を補助する。
該前段回路の出力を受ける次段回路(2)との間に接続
され、該第1の振幅よりも大なる第2の振幅を有する信
号を出力するバイパス回路(3)と、該バイパス回路を
制御する制御回路とを有し、該前段回路(1)の時作時
には該バイパス回路(3)を働かせ該次段回路(2)の
入力端子の充放電を補助する。
本発明は半導体装置において電源電圧外の中間電圧を出
力するバッファ回路に関する。
力するバッファ回路に関する。
近年の各種システムの高速化に伴い半導体の高速化が要
求されている。この為、スイッチング動作の速い装置が
必要になる。
求されている。この為、スイッチング動作の速い装置が
必要になる。
第5図に従来例としてオーブン・ドレイン型の出力回路
を示す。オープン・ドレインの出力電圧VouLは次段
回路6内のPチャネルMOS l−ランジスタ11とオ
フにした時、終端電圧VLLになる。PチャネルMOS
)ランジスタ11をオンにした時はそのオン抵抗と外
部抵抗RTの分圧となる。このオン抵抗を調整する為、
PチャネルMOSトランジスタ11のゲートに加える電
圧を電源電圧以外の中間電圧を加える場合がある。第3
図では前段回路5でこの中間電圧を入力電圧Vinに応
答して発生する。
を示す。オープン・ドレインの出力電圧VouLは次段
回路6内のPチャネルMOS l−ランジスタ11とオ
フにした時、終端電圧VLLになる。PチャネルMOS
)ランジスタ11をオンにした時はそのオン抵抗と外
部抵抗RTの分圧となる。このオン抵抗を調整する為、
PチャネルMOSトランジスタ11のゲートに加える電
圧を電源電圧以外の中間電圧を加える場合がある。第3
図では前段回路5でこの中間電圧を入力電圧Vinに応
答して発生する。
前段回路5はPチャネルMOS )ランジスタ10.
NチャネルMOSトランジスタ8、及びバイアス電圧v
llをゲートに受けるNチャネルMOSトランンジスタ
9より構成れる。
NチャネルMOSトランジスタ8、及びバイアス電圧v
llをゲートに受けるNチャネルMOSトランンジスタ
9より構成れる。
〔発明が解決しようとする課題]
しかし、中間電圧を用いた従来の回路では、直接電源が
電位を決定しない為、電圧が安定するには時間を要する
。本発明はかかる問題を解決し電源電圧以外の電圧を出
力する装置のスイッチングの高速性を高めることを課題
とする。
電位を決定しない為、電圧が安定するには時間を要する
。本発明はかかる問題を解決し電源電圧以外の電圧を出
力する装置のスイッチングの高速性を高めることを課題
とする。
第1図は本発明の原理図、第2図は原理説明のための波
形図(簡略化の為、低レベル側の出力電圧V。Lに関す
る動作波形)である。前記の課題は、第1の振幅を有す
る信号を出力する前段回路(1)と、該前段回路の出力
を受ける次段回路(2)との間に接続され、該第1の振
幅よりも大なる第2の振幅を有する信号を出力するバイ
パス回路(3)と、該バイパス回路を制御する制御回路
とを有し、該前段回路(1)の時作時には該バイパス回
路(3)を働かせ該次段回路(2)の入力端子の充放電
を補助することを特徴とするスイッチング補助回路によ
って解決される。
形図(簡略化の為、低レベル側の出力電圧V。Lに関す
る動作波形)である。前記の課題は、第1の振幅を有す
る信号を出力する前段回路(1)と、該前段回路の出力
を受ける次段回路(2)との間に接続され、該第1の振
幅よりも大なる第2の振幅を有する信号を出力するバイ
パス回路(3)と、該バイパス回路を制御する制御回路
とを有し、該前段回路(1)の時作時には該バイパス回
路(3)を働かせ該次段回路(2)の入力端子の充放電
を補助することを特徴とするスイッチング補助回路によ
って解決される。
即ち、本発明においては中間電圧を発生する前段回路(
1)とこれを受ける次段回路(2)との間にバイパス回
路(3)を設け、これを制御回路(4)でコントロール
する。
1)とこれを受ける次段回路(2)との間にバイパス回
路(3)を設け、これを制御回路(4)でコントロール
する。
入力信号の変化時に制御回路(4)によっである期間だ
けバイパス回路(3)を働かせスイッチングを補助する
のである。
けバイパス回路(3)を働かせスイッチングを補助する
のである。
第1図、第2図において定常状態時の電位と期待値の電
位差をE”、内部抵抗をR1負荷容量をCとした時V゛
・E’(1−12*c)で前段回路の出力電位は変化す
る。この時ある期間、バイパス回路〔実施例〕 第4図と第5図に本発明の一実施例を示す。
位差をE”、内部抵抗をR1負荷容量をCとした時V゛
・E’(1−12*c)で前段回路の出力電位は変化す
る。この時ある期間、バイパス回路〔実施例〕 第4図と第5図に本発明の一実施例を示す。
(本例は■。、に関する実施例である。)第4図は時間
制御式、第5図は電圧帰還式を用いた出力バッファ回路
である。
制御式、第5図は電圧帰還式を用いた出力バッファ回路
である。
図中、13は前段回路(中間電圧発生回路)、14は次
段回路、15はバイパス回路、16は制御回路、17.
20.21はPチャネルMOS )ランジスタ、(8
,19゜23はNチャネルMOS )ランジスタ、2
2は外部抵抗RT、 24は遅延素子として用いたイン
バータ、25はNANDゲート、26はインバータ、V
inは入力電圧、Voutは出力電圧、■、はバイアス
電圧、vo。は電源電圧、VSSは接地νLLは外部電
圧を示す。
段回路、15はバイパス回路、16は制御回路、17.
20.21はPチャネルMOS )ランジスタ、(8
,19゜23はNチャネルMOS )ランジスタ、2
2は外部抵抗RT、 24は遅延素子として用いたイン
バータ、25はNANDゲート、26はインバータ、V
inは入力電圧、Voutは出力電圧、■、はバイアス
電圧、vo。は電源電圧、VSSは接地νLLは外部電
圧を示す。
第4図に於いて、前段回路1次段回路、バイパス回路と
制御回路はそれぞれ13,14.15と16である。
制御回路はそれぞれ13,14.15と16である。
制御回路16はチョッパー回路であり、入力信号V1.
.が“L”から“11”に変化した後一定期間のパルス
状の信号を発生してNチャネルMOS l−ランジス
ク23のゲートへ与える。このパルス期間中にバイパス
回路15が働き前段回路13のスイッチングを速くして
いる。
.が“L”から“11”に変化した後一定期間のパルス
状の信号を発生してNチャネルMOS l−ランジス
ク23のゲートへ与える。このパルス期間中にバイパス
回路15が働き前段回路13のスイッチングを速くして
いる。
第5図に於いて、27は前段回路、28は次段回路、2
9はバイパス回路、30は制御回路である。この回路は
電圧帰還による制御回路30で、PチャネルMOSトラ
ンジスタ39とNチャネルMOSトランジスタ40とか
らなるインバータが帰還回路であり、次段回路28の入
力電圧を参照し帰還信号を発生している。
9はバイパス回路、30は制御回路である。この回路は
電圧帰還による制御回路30で、PチャネルMOSトラ
ンジスタ39とNチャネルMOSトランジスタ40とか
らなるインバータが帰還回路であり、次段回路28の入
力電圧を参照し帰還信号を発生している。
入力信号Vinが“°L”の期間、NチャネルMOS
l−ランジスタ32.37.38の状態はオフ、オフ
、オンである。この信号が°°H”に変化時はNチャン
ネルMOSトランジスタ32,37.38の状態はオフ
、オン、オンとなる。これによりバイパス回路29が働
き次段回路28の入力電圧は“H”から“し”に2、激
に変化する。
l−ランジスタ32.37.38の状態はオフ、オフ
、オンである。この信号が°°H”に変化時はNチャン
ネルMOSトランジスタ32,37.38の状態はオフ
、オン、オンとなる。これによりバイパス回路29が働
き次段回路28の入力電圧は“H”から“し”に2、激
に変化する。
すると帰還回路からの信号が”L”から“11″に変化
してNチャネルMOSトランジスタ32.37.38の
状態はオン、オン、オフとなり前段回路27からの電圧
が次段回路28に加わる。尚41.42は遅延素子とし
て用いたインバータであり、NORゲート43の論理に
よって定常状態時における帰還回路の誤動作をキャンセ
ルしている。
してNチャネルMOSトランジスタ32.37.38の
状態はオン、オン、オフとなり前段回路27からの電圧
が次段回路28に加わる。尚41.42は遅延素子とし
て用いたインバータであり、NORゲート43の論理に
よって定常状態時における帰還回路の誤動作をキャンセ
ルしている。
3.15.29 ・・・バイパス回路4.16.30
・・・制御回路 〔発明の効果〕 この様にして本発明によって期待電圧に速く到達するこ
とが出来、スイッチング動作の速い装置の実現が可能と
なる。
・・・制御回路 〔発明の効果〕 この様にして本発明によって期待電圧に速く到達するこ
とが出来、スイッチング動作の速い装置の実現が可能と
なる。
第1図は本発明の原理図、第2図は原理説明の図は電圧
帰還式によるオープン・ドレイ型の出力バッファ回路を
示し、第5図は従来例の回路図である。 1.13.27 ・・・前段回路、 2.14.28 ・・・次段回路、 原理図 算l 口 動作−皮形図 ′IIrzI21 本定帆n−尖r&桐め口語図 第j 図 偵辷朱?1の凹鋒図 第5図
帰還式によるオープン・ドレイ型の出力バッファ回路を
示し、第5図は従来例の回路図である。 1.13.27 ・・・前段回路、 2.14.28 ・・・次段回路、 原理図 算l 口 動作−皮形図 ′IIrzI21 本定帆n−尖r&桐め口語図 第j 図 偵辷朱?1の凹鋒図 第5図
Claims (1)
- 【特許請求の範囲】 第1の振幅を有する信号を出力する前段回路(1)と、 該前段回路の出力を受ける次段回路(2)との間に接続
され、該第1の振幅よりも大なる第2の振幅を有する信
号を出力するバイパス回路(3)と、該バイパス回路を
制御する制御回路とを有し、該前段回路(1)の時作時
には該バイパス回路(3)を働かせ該次段回路(2)の
入力端子の充放電を補助することを特徴とするスイッチ
ング補助回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63234169A JPH0282713A (ja) | 1988-09-19 | 1988-09-19 | スイッチング補助回路 |
US07/407,074 US5043604A (en) | 1988-09-19 | 1989-09-14 | Output buffer circuit having a level conversion function |
EP89309442A EP0360525B1 (en) | 1988-09-19 | 1989-09-18 | Output buffer circuit having a level conversion function |
KR1019890013476A KR920010819B1 (ko) | 1988-09-19 | 1989-09-19 | 레벨 변환 기능을 갖는 출력버퍼회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63234169A JPH0282713A (ja) | 1988-09-19 | 1988-09-19 | スイッチング補助回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0282713A true JPH0282713A (ja) | 1990-03-23 |
Family
ID=16966747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63234169A Pending JPH0282713A (ja) | 1988-09-19 | 1988-09-19 | スイッチング補助回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5043604A (ja) |
EP (1) | EP0360525B1 (ja) |
JP (1) | JPH0282713A (ja) |
KR (1) | KR920010819B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992005634A1 (en) * | 1990-09-19 | 1992-04-02 | Fujitsu Limited | Semiconductor integrated circuit |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5105102A (en) * | 1990-02-28 | 1992-04-14 | Nec Corporation | Output buffer circuit |
JP2549743B2 (ja) * | 1990-03-30 | 1996-10-30 | 株式会社東芝 | 出力回路 |
DE4012914A1 (de) * | 1990-04-23 | 1991-10-24 | Siemens Ag | Cmos-schaltstufe |
CA2062414C (en) * | 1991-03-07 | 1999-03-30 | Satomi Horita | A circuit for interconnecting integrated semiconductor circuits |
US5206544A (en) * | 1991-04-08 | 1993-04-27 | International Business Machines Corporation | CMOS off-chip driver with reduced signal swing and reduced power supply disturbance |
US5132572A (en) * | 1991-08-12 | 1992-07-21 | Advanced Micro Devices, Inc. | High-speed CMOS-to-ECL translator circuit |
JP2922028B2 (ja) * | 1991-08-30 | 1999-07-19 | 株式会社東芝 | 半導体集積回路の出力回路 |
US5160860A (en) * | 1991-09-16 | 1992-11-03 | Advanced Micro Devices, Inc. | Input transition responsive CMOS self-boost circuit |
US5557221A (en) * | 1992-06-15 | 1996-09-17 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
JP3478580B2 (ja) * | 1992-12-28 | 2003-12-15 | ヒュンダイ エレクトロニクス アメリカ | 出力駆動回路 |
US5343094A (en) * | 1993-01-13 | 1994-08-30 | National Semiconductor Corporation | Low noise logic amplifier with nondifferential to differential conversion |
JP2896305B2 (ja) * | 1993-05-15 | 1999-05-31 | 株式会社東芝 | 半導体集積回路装置 |
US5483179A (en) * | 1994-04-20 | 1996-01-09 | International Business Machines Corporation | Data output drivers with pull-up devices |
JP3410547B2 (ja) * | 1994-05-24 | 2003-05-26 | 三菱電機株式会社 | 半導体装置の出力回路 |
US5510731A (en) * | 1994-12-16 | 1996-04-23 | Thomson Consumer Electronics, S.A. | Level translator with a voltage shifting element |
EP0805559B1 (de) * | 1996-04-29 | 2013-11-27 | Infineon Technologies AG | Treiberstufe |
DE19633714C1 (de) * | 1996-08-21 | 1998-02-12 | Siemens Ag | Schnelle, verlustleistungsarme und ECL-kompatible Ausgangs-schaltung in CMOS-Technologie |
US6043682A (en) * | 1997-12-23 | 2000-03-28 | Intel Corporation | Predriver logic circuit |
US6064223A (en) * | 1998-07-08 | 2000-05-16 | Intel Corporation | Low leakage circuit configuration for MOSFET circuits |
DE19906860C2 (de) * | 1999-02-18 | 2001-05-03 | Texas Instruments Deutschland | Tristate-Differenz-Ausgangsstufe |
US6377102B2 (en) * | 2000-02-29 | 2002-04-23 | Texas Instruments Incorporated | Load equalization in digital delay interpolators |
US6563342B1 (en) * | 2001-12-20 | 2003-05-13 | Honeywell International, Inc. | CMOS ECL output buffer |
FR2887089B1 (fr) * | 2005-06-09 | 2007-09-07 | France Etat | Dispositif formant porte logique adaptee pour detecter une faute logique |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58218225A (ja) * | 1982-06-12 | 1983-12-19 | Nippon Telegr & Teleph Corp <Ntt> | Mosトランジスタ増幅器 |
JPS5922414A (ja) * | 1982-07-29 | 1984-02-04 | Toshiba Corp | 自動利得制御回路 |
JPS60256222A (ja) * | 1984-05-31 | 1985-12-17 | Mitsubishi Electric Corp | トランジスタのベ−ス駆動回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4450371A (en) * | 1982-03-18 | 1984-05-22 | Rca Corporation | Speed up circuit |
US4453095A (en) * | 1982-07-16 | 1984-06-05 | Motorola Inc. | ECL MOS Buffer circuits |
JPS5943631A (ja) * | 1982-09-06 | 1984-03-10 | Hitachi Ltd | レベル変換入力回路 |
JPH0720060B2 (ja) * | 1985-08-14 | 1995-03-06 | 株式会社東芝 | 出力回路装置 |
JPS6315522A (ja) * | 1986-07-08 | 1988-01-22 | Nec Corp | 論理回路 |
US4841175A (en) * | 1987-01-23 | 1989-06-20 | Siemens Aktiengesellschaft | ECL-compatible input/output circuits in CMOS technology |
US4890019A (en) * | 1988-09-20 | 1989-12-26 | Digital Equipment Corporation | Bilingual CMOS to ECL output buffer |
-
1988
- 1988-09-19 JP JP63234169A patent/JPH0282713A/ja active Pending
-
1989
- 1989-09-14 US US07/407,074 patent/US5043604A/en not_active Expired - Lifetime
- 1989-09-18 EP EP89309442A patent/EP0360525B1/en not_active Expired - Lifetime
- 1989-09-19 KR KR1019890013476A patent/KR920010819B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58218225A (ja) * | 1982-06-12 | 1983-12-19 | Nippon Telegr & Teleph Corp <Ntt> | Mosトランジスタ増幅器 |
JPS5922414A (ja) * | 1982-07-29 | 1984-02-04 | Toshiba Corp | 自動利得制御回路 |
JPS60256222A (ja) * | 1984-05-31 | 1985-12-17 | Mitsubishi Electric Corp | トランジスタのベ−ス駆動回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992005634A1 (en) * | 1990-09-19 | 1992-04-02 | Fujitsu Limited | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
KR920010819B1 (ko) | 1992-12-17 |
EP0360525A2 (en) | 1990-03-28 |
KR900005455A (ko) | 1990-04-14 |
US5043604A (en) | 1991-08-27 |
EP0360525B1 (en) | 1994-03-09 |
EP0360525A3 (en) | 1990-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0282713A (ja) | スイッチング補助回路 | |
US6222403B1 (en) | Slew rate output circuit with an improved driving capability of driving an output MOS field effect transistor | |
JP2001144603A (ja) | レベルシフタ回路およびそれを含むデータ出力回路 | |
US10270363B2 (en) | CMOS inverter circuit that suppresses leakage currents | |
JPH0158896B2 (ja) | ||
JP2671787B2 (ja) | 出力バッファ回路 | |
JPH10322192A (ja) | レベル変換回路 | |
JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
JPH01200819A (ja) | メモリ集積回路 | |
JPH02119427A (ja) | 出力バッファ回路 | |
US6191624B1 (en) | Voltage comparator | |
JP3151329B2 (ja) | データ出力回路 | |
JPH024010A (ja) | 出力回路 | |
JPH0332113A (ja) | 半導体集積回路装置 | |
JP3396555B2 (ja) | 半導体ポンプ回路 | |
JPH05102830A (ja) | バツフア回路 | |
JPS6062238A (ja) | 論理回路 | |
JPS5963821A (ja) | トランジシヨンデイテクタ回路 | |
JPH08274606A (ja) | 出力バッファ回路 | |
JPH03124120A (ja) | 出力バッファ回路 | |
JP2944255B2 (ja) | 論理回路 | |
JPS62142417A (ja) | 論理回路 | |
JPH06350412A (ja) | レベルシフト回路 | |
JPS6384315A (ja) | 出力バツフア回路 | |
JPH05167432A (ja) | 論理回路 |