[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0262687A - Icカードの情報書込み方式及びicカード - Google Patents

Icカードの情報書込み方式及びicカード

Info

Publication number
JPH0262687A
JPH0262687A JP63214522A JP21452288A JPH0262687A JP H0262687 A JPH0262687 A JP H0262687A JP 63214522 A JP63214522 A JP 63214522A JP 21452288 A JP21452288 A JP 21452288A JP H0262687 A JPH0262687 A JP H0262687A
Authority
JP
Japan
Prior art keywords
data
writing
bytes
information
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63214522A
Other languages
English (en)
Other versions
JP2750704B2 (ja
Inventor
Toru Shinagawa
品川 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16657117&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0262687(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP21452288A priority Critical patent/JP2750704B2/ja
Priority to EP19890308694 priority patent/EP0357361B1/en
Priority to DE1989615082 priority patent/DE68915082T2/de
Publication of JPH0262687A publication Critical patent/JPH0262687A/ja
Priority to US07/925,416 priority patent/US5200600A/en
Application granted granted Critical
Publication of JP2750704B2 publication Critical patent/JP2750704B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K1/00Methods or arrangements for marking the record carrier in digital fashion
    • G06K1/12Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching
    • G06K1/128Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching by electric registration, e.g. electrolytic, spark erosion
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806Details of the card
    • G07F7/0833Card having specific functional components
    • G07F7/084Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Business, Economics & Management (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、ICカードの情報書込み方式に関゛し、詳
しくは、その処理プログラム等を記憶するEEPROM
へダウンロードでプログラム等を格納する場合にその書
込み処理が効率的にできるような情報書込み方式に関す
る。
[従来の技術] 従来、ICカードは、マイクロプロセッサの処理プログ
ラムがマスクROM内に格納されていて、その内容を変
更することはできなかったが、最近では、電気的消去可
能な不揮発性メモIJ(EEPROM)をプログラム用
メモリとして用いることによりプログラムが後から占込
め、その内容を後から変更することが可能となった。
また、ICカードでは、このEEPROMにプログラム
のほかに各種のI I)情報(識別情報或いは照合情報
)などの登録データについて後から書込むことが行われ
、このようなメモリと、−時的なデータの記憶等に使用
されるワークメモリとしてSRAM等のメモリとが用い
られている。
[解決しようとする課題] 一般に、SRAMは、EEPROMに対してその鼾込み
時間が比較的速い利点があるが電源を切ると記憶データ
が揮発する欠点がある。一方、EEPROMは、書換え
可能な不揮発性メモリとして使用できるが、1バイト当
たりの書込み時間がSRAMのμSオーダーに対してm
sオーダーとその書込み時間に多く時間を要する欠点が
ある。
そこで、従来は、大量のデータをEEPROMに書込む
際には、−、usRAMにデータを書込んでから、それ
をEEPROMに書込むようにしている。しかし、IC
カードではSRAM部分の容量をあまり大きく採らない
ので、通信バッファとして利用されるSRAMの領域の
サイズに制限があって、−度に限定された大きさのデー
タしか伝送できず、少量のデータ群に分割して大川デー
タを伝送して書込みを行っているのが現状である。
その結果、開始コード、コマンド、識別コード、終rコ
ード等のffi?Mするデータを含む書込みデータを何
回も伝送しなければならず、データ書込み及びその伝送
処理に手間がかかる。しかも、ICカードでは、書込み
処理が受信、書込み、確認の直列処理となっているため
に、前記のようなデータの分割は高速書込み処理の障害
となる。
この発明は、このような従来技術の問題点を解決するも
のであって、ICカードに情報を書込む場合に高速な書
込みが行えるICカードの情報書込み方式を提供するこ
とを[1的とする。
[課題を解決するための手段] このような目的を達成するためのこの発明のICカード
の情報書込み方式における構成は、プロセッサと、この
プロセッサのシステムプログラムを格納する第1の不揮
発性メモリ部と、アプリケーションプログラム又は登録
データ等を格納するa換え可能な第2の不揮発性メモリ
部と、各種の処理データを記憶する書換え可能な不揮発
性メモリ又は揮発性メモリからなる第3のメモリ部とを
有し、外部装置との間でデータの授受を行うICカード
において、第2のメモリ部はnバイト(nは2以上の整
数)の単位情報長を411位として指定された記憶位置
に情報を記憶するものであって、中位情報長の情報につ
いて外部からの書込み時間Hとその内部での書込み時間
tz  (ただし、tz>tt)とを有し、第3のメモ
リは単位情報長を記憶する領域を複数有し、mバイ) 
(mはnより小さい整数)のデータを複数の領域の1つ
に書込む処理時間t3と時間tl との和がmバイトの
受信時間と等しいか°これよりも短いものであって、プ
ロセッサがシステムプログラム又はアプリケーションプ
ログラムに従って外部装置から転送された冴込み情報の
うちmバイトのデータを受信したときにmバイトの受信
に応じてそれを複数の前記領域の1つに順次書込む処理
をし、単位情報長分の情報の書込みが前記領域の少なく
とも1以上に完rしていて、かつ転送された書込み情報
のmバイトの情報を受信しているときに単位情報長の書
込みが完了している領域の単位情報長分の情報を第2の
メモリに書・込む処理をするものである。
[作用] このように、第2のメモリを、例えば、内部に、・定の
単位情報長(例えば、32バイト、64バイト等)のラ
ッチ回路を内蔵した高速書込みl−1J能なEEPRO
Mを用いて構成し、ラッチされる前記の単位情報長(以
下必要に応じてページという)と等しい長さを単位とし
て外部装置から転送されてくる書込み情報をSRAM−
1に複数記憶し、外部装置からの書込みデータのS R
A M 士、への6込み処理と、SRAMJ−のデータ
のEEPROMへの書込み処理とを1ページの転送時間
の中で46行して行うようにしているので、外部装置か
らの情報の伝送中に転送情報のEEPROMへの書込み
を実行させることができ、転送データの井込み処理速度
を向」二させることができる。
[実施例コ 以下、この発明の一実施例について図面を参照して詳細
に説明する。
第1図は、この発明のICカードの情報書込み方式を適
用した一実施例のブロック図、第2図は、その書込み処
理のタイミングチャート、第3図は、そのSRAMから
EEPROMへデータを書込む場合の説明図である。
■は、ICカードであり、その内部にプログラムを格納
したマスクROM6と、アプリケーションプログラム又
は登録データ等を格納するEEFROM4と、通信バッ
ファ及び作業用として用いるSRAM5の各メモリと、
外部との信号の授受を行う人出力インタフェース2と、
各部を制御するプロセッサ(MPU)3とを有している
ここで、EEFROM4は、例えば、32バイトの情報
長り11位で高速書込みができるラッチ回路4aを内蔵
し、このラッチ回路4aとEEPROMのメモリ部4b
とをイfしている。そして、第2図に示すように、外部
からご込み時間tRで単位情報長(1ペ一ジ分、ここで
は32バイト)のデータを高速に書込むことができ、そ
の内部では、EEFROM4のメモリ部4bに、通常の
EEPROMとほぼ同様な書込み時間jvでその後に占
込みが行われる。この書込みは、ラッチ回路4a内に外
部からデータの格納が終了したことを判定して行われ、
自動的にラッチした1ページ(単位情報長)分のデータ
(32バイト)をそのメモリ部4bへ書込むものである
。なお、メモリ部4bのEEFROMは、ここでは、ラ
ッチ回路4aのラッチ情報長、32バイトを単位とする
ページ単位で各記憶領域が管理されるように構成されて
いる。
一方、第3図に示すように、SRAM5の領域には、1
ページの記憶長と同様の情報長(32バイト)を持つ受
信データ記憶領域Aと受信データ記憶領域Bとからなる
通信バッファ5bが設けられている。
そこで、第2図及び第3図に従って1ページ長を32バ
イトとした場合のデータ9込み手順について次に説明す
る。なお、以下の処理は、基本的には、外部装置から受
けたデータ書込みコマンドに応じてマスクROMBに記
憶されたシステムプログラム或いはEEPROM4に記
憶されたアプリケーションプログラムのうちのデータ書
込み処理プログラムが起動され、MPU3がそれを実行
することで行われるものとする。そして、入出力インタ
フェース2或いはMPU3の内部の1バイト分のレジス
タ等を有していて、MPU3は、lバイ) jll−位
で受信データを受けてSRAM5側へ寿込むものであっ
て、受信データの受信と書込み処理とが並行して独立に
行えるものとする。
なお、この明細書におけるアプリケーションプログラム
とは、基本的な制御を行うシステムプログラムに対する
ものであって、ICカードの仕様に応じて特定の機能付
けを行う処理プログラム或いはそのための動作プログラ
ムをいう。
さて、ICカード1は、外部装置から書込みコマンドと
ともに又はこれとは別に書込みデータの転送を受けたと
きに、これを前記の1ページの単位である32バイト単
位でEEPROM4に書込む処理を行う。ここで、外部
装置から伝送されるデータのバイト単位での受信順位を
、第2図に示すように、n(nは、1〜32)とし、1
バイトの伝送時間をtT、SRAM5への1バイト書込
み時間をts 、EEPROM4の内部のラッチ回路4
aへの1ページ書込み時間をtR,ラ、ソチ回路りa内
の1ペ一ジ分のデータのEEPROM4への書込み時間
をtwとすると、これらの関係が次の条件を滴定するも
のである。
tT >ts +tR・・・・・・・・・■32・tT
≧ts +tR+tw  ・・・・・・・・・■ただし
、32・tTは、1ペ一ジ分(単位情報長)を受信する
トータル受信時間である。
その書込み動作としては、MPU3が入出力インタフェ
ース2を介して書込みデータとしての伝送データを1バ
イト受信してそのデータをSRAM5へ一旦書込み、そ
の動作を1ページ長(32バイト)分くり返し、EEP
ROM4の記憶長単位である1ペ一ジ分(32バイト分
)のデータを受信した後、受信した最後の1バイト分の
データをSRAM5へ暦込み、さらに、次の1ペ一ジ分
の最初の1バイト分のデータを受信しているときに、1
つ前に受信した1バイト分のデータのSRAM5への書
込みが完了すると、その後に次の1バイトの受信が完了
するまでの残りの時間において、続いてすでに受信済み
の1ペ一ジ分のデータをSRAM5から読出してEEP
ROM4のラッチ回路4aへ書込む処理をする。その後
にMPU3は、次に受信された受信データの1バイトを
SRAM5に書込む。
一方、MPU3により1ペ一ジ分のデータが書込まれた
EEPROM4は、その外部からの暑込みデータをラッ
チ回路4aで受け、その書込みが終了すると、MPU3
の動作とは独立に、EEPROM4は、その内部におい
てラッチ回路4aからEEPROMのメモリ部4bの各
メモリセルへの冴込み動作に入る。そして、1ペ一ジ分
のデータの8込みを時間tw後にその1打込みを完了す
る。
EEPROM4がこの内部での1ペ一ジ分のデータの書
込みを行っている間、MPU3は、その書込み時間jw
の期間に、次の1ペ一ジ分の受信データをSRAM5の
受信データ記憶領域A又はBのいずれかに書込みむ処理
を継続しており、それが、前記の書込み終−rと同時か
、その後に完了する(0式参照)。そこで、この書込み
が完了した受信データ記憶領域B又はAのいずれかに記
憶されている1ペ一ジ分のデータが次に受信した1バイ
ト分の受信中にEEPROM4に再び書込まれる。この
ような繰り返しにより受信データが順次EEPROM4
に1ペ一ジ分単位で書込まれていく。
この処理状態を具体的に示すのが第2図であって、仮に
、受信データ記憶領域B上に外部装置から転送された受
信データが書込まれるもの(第3図の実線矢印参照)と
し、第2図に示すように、やがて、1ペ一ジ分の最後の
受信データが受信されて1ペ一ジ分(32バイト分)の
受信が終了すると、最後の1バイト分のデータのSRA
M5への占込みが続いて行われ、受信データ記憶領域B
に1ペ一ジ分のすべての受信データの書込みが終γする
。このときの処理の詳細を述べると、MPU3は、n 
= 32の1つ前の1ペ一ジ分の最後の1バイトの受信
から一定時間おいて(この一定時間は、転送方式とプロ
セッサの処理能力に応じて決まり、受信と占込みが同時
にできるものでは、この空き時間がほとんどな(でもよ
い)、次の1ペ一ジ分のn=1の1番目の1バイトの受
信処理に移り、n=1の1バイト目のデータを受信中に
前記のn=32の最後の1バイト分の受信データを受信
データ記憶領域Bに書込む。その後、続いて受信データ
記憶領域Bに記憶されている1ペ一ジ分の受信データを
読出してEEPROM4へ書込む。そして、その後に受
信中の1バイト分の受信データ(n = 1のデータ)
の受信が完了した時点でこれを受信データ記憶領域Aの
最初(n=1の位置)に書込んで記憶しく第3図の点線
矢印参照)、このようにしてその領域の先頭から順次1
バイト単位に受信データを格納していく。
この場合、1ペ一ジ分のデータのEEPROM4への古
込みは、ラッチ時間tRで済む。そして、このときラッ
チされた1ペ一ジ分のデータは、E−EPROM4の内
部の書込み時間twでEEPROM4の内部の各メモリ
セルへ書き込まれてい(。
この間にMPU3は、受信データ記憶領域Aを利用して
受信した次の受信データをそこに順次書込む処理をして
いる。
そこで、第3図に示すように、SRAM5上に設けられ
た受信データ記憶領域Aと受信データ記憶領域Bには、
1ベ一ソ分ごとに受信データが記憶され、これら領域が
交互に用いられる。このようにして−IELSRAMS
上に受信データが1ベ一ジ分記憶され、次の1ペ一ジ分
の最初の1バイト分のデータの受信動作とすでに記憶さ
れたSRAM 5−1−の1ペ一ジ分のデータのEEP
ROM4への井込み動作が並行して行われることになる
以上は、1ペ一ジ分の後で、次の1ペ一ジ分の受信デー
タの最初の1バイトを受信中にEEPROM4への書込
みを行うものであるが、EEPROM4のa込み時間j
wがさらに短ければ、EEPROM4への書込みは、1
ペ一ジ分の受4gデータが受信データ記憶領域A又はB
に記憶され、それが完了した後の次の1バイト受信中に
行われればよい。
ところで、EEPROM4への受信データの書込みは、
前述の0式で示されるように、受信データ記憶領域Aへ
の書込みが終γする以前にEEPROM4内の書込みが
終了するように設定されているため、以後同様に受信デ
ータ記憶領域A、 Bを交互に用いたデータ9込みを行
うことができ、このことによって通信バッファサイズに
依存しない大徹データの連続的な伝送・書込み処理を行
うことがでる。
なお、このような書込み処理を行うデータとしては、ダ
ウンロードで行うアプリケーションプログラムとか、各
種の登録データなどを挙げることができる。
以」二説明してきたが、実施例では、SRAM51ユに
2つの受信データ記憶領域AとBを設けているが、伝送
時間とEEPROMへのデータ書込み時間の関係によっ
ては、受信データ記憶領域数を3以」二としてもよい。
このように複数の受信データ記憶領域を設けた場合には
、最も古い受信データから先に読出してEEPROMに
書込むことになる。このように3以上の受信データ記憶
領域を設ければ、EEPROM4における内部書込み時
間jwが伸びたとき、或いは0式を滴定しないような条
件においてもデータの受信とその書込みとを行うことが
できる。このような場合には、実施例のように次の1ペ
一ジ分の最初の1バイトの受信データをSRAMに書込
んだ後にEEPROMに書込むような限定はされず、1
ペ一ジ分のS込みが完了した後で、かつ次のデータの受
信中においてEEPROM4への書込みが行われればよ
い。
実施例では、受信データを1バイトごとにSRAMに書
込んでいるが、数バイトを単位としてもよく、これは、
入出力インタフェース2或いはMPU3の内部のレジス
タ箋の容量とMPU3の受信データの処理能力とにより
決定されるものであって、受信データの受信と書込み処
理とが独立に行える最大バイト数まで可能である。
また、実施例では、ラッチ回路付きのEEPROMが1
つ設けられているが、これは、複数個設けられていても
よく、このような場合には、データを受信するSRAM
の受信データ記憶領域は、複数のEEPROMに分配で
きるように対応する数の受信データ記憶領域を設けるこ
とができる。
さらに、この発明におけるメモリの構成は、実施例では
SRAMとEEPROMの例を示しているが、SRAM
やEPROM等のメモリに限定されるものではない。
[発明の効果コ 以上説明したように、この発明では、データの伝送時間
よりも書込み時間の短いメモリと、例えば、ラッチ回路
付きのEEPROMのように外部からのデータの書込み
時間が短く、内部におけるデータ書込み時間が長いメモ
リとの2種を用い、書込み時間の長いメモリへのデータ
書込み処理時間内に伝送されるデータを格納するための
受信データ記憶領域を書込み時間の短いメモリ上に設け
て、かつその受信データ記憶領域のサイズを内部書込み
時間の長いメモリのアクセス単位長である情報長の整数
倍とすることにより、大量データの連続的書込みができ
、書込み処理能力を向上させることができる。
【図面の簡単な説明】 第1図は、この発明のICカードの情報書込み方式を適
用した一実施例のブロック図、第2図は、その書込み処
理のタイミングチャート、第3図は、そのSRAMから
EEPROMへデータを書込む場合の説明図である。 1・・・ICカード、 2・・・入出力インタフェース、 3・・・プロセッサ(MPU) 、4・・・EEPRO
M。 4a・・・ラッチ回路、5・・・SRAM。 6・・・マスクROM。 特許出願人 日立マクセル株式会社 代理人   弁理士 梶 山 信 是

Claims (2)

    【特許請求の範囲】
  1. (1) プロセッサと、このプロセッサのシステムプロ
    グラムを格納する第1の不揮発性メモリ部と、アプリケ
    ーションプログラム又は登録データ等を格納する書換え
    可能な第2の不揮発性メモリ部と、各種の処理データを
    記憶する書換え可能な不揮発性メモリ又は揮発性メモリ
    からなる第3のメモリ部とを有し、外部装置との間でデ
    ータの授受を行うICカードにおいて、第2のメモリ部
    はnバイト(nは2以上の整数)の単位情報長を単位と
    して指定された記憶位置に情報を記憶するものであって
    、前記単位情報長の情報について外部からの書込み時間
    t_1とその内部での書込み時間t_2(ただし、t_
    2>t_1)とを有し、第3のメモリは前記単位情報長
    を記憶する領域を複数有し、mバイト(mはnより小さ
    い整数)のデータを複数の前記領域の1つに書込む処理
    時間t_3と前記時間t_1との和が前記mバイトの受
    信時間と等しいかこれよりも短いものであって、前記プ
    ロセッサは前記システムプログラム又は前記アプリケー
    ションプログラムに従って前記外部装置から転送された
    書込み情報のうち前記mバイトのデータを受信したとき
    にmバイトの受信に応じてそれを複数の前記領域の1つ
    に順次書込む処理をし、前記単位情報長分の情報の書込
    みが前記領域の少なくとも1以上に完了していて、かつ
    前記転送された書込み情報のmバイトの情報を受信して
    いるときに前記単位情報長の書込みが完了している前記
    領域の前記単位情報長分の情報を第2のメモリに書込む
    処理をすることを特徴とするICカードの情報書込み方
    式。
  2. (2) プロセッサと、このプロセッサのシステムプロ
    グラムを格納する第1の不揮発性メモリ部と、アプリケ
    ーションプログラム又は登録データ等を格納する書換え
    可能な第2の不揮発性メモリ部と、各種の処理データを
    記憶する書換え可能な不揮発性メモリ又は揮発性メモリ
    からなる第3のメモリ部とを有し、外部装置との間でデ
    ータの授受を行うICカードにおいて、第2のメモリ部
    はnバイト(nは2以上の整数)の単位情報長を単位と
    して指定された記憶位置に情報を記憶するものであって
    、前記単位情報長の情報について外部からの書込み時間
    t_1とその内部での書込み時間t_2(ただし、t_
    2>t_1)とを有し、第3のメモリは前記単位情報長
    を記憶する領域を複数有し、mバイト(mはnより小さ
    い整数)のデータを複数の前記領域の1つに書込む処理
    時間t_3と前記時間t_1との和が前記mバイトの受
    信時間と等しいかこれよりも短く、かつ前記単位情報長
    の情報を受信する時間t_4がt_4≧t_1+t_2
    +t_3であって、前記プロセッサは前記システムプロ
    グラム又は前記アプリケーションプログラムに従って前
    記外部装置から入力された書込み情報のうち前記mバイ
    トのデータを受信したときにmバイトの受信に応じてそ
    れを複数の前記領域の1つに順次書込む処理をし、前記
    単位情報長分の情報の書込みが前記領域の少なくとも1
    以上に完了していて、かつ前記転送された書込み情報の
    mバイトの情報を受信しているときに前記単位情報長の
    書込みが完了している前記領域のうち最も古い単位情報
    長を記憶している領域の前記単位情報長分の情報を第2
    のメモリに書込む処理をすることを特徴とするICカー
    ドの情報書込み方式。
JP21452288A 1988-08-29 1988-08-29 Icカードの情報書込み方式及びicカード Expired - Lifetime JP2750704B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21452288A JP2750704B2 (ja) 1988-08-29 1988-08-29 Icカードの情報書込み方式及びicカード
EP19890308694 EP0357361B1 (en) 1988-08-29 1989-08-29 IC card and method for writing information therein
DE1989615082 DE68915082T2 (de) 1988-08-29 1989-08-29 Chipkarte und Verfahren zum Einscheiben von Daten in diese.
US07/925,416 US5200600A (en) 1988-08-29 1992-08-10 IC card and method for writing information therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21452288A JP2750704B2 (ja) 1988-08-29 1988-08-29 Icカードの情報書込み方式及びicカード

Publications (2)

Publication Number Publication Date
JPH0262687A true JPH0262687A (ja) 1990-03-02
JP2750704B2 JP2750704B2 (ja) 1998-05-13

Family

ID=16657117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21452288A Expired - Lifetime JP2750704B2 (ja) 1988-08-29 1988-08-29 Icカードの情報書込み方式及びicカード

Country Status (3)

Country Link
EP (1) EP0357361B1 (ja)
JP (1) JP2750704B2 (ja)
DE (1) DE68915082T2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484216A (ja) * 1990-07-26 1992-03-17 Toshiba Corp 半導体ディスク装置のデータ消去方法
JPH05242688A (ja) * 1992-02-27 1993-09-21 Hitachi Ltd フラッシュeepromを用いた記録再生装置
JPH064399A (ja) * 1992-06-22 1994-01-14 Hitachi Ltd 半導体記憶装置
JP2000148583A (ja) * 1992-06-22 2000-05-30 Hitachi Ltd 半導体記憶装置
JP2000163314A (ja) * 1992-06-22 2000-06-16 Hitachi Ltd 半導体記憶装置
JP2002236612A (ja) * 2002-01-21 2002-08-23 Hitachi Ltd 半導体記憶装置
US6549974B2 (en) 1992-06-22 2003-04-15 Hitachi, Ltd. Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner
US6731537B2 (en) 2001-09-12 2004-05-04 Renesas Technology Corp. Non-volatile memory device and data storing method
US6766417B1 (en) 1999-10-12 2004-07-20 Sony Computer Entertainment Inc. Entertainment apparatus, information processing unit and portable storage device
JP2004240993A (ja) * 2004-04-12 2004-08-26 Hitachi Ltd 半導体記憶装置
JP2005100470A (ja) * 2004-12-28 2005-04-14 Hitachi Ltd 半導体記憶装置
JP2005339581A (ja) * 2005-08-08 2005-12-08 Hitachi Ltd 半導体記憶装置
JP2008108281A (ja) * 2008-01-10 2008-05-08 Renesas Technology Corp 半導体ディスク装置
JP2011008790A (ja) * 2009-06-29 2011-01-13 Thomson Licensing 情報データをフラッシュメモリデバイスに書き込む際のライトエラーを処理する方法及び装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941361B2 (ja) * 1990-06-07 1999-08-25 株式会社東芝 携帯可能電子装置
US5410717A (en) * 1991-03-22 1995-04-25 Allen-Bradley Company, Inc. Removable function card for a programmable controller processor
JP3471842B2 (ja) * 1993-03-29 2003-12-02 株式会社東芝 データ管理装置、データ記憶装置およびデータ管理方法
FR2705811B1 (fr) * 1993-05-26 1995-07-07 Gemplus Card Int Procédé de fonctionnement d'une carte à microcircuit et carte correspondante.
JP3782840B2 (ja) 1995-07-14 2006-06-07 株式会社ルネサステクノロジ 外部記憶装置およびそのメモリアクセス制御方法
EP0978786A1 (de) 1998-08-05 2000-02-09 Siemens Aktiengesellschaft Interface-Schaltung und Verfahren zur Übertragung von Daten zwischen einer seriellen Schnittstelle und einem Prozessor
JP2003015954A (ja) * 2001-06-28 2003-01-17 Sharp Corp 半導体記憶装置および情報機器、半導体記憶装置のアクセス期間設定方法
JP4194600B2 (ja) * 2003-06-27 2008-12-10 富士通マイクロエレクトロニクス株式会社 データ転送方法及びシステム
DE10335612B3 (de) * 2003-08-04 2005-01-27 Giesecke & Devrient Gmbh Speichern von Daten in einem nicht-flüchtigen Speicher eines tragbaren Datenträgers
EP2306416A1 (en) 2009-09-25 2011-04-06 Incard SA Improved method for pre-personalizing an IC Card

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001550A (en) * 1975-12-04 1977-01-04 Schatz Vernon L Universal funds transfer and identification card
FR2401459A1 (fr) * 1977-08-26 1979-03-23 Cii Honeywell Bull Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable
JPS6246483A (ja) * 1985-08-22 1987-02-28 Casio Comput Co Ltd Icカ−ドにおけるデ−タ書込み方式
DE3640238A1 (de) * 1985-11-30 1987-06-25 Toshiba Kawasaki Kk Tragbare elektronische vorrichtung
US4816654A (en) * 1986-05-16 1989-03-28 American Telephone And Telegraph Company Improved security system for a portable data carrier
US4766293A (en) * 1986-06-26 1988-08-23 Visa International Service Association Portable financial transaction card capable of authorizing a transaction in foreign currencies
US4777355A (en) * 1986-12-24 1988-10-11 Mitsubishi Denki Kabushiki Kaisha IC card and system for checking the functionality thereof
JPS63182795A (ja) * 1987-01-20 1988-07-28 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ポータブル・カードとその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484216A (ja) * 1990-07-26 1992-03-17 Toshiba Corp 半導体ディスク装置のデータ消去方法
JPH05242688A (ja) * 1992-02-27 1993-09-21 Hitachi Ltd フラッシュeepromを用いた記録再生装置
US6598115B2 (en) 1992-06-22 2003-07-22 Hitachi, Ltd. Semiconductor storage apparatus including a plurality of nonvolatile flash memories and utilizing logical to physical sector conversion
US6728826B2 (en) 1992-06-22 2004-04-27 Renesas Technology Corp. Semiconductor storage device in which commands are sequentially fed to a plurality of flash memories to continuously write data
JP2000163314A (ja) * 1992-06-22 2000-06-16 Hitachi Ltd 半導体記憶装置
US8001319B2 (en) 1992-06-22 2011-08-16 Solid State Storage Solutions, Inc. Semiconductor storage device
US6457092B1 (en) 1992-06-22 2002-09-24 Hitachi, Ltd. Semiconductor disk storage apparatus including a plurality of flash memories and a buffer memory to continuously write data responsive to first and second write commands
US6549974B2 (en) 1992-06-22 2003-04-15 Hitachi, Ltd. Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner
JPH064399A (ja) * 1992-06-22 1994-01-14 Hitachi Ltd 半導体記憶装置
JP2000148583A (ja) * 1992-06-22 2000-05-30 Hitachi Ltd 半導体記憶装置
US6766417B1 (en) 1999-10-12 2004-07-20 Sony Computer Entertainment Inc. Entertainment apparatus, information processing unit and portable storage device
US6731537B2 (en) 2001-09-12 2004-05-04 Renesas Technology Corp. Non-volatile memory device and data storing method
JP2002236612A (ja) * 2002-01-21 2002-08-23 Hitachi Ltd 半導体記憶装置
JP2004240993A (ja) * 2004-04-12 2004-08-26 Hitachi Ltd 半導体記憶装置
JP2005100470A (ja) * 2004-12-28 2005-04-14 Hitachi Ltd 半導体記憶装置
JP2005339581A (ja) * 2005-08-08 2005-12-08 Hitachi Ltd 半導体記憶装置
JP2008108281A (ja) * 2008-01-10 2008-05-08 Renesas Technology Corp 半導体ディスク装置
JP2011008790A (ja) * 2009-06-29 2011-01-13 Thomson Licensing 情報データをフラッシュメモリデバイスに書き込む際のライトエラーを処理する方法及び装置

Also Published As

Publication number Publication date
EP0357361B1 (en) 1994-05-04
EP0357361A3 (en) 1990-10-31
DE68915082T2 (de) 1994-09-08
DE68915082D1 (de) 1994-06-09
JP2750704B2 (ja) 1998-05-13
EP0357361A2 (en) 1990-03-07

Similar Documents

Publication Publication Date Title
JPH0262687A (ja) Icカードの情報書込み方式及びicカード
US5200600A (en) IC card and method for writing information therein
KR930014577A (ko) 반도체 기억장치
JPH0146892B2 (ja)
JPH03252993A (ja) E↑2promの情報書込み装置
JPH11110339A (ja) Dmaコントローラ
JPH07311708A (ja) メモリカード
JPH0449142B2 (ja)
US7600068B2 (en) Programmable control interface device
JPH01197895A (ja) 携帯可能電子装置のメモリ登録方式
JPS6051188B2 (ja) 磁気バブルメモリの駆動法
JPS63168720A (ja) メモリバツフア装置
JP3030821B2 (ja) Icカードデータ伝送システム
JP2865476B2 (ja) Icメモリカードにおけるデータ入出力方式およびicメモリカードならびにicメモリカードシステム
SU1277129A1 (ru) Многопроцессорна вычислительна система
JPS59167734A (ja) ダイレクト・メモリ・アクセス制御方式
KR910002930B1 (ko) 마이크로콤퓨터용 펄스입출력처리장치
JP3113267B2 (ja) Icカード
JPS6230461B2 (ja)
JP2005018563A (ja) マイクロコントローラ装置
JPH06214939A (ja) Dmaコントローラ
SU1283760A1 (ru) Устройство дл управлени микропроцессорной системой
JPH04199228A (ja) 半導体集積回路装置
JPS5562580A (en) Buffer memory unit
JP3370222B2 (ja) シーケンサ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11