JPH025465A

JPH025465A - 半導体装置

Info

Publication number: JPH025465A
Application number: JP15471388A
Authority: JP
Inventors: Hideshi Ito; 伊藤　秀史; Isao Yoshida; 功吉田; Mineo Katsueda; 勝枝　嶺雄
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-06-24
Filing date: 1988-06-24
Publication date: 1990-01-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は高周波電力増幅器を構成する高周波高出力素子
に係り、特に増幅器の効率、出力補償を行なうに好適な
、モノリシックに可変容量ダイオードを内蔵したパワー
ＭＯＳＦＥＴの半導体チップ構造に関する。

〔従来の技術〕

高周波出力素子については、昭和５９年６月発行の沖電
気研究開発第１２３号ＶＯ１５１，電２ｐ２５〜５０に
１−低電圧高効率８００　ＭＨｚのＭ　Ｉ　ＣＪとして
、チップ状のトランジスタ、キロバンタ、抵抗を使用し
、ボンディングワイヤならびに基板上に形成したパター
ンをインダクタンスとして使用し、小型化、高性能化が
図れることが記載されている。

このような、従来の装置では、高出力素子として個別の
半導体チップを用い、この素子の入出力インピーダンス
と整合を取るために、コイルやストリップラインのイン
ダクタンスとコンデンサーを使用して整合回路を構成す
るように相互に接続し、特定の周波数や出力で、出力や
効率が最良になるように整合回路を調整し、固定してい
る。

〔発明が解決しようとする課題〕

上記従来技術によれば、周波数が変化した時の出力の低
下や、電力制御等により、出力が変化シた時の効率の低
下を防止するという点については配慮されていない。し
たがって周波数帯域の広い場合に、帯域の端において出
力が低下することや、出力電力を制御した場合に、効率
が低下するという問題があった。

また、個別に半導体基体を使用して、プリント基板、又
はセラミック基板上にお（・て相互に接続することによ
り、整合回路を形成するために、増幅器全体の寸法が大
きくなるという問題があった。

本発明の目的は、一つの基板上の整合回路内に、効率、
出力補償回路を内蔵し、その補償回路と整合回路の１部
をパワーＭＯ８Ｆ’ＥＴの１チツプ内に一体におさめる
ことのできる半導体装置を提供することにある。

〔課題を解決するための手段〕

上記目的は、一つの半導体基板において、ＭＯＳＦＥＴ
のス出力整合回路内の並列コンデンサーに直列に、かつ
、一体に可変容量ダイオードを挿入し、このダイオード
の容量を変化させて整合回路の帯域特性を変化させイ）
ことにより、効率、出力の補償は遠戚される。

また、この可変容量ダイオードは、パワーＭＯＳＦＥＴ
における基板表面へのチャネル部ｐ層拡散、高耐圧ｎ層
拡散及びソースドレインｎ十層拡散等の工程を利用する
ことにより、パワーＭＯＳＦＥＴの同一・チップ内に形
成することが出来ろ。

これらを相互に表面電極配線で接続することにより、モ
ノリシック化が達成できる。

〔作用〕

整合回路内（７）可変容債ダ・イオ・−・ドは、出力、
効率の変化に応じて、直流電圧が与えられるように設定
きれ、その電圧により容量が変化する。これにより、整
合回路の帯域特性は変化し２、最適の整合状態となり、
＠率、出力は回復する。

また、パワーＭＯＳＦＥＴの基板であるｐ−層表面に形
成さハる。チャネル部ｐ−拡散層とソース・ドレインｒ
ｉ４拡散層のｐｎ接合は、ρ−層とチャネル部ｐ−層の
濃度比は１０−”程度であり、充分超階段接合と見なす
ことができ、可変容量タイオードとなる。この可変容量
ダイオードは、パワーＭＯＳＦＥＴ形成工程がそのまま
利用でき、ＭＯＳＦＥＴの基板は接地電極となっている
ため、これらは、１チツプ上にモノリシックに形成する
ことができる。

〔実施例〕

以下、本発明の一実施例につ〜・て図面を参照し説明す
る。第１図は本実施例の可変容量ダイオードを含むＭＯ
ＳＦＥＴチップの断面図である。

１０１はパワーＭＯＳＦＥＴであり、１０４はパワーＭ
ＯＳＦＥＴＩＱｌのドレインに接続されるインダクタン
ス、１０４はインダクタンス１０１に接続されるコンデ
ンサー　１０２はコンデンサー１０３に直列に接続され
、他端はＭＯＳＦＥＴ基板に接続された可変容量ダイオ
ードである。

パワーＭＯＳＦＥＴＩＯＩはｐ−／ｐ十半導体結晶基板
に、通常の選択不純物拡散、ホトレジストによる部分蒸
着等の技術をもって形成される。可変容量ダイオード１
０２は前記パワーＭＯＳＦＥＴ１０１形成時に同時に形
成される。すなわち、表面のｎ拡散１２０２は０３μｍ
〜０，５□□○深さで、１０１９個／７以Ｅの不純物濃
度であり、下層のｐ−拡散層２０１は約０８μｍの深さ
で、不純物濃度は１０ｆａ個／ＩＺ７Ｆ！のオーダーで
あり、エピタキシャルとｐ−層２０４の不純物濃度は１
０１４個／ｄのオーダーであり、下層ｐ−拡散層２０】
とエピタキシャルｎ層２０２の不純物濃度の比は１０２
　となる。

このことにより、このｎｐ接合は超階段接合となり、充
分に可変容量ダイオードとして、動作する。

コンデンサー１０３は酸化模２０５を上下のＡ　７電極
２０３．２０６でサンドイッチ状にはさみ込んだ構造を
しており、損失の少ない良好なコンデンサーとなる。

インダクタンス１０４は２層のＡｌｔ極を用い、下層の
Ａｌ電極２０７をスパイラル状に形成する。

第２図は上記チップの電極パターンを示す平面構造の１
例である。Ｓ、Ｇ、Ｄは各々ソース、ゲート、ドレイン
１ｔｉのバ、ソドである。Ｃは制御部へ接続するための
パッドである。ここではＡＡ電極のみを表わし、ゲー）
（Ｍｏ）は表示していない。

第３図は本チップの等価回路１００と本チップを用いた
整合回路と帯域特性制御の一例である。

信号は入力１より入りトランジスタ、整合回路を通り出
力端子２に出力される。モニタ一部３０１で出力をモニ
ターし、制御部３０２により、可変容量ダイオード１０
２に電圧を与え１０２の容量を変化させる。３は制御部
の電源端子、４はパワーＭＯＳＦＥＴの電源端子である
う笛４図、第５図は、本実施例による改善効果を曲線図で
示す。このうち、第４図は効率の改善効果を破線Ｅで示
す。従来の技術では、たとえば曲線Ｃは点Ｃで整合をと
った時の出力、電力と電力効率の関係を示す。これによ
り点Ｃで効率最大で、出力を低下させるにつれ、効率も
低下することがわかる。曲線Ａ、Ｂは各４点ａ、ｂで整
合をとった時のものである。本発明によれば、出力を低
下させた時Ｋ、可変容量ダイオードの容量変化により、
整合をとり直すため、点線Ｅの様にほとんどフラットな
線となり、効率の低下はほとんどない。

第５図は周波数を変化させた時の出力電力の改善効果（
破線Ｆ）を示したもので、第４図の場合と同様Ｋ、周波
数が変化（ａ−＋Ｃ）しても出力はほとんど水平で低下
することがないことが示される。

〔発明の効果〕

本発明は以上説明したように構成され、一つの半導体チ
ップ内に出力、効率の補償回路を内蔵しているので、出
力、効率の低下がなく、特性が安定し増幅器の消費電力
が低減され、虜源のバッテリーの寿命が伸びる。また、
整合回路の１部も１チツプ内に内蔵しているので、増幅
器の小型化が図れる等の効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例の可変容量ダイオードを含む
ＭＯＳＦＥＴチップの縦断面図である。第２図は第１図に対応する電極パターンの平面図である
。第３図は整合回路の回路図である。第４図および第５図は本発明の詳細な説明するための曲
線図である。１０１・・・パワーＭＯＳＦＥＴ、２０５．ＰＳＧ。１０２・・・可変容量ダイオード、３０１・・・モニタ
ー部、１０３・・・コンデンサー　３０２・・・制御部
、１０４・・・インダクタンス、ｌ・・・入力端子、２
０５・・・酸化膜（ＰＳＧ）、２・・・出力端子、２０
６・・・ダイオードの電極、２０３・・・ＡＪ電極、２
０４・・・エピタキシャルｎ−層。代理人　弁理±　　７□１，１１．ヵ（パ：丈−−−・し＝」丸、２第　　２　図り一一一一一一±− −−−」２６、ｆ　　ｐｓＱ

Claims

【特許請求の範囲】１、一つの半導体基体の一主表面において、ＭＯＳＦＥ
Ｔの入出力整合回路内の並列コンデンサに直列に、かつ
一体に可変容量ダイオードを形成し、このダイオードの
容量の変化により上記整合回路の帯域特性を変化させる
ことを特徴とする半導体装置。２、上記可変容量ダイオードは、上記ＭＯＳＦＥＴのチ
ャネル部ｐ層拡散、高耐圧ｎ層拡散およびソースドレイ
ンｎ＾＋拡散を利用することによりＭＯＳＦＥＴの同一
チップ内に形成した請求項１に記載の半導体装置。