[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH02126625A - 半導体ウエーハ接合方法 - Google Patents

半導体ウエーハ接合方法

Info

Publication number
JPH02126625A
JPH02126625A JP28005588A JP28005588A JPH02126625A JP H02126625 A JPH02126625 A JP H02126625A JP 28005588 A JP28005588 A JP 28005588A JP 28005588 A JP28005588 A JP 28005588A JP H02126625 A JPH02126625 A JP H02126625A
Authority
JP
Japan
Prior art keywords
wafers
mirror
mirror face
semiconductor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28005588A
Other languages
English (en)
Other versions
JPH0636407B2 (ja
Inventor
Masami Nakano
正己 中野
Takao Abe
孝夫 阿部
Yasuaki Nakazato
中里 泰章
Tokio Takei
武井 時男
Atsuo Uchiyama
敦雄 内山
Katsuo Yoshizawa
吉沢 克夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP63280055A priority Critical patent/JPH0636407B2/ja
Publication of JPH02126625A publication Critical patent/JPH02126625A/ja
Publication of JPH0636407B2 publication Critical patent/JPH0636407B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Element Separation (AREA)
  • Die Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、鏡面研磨された2枚の半導体ウェーハの該鏡
面を、相互に直接または酸化膜を介して接合させる半導
体ウェーハ接合方法に関する。
[従来の技術] 半導体電子装置の製造における、基体プロセスとしての
不純物の導入技術としては、現在熱拡散法及びエビタキ
ンヤル成長法などがほぼ技術的に確立されたものとして
多用されている。しかし、これらの方法でパワーデバイ
スを作ろうとすると、熱拡散によるコレクタ拡散あるい
はエビタキンヤル成長による100ΩC−以上の高抵抗
層の形成における技術的な限界があって、高耐圧大容積
化に難点がある。
また、特に、半導体集積回路において、個々の素子を誘
電体で分離する誘電体分離技術がその寄生容量及び分離
耐圧の点で優れているにも拘わらず、基板の反りが大き
過ぎるため、製造技術上非常に問題がある。
鏡面研磨された2枚のシリコンウェーハの該鏡面を相互
に直接又は酸化膜を介して接合する方法は、従来あまり
注目されていなかったが、最近に至って上述したパワー
デバイス基板または誘電体針#!基板の製法として非常
に注目されるようになった。何れの応用についても、上
述した従来法の欠点を著しく改善し得る。
かかるノリコンウェーハの接合方法は、上述のような目
的のための利用を意図したものではないが例えば特公昭
39−17869号が開示されている。
現在、ノリコンウェーへの接合法としては、鏡面ノリコ
ンウェーハを室温空気中で重ね合わせ、これを弔に高温
例えば1100℃、2時間位、酸素/窒素比!15の雰
囲気で加熱する方法、及び、特に間に酸化膜が介在する
場合には張り合わせに際しウェーハ間に直流又は交流電
圧を加えてウェーハ間に働く静電吸引力を利用し、更に
窒素気流中で加熱する方法がとられている。
ノリコノウェーハの接合において技術的な問題点は、2
枚の鏡面ウェーハが相対応する接合面において、接合が
不充分な未擾合部が部分的に現れ通称ボイドを形成する
ことである。かかるボイドの発生を抑えるためにその原
因の究明が行われており、原因としてウェーハの表面に
付着する塵埃、汚れあるいは傷が考えられ、特に塵埃は
、ボイド発生の最大の原因であるとして注目されている
しかし、これらの原因の除去によって完全なボイドの除
去はできないことを発明者は実験によって確かめた。
また、シリコンウェーハの改良接合技術としては、例え
ば特開昭61−182216号公報に、半導体基板の接
合の際の雰囲気として半導体を透過し又は半導体に吸収
されやすいガスを使用することにより、ボイドの発生を
防止する方法が開示されている。しかし、−度接合面に
ガスがホールドされると、それらのガスを透過吸収によ
って除去することは、現実には非常に困難がある。
[発明が解決しようとする諜jli] 本発明の目的は、上記問題点に鑑み、ボイドの発生を実
質的にしかも再現性よく除去することができる半導体ウ
ェーハ接合方法を提供することにある。
[課題を解決するための手段〕 この目的を達成するために、本発明に係る半導体ウェー
ハ接合方法では、2枚の半導体ウェー/%の鏡面の表面
粗さを、中心線平均粗さでいずれも0.5nm以下にし
たものが用いられる。酸化膜を介する場合は、かかるQ
、5na+以下の表面粗さの鏡面ノ1.じンウエーハの
一方又は両方を酸化したのち接合する。
本発明は、接合される2枚の半導体ウェーハはシリコン
ウェーハに限られず、シリコンウェーハと化合物半導体
ウェーハの組み合わせ、同種又は異種の化合物半導体ウ
ェーハの組み合わせ、或は混晶比が同一又は異なる化合
物半導体ウェーハの組み合わせにも適用される。
[作用〕 半導体ウェーハの直接接合において、その相対する鏡面
の表面粗さが小さい方が良いということはその接合の理
論的考察から自明のことであるが、従来の半導体ウェー
への接合技術においては、半導体ウェーへの鏡面化に関
して特別な配慮が行われず、鏡面が数人のレベルでどの
程度の粗さになればボイドの発生が妨げられるかどうか
について充分な技術的検討が行われなかった。すなわち
、半導体鏡面ウェーハの而粗さは、100〜500人と
いわれているが、鏡面粗さは、鏡面化の主流技術である
メカノケミカルボリッノングでどこまで小さくすること
ができるかについて検討が行われておらず、盲目的に、
鏡面といえば理想的なある種の平面を漠然と想念するだ
けであった。
本発明者は、公知の半導体ウェーハ接合技術を種々検討
したが、いずれも満足な結果が得られず、更に研究を進
めたところ、半導体ウェーハの相対する鏡面または酸化
膜形成前の鏡面の粗さが接合面の接合に著しく影響し、
その鏡面の粗さを平均中心粗さ表示で0.5n@(5人
)以下にするとボイドフリーの接合ができることを発見
して本発明に到達した。
このような鏡面シリコンウェーハの接合に際しては必ず
しもホットプレスを行う必要はなく、単に両鏡面を軽く
接触し、指で挟む程度の圧力を加えれば完全な接合が行
われる。また、2枚のウェーハの中心部により多くの圧
力がかかるように、あるいは選ね合わせた後、中心から
外方に圧力を加えることにより、内部に雰囲気ガスがト
ラップされることを容易に避けることができる。多少残
っていても後の加熱工程でこれを除(ことができる。
空気中で重ね合わせが行われた場合、内部にトラップさ
れるガス組成は空気であるので、僅かなトラップガスと
ウェーハのバルクの中に吸収拡散される。
このようにして、接合面は一種の真空状態となるので接
合面にはウェーハ接合体の外表面を介して大気圧が加わ
り、従来のようにホットプレスをしなくとも接合が進行
し、理想的なモノリシック状態となる。
この接合後、無加圧状態で加熱するとより強固な接合と
なる。この接合強さは、引っ張り強さを測定したところ
150に9/c@’を超えることがわかった。これは<
100>方向のバルクのそれにほぼ等しい。かかるウェ
ーハを数mm角に切断したところ剥離はなく、シリコン
デバイスの製作工程における熱サイクルを加えても、接
合ウェーハの接合面の剥離はなく、引っ張り強さの低下
もなかった。これによって、シリコンデバイスのバルク
中のモノリシックな接合と等価であることがわかった。
ここで、本発明者は、半導体ウェーハのボイド検査方法
として種々検討したが、X線回折法を用いるのが極めて
有効であることを知見した。従来のボイド検査方法とし
ては赤外線透過方法、超音波探傷方法及び破壊検査方法
がある。この赤外線透過方法は非破壊方法である点で好
ましいが、X線回折法との比較では、致命的に劣った方
法であることが判った。すなわち、赤外線透過方法でボ
イドがないと判定されたウェーハをX゛線回折法で検査
すれば、依然としてボイドが残存している場合がしばし
ばあるためである。この理由は、X線回折法の場合には
接合が行われると、そこで必ず一次的に結晶の歪みが生
じ、この歪みをX線法で検知するためであると考えられ
る。
そこで、本発明者はさらにX線回折法によってウェーハ
の全接合面を調べ、ボイドが形成されていないことを確
かめた。そしてさらに、シリコンウェーハの鏡面の粗さ
が大きく例えば上記表示で0.7nmを超えるとしばし
ばボイドの発生があり、デバイスの熱サイクル工程に入
れると更にボイドの成長や部分的な剥離が見られること
を確かめた。
半導体ウェーハの表面粗さが何故0.5nm以下になる
と接合が良好であり、モノリシックと同じ性質を示し得
るかについては究明が進んでいないが、微粉末成型の際
と同様に、表面近傍の原子の再配列が起こるためと考え
られる。
酸化膜を介したシリコンウェーハの接合は、方又は両方
のシリコンウェーハ表面を熱酸化して、1μ嘗以下の熱
酸化膜を形成させ、次いでこれらを重ね合わせ、更に交
流又は直流で静電圧を印加し接合する。
この表面粗さも、酸化膜形成前の鏡面ウェーハの面粗さ
が中心線平均粗さ表示で約0.5nmを超えると、接合
がボイドのために不完全になる。この場合の接合理由は
、シリコンウェーハを直接接合する場合と異なって、そ
の大部分がシリカ構造、即ち5i−0−3iの結合が界
面に形成されるためと考えられている。もともと熱酸化
膜の表面は、si又は0の未結合手が残存しているわけ
で、これらが接合の原因となる。
シリコンウェーハと化合物半導体との間の接合、または
化合物半導体同志のそれについてもほぼシリコンウェー
ハ同志のそれと同様であって、いずれもその表面粗さを
0.51以下にすることが接合における必要条件となる
。化合物半導体の化学組成が元素或はその混晶比で異な
る場合でも上記同様である。結晶構造やその格子間隔が
異なる場合には、その接合物に結晶的な乱れがあるのは
当然であるが、本発明によればボイドフリーでしかも結
晶釣部れを最小にすることあてきる。結晶構造及び格子
間隔が異なる接合面では、数nルベルのアモルファス層
が部分的に形成されるが、実用的には電気抵抗値の異常
な変化がなく、またオーミック性が保持される。
[実施例] 以下、本発明の実施例をシリコンウェーハの接合につい
て説明する。
(1)直接接合 最初に酸化膜を介しない接合について説明する。
試料として、P型< 100>結晶、直径125mm、
厚す約500μ園、抵抗率8ΩCIBのシリコンウェー
ハを16枚用意し、研磨圧力、研磨速度を下表1に示す
ように調節し、メカニカルボリンングを行って下表2の
如く表面粗さの異なるシリコンウェー71Δ〜Dを各々
4枚作成した。
表1 表2 研磨機は市販のそれと原理構造は同一で、研磨パッドは
研磨布として市販されている商品名シーガル7455、
第ル−ス株式会社製、研磨液は商品名GC3250,不
士見研磨材株式会社製を用いた。
表面粗さの測定は、氷室においてはその精度及びその表
現方法が極めて重要になる。そこで、表面高さ方向分解
能3人、水平方向分解能1.0μmで中心線平均粗さを
測定可能な、光学的位相シフト干渉法ヲ用いたワイコー
コーオポレーション(YYKOCORPORATION
)製、型式TOPO−3D、対物レンズの倍率40を選
定して用いた。この測定装置を用い、上記ウェーハA−
Dの表面粗さを各ウェーハについて、中心で直交する2
直線上の該中心から(半径)/2離れた位置及び該中心
の5領域(1領域は0.25ssXO,25mm)につ
いて測定しその平均値を求めた。
表面粗さとボイド発生との関係を明らかにするために、
上記ウェーハA−Dのすべての組合わせ(AA%AB、
AC%AD、BH,BC%BD、CC,CD、DD)に
ついて鏡面を相互に密着させ、次にN、雰囲気中で11
00℃、120分間熱処理を行うことにより接合ウェー
ハを作成した。次にボイド検査を行った。
ここで、従来のボイド検査のように赤外透過法を用いた
のでは、赤外線の波長による制限により、結晶格子間隔
に比し極めて大きな値である0、1μm程麿以下の厚さ
のボイドを検査することができない。
そこで、本発明者はラング・カメラを用いてボイド検査
を行った。このラング・カメラは、理学電気株式会社製
、コンピュータ制御トポグラフイメージングシステムで
ある。使用した特性X線は、MoK1+線であり、設定
した反射結晶面は(2,2,0)である。このラング・
カメラによれば、原理的にはほぼ原子レベルの厚さのボ
イドを検出することができ、ボイド検査には充分である
第1図(AA)〜(DD)はそれぞれ上記組合わせAA
〜DDについてのラング・カメラによるX線写真を示す
ボイドの全面積は、AA>AB>BB>AC>AD>B
C>BD>CCの順になっていることが明らかである。
また、組合わせCG、CD、DDについてはボイドが無
く、他の組合わせに比し著しく良好であることが明らか
である。
このことから、鏡面に酸化膜を形成せずに行う場合には
、鏡面粗さを中心線平均粗さ0.45n−以下にするこ
とが、ボイドを無くすることにとって極めて重要である
ことがわかる。
ボイドを再現性よく無くするための鏡面粗さの限界を調
べるために、さらに細かく鏡面粗さを変化させてボイド
検査を行ったところ、この限界は中心線平均粗さ表示で
0.5nsであることがわかった。
(2)酸化膜を介した接合 次に、2枚のンリコンウエーハ鏡面に酸化膜を形成した
後、両者を接合した場合について説明する。
試料として上記ウェーハと同一のものを用い、各組の両
ウェーハに1μ窮の熱酸化膜を形成し、上記同一の組合
わせの接合ウェーハを作成してボイド検査を行った。
結果は、鏡面粗さを中心線平均粗さ表示で0.5n1以
下にすると、0.5n−以上では多数存在したボイドが
上記同様に再現性よくほぼ消失し、0.51−以下にす
ることがボイドをなくすることにとって極めて=[’で
あることがわかった。
[発明の効果コ 以上説明した如く、本発明に係る半導体ウェーハ接合方
法によれば、ボイドが再現性よく実質的に消失するとい
う優れた効果を奏し、半導体集積回路の高集積化及び歩
留の向上に寄与するところが大きい。
【図面の簡単な説明】
第1図乃至第1O図はラング・カメラによる接合ウェー
ハのX線写真である。

Claims (1)

  1. 【特許請求の範囲】 1)、鏡面研磨された2枚の半導体ウェーハの該鏡面を
    相互に密着させて両半導体ウェーハを接合させる半導体
    ウェーハ接合方法において、 鏡面研磨により該鏡面の表面粗さを中心線平均粗さ0.
    5nm以下にした半導体ウェーハを接合させることを特
    徴とする半導体ウェーハ接合方法。 2)、前記2枚の半導体ウェーハは、シリコンウェーハ
    若しくは化合物半導体ウェーハの何れか一方又は、これ
    らの組み合わせであることを特徴とする請求項1記載の
    方法。 3)、前記2枚の化合物半導体ウェーハは、同種又は異
    種のウェーハであることを特徴とする請求項2記載の半
    導体ウェーハ接合方法。 4)、前記2枚の化合物半導体ウェーハは同種であって
    、混晶比が同一又は異なるウェーハであることを特徴と
    する請求項3記載の半導体ウェーハ接合方法。 5)、鏡面研磨されかつ該鏡面の一方又は両方が酸化さ
    れた2枚のシリコンウェーハの該鏡面を相互に密着させ
    て両シリコンウェーハを接合させるシリコンウェーハ接
    合方法において、 鏡面研磨により該鏡面の表面粗さを中心線平均粗さ表示
    で0.5nm以下にしたシリコンウェーハを接合させる
    ことを特徴とするシリコンウェーハ接合方法。
JP63280055A 1988-11-05 1988-11-05 半導体ウエーハ接合方法 Expired - Lifetime JPH0636407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63280055A JPH0636407B2 (ja) 1988-11-05 1988-11-05 半導体ウエーハ接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63280055A JPH0636407B2 (ja) 1988-11-05 1988-11-05 半導体ウエーハ接合方法

Publications (2)

Publication Number Publication Date
JPH02126625A true JPH02126625A (ja) 1990-05-15
JPH0636407B2 JPH0636407B2 (ja) 1994-05-11

Family

ID=17619676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63280055A Expired - Lifetime JPH0636407B2 (ja) 1988-11-05 1988-11-05 半導体ウエーハ接合方法

Country Status (1)

Country Link
JP (1) JPH0636407B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705421A (en) * 1994-11-24 1998-01-06 Sony Corporation A SOI substrate fabricating method
US5773352A (en) * 1994-03-24 1998-06-30 Nec Corporation Fabrication process of bonded total dielectric isolation substrate
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
WO2004021433A1 (ja) * 2002-08-27 2004-03-11 Shin-Etsu Handotai Co.,Ltd. Soiウエーハの製造方法
WO2005045925A1 (ja) * 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法
WO2010109712A1 (ja) * 2009-03-25 2010-09-30 シャープ株式会社 半導体装置用の絶縁基板、及び、半導体装置
JP2013165146A (ja) * 2012-02-10 2013-08-22 Nippon Telegr & Teleph Corp <Ntt> シリコン発光素子およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法
JPS60121777A (ja) * 1983-12-06 1985-06-29 Toshiba Corp シリコン結晶体の接合方法
JPS61183918A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置の製造方法
JPS62283655A (ja) * 1986-06-02 1987-12-09 Nippon Telegr & Teleph Corp <Ntt> 半導体多層基板の製造方法
JPH01103826A (ja) * 1987-07-24 1989-04-20 Toshiba Corp 接着半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法
JPS60121777A (ja) * 1983-12-06 1985-06-29 Toshiba Corp シリコン結晶体の接合方法
JPS61183918A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置の製造方法
JPS62283655A (ja) * 1986-06-02 1987-12-09 Nippon Telegr & Teleph Corp <Ntt> 半導体多層基板の製造方法
JPH01103826A (ja) * 1987-07-24 1989-04-20 Toshiba Corp 接着半導体基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773352A (en) * 1994-03-24 1998-06-30 Nec Corporation Fabrication process of bonded total dielectric isolation substrate
US5705421A (en) * 1994-11-24 1998-01-06 Sony Corporation A SOI substrate fabricating method
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
WO2004021433A1 (ja) * 2002-08-27 2004-03-11 Shin-Etsu Handotai Co.,Ltd. Soiウエーハの製造方法
WO2005045925A1 (ja) * 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法
JPWO2005045925A1 (ja) * 2003-11-07 2007-05-24 新光電気工業株式会社 電子装置及びその製造方法
US7847411B2 (en) 2003-11-07 2010-12-07 Shinko Electric Industries Co., Ltd. Electronic device and method of manufacturing the same
WO2010109712A1 (ja) * 2009-03-25 2010-09-30 シャープ株式会社 半導体装置用の絶縁基板、及び、半導体装置
JP2013165146A (ja) * 2012-02-10 2013-08-22 Nippon Telegr & Teleph Corp <Ntt> シリコン発光素子およびその製造方法

Also Published As

Publication number Publication date
JPH0636407B2 (ja) 1994-05-11

Similar Documents

Publication Publication Date Title
US4962879A (en) Method for bubble-free bonding of silicon wafers
Tong et al. Semiconductor wafer bonding: recent developments
CN101106072B (zh) 直接接合电子学、光学或光电子学使用的两个基板的方法
US20080227270A1 (en) Low temperature fusion bonding with high surface energy using a wet chemical treatment
JPH07263652A (ja) Soi基板とその製造方法
Esser et al. Improved Low-Temperature Si Si Hydrophilic Wafer Bonding
JPH02126625A (ja) 半導体ウエーハ接合方法
JPH02106052A (ja) 接合ウエーハ検査方法
JPS60121715A (ja) 半導体ウエハの接合方法
JP3921823B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JPH02170514A (ja) 半導体装置製造のためのシリコンウェーハ相互接着方法
JPH05275300A (ja) 半導体ウェーハの貼合わせ方法
JPH02237121A (ja) 半導体装置の製造方法
JPH09293845A (ja) Soiウェ−ハおよびその製造方法
JPH03228326A (ja) 半導体装置の製造方法
JPH10303089A (ja) 張り合わせ基板の製造方法
JP2807614B2 (ja) Soiウェーハの作製方法
JP2796666B2 (ja) Copを低減した張り合わせ半導体基板およびその製造方法
JPS60121777A (ja) シリコン結晶体の接合方法
JPH02137218A (ja) Soi基板用石英ガラス薄板
JP2005158813A (ja) 接着半導体の製造方法
JPH0472631A (ja) 半導体基板およびその製造方法
JP3795150B2 (ja) 酸化膜接着基板及びその製造方法
JPS5893266A (ja) 半導体集積回路
JPH02219266A (ja) Soi積層半導体基板の製造方法