JPH01125640A - アドレス変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ディジタル計算機システムに係り、主記憶の
有効利用をはかるアドレス変換方式に関する。

［従来の技術］ 計算機システムにおいては、機能・性能・使い勝手のよ
い主記憶システムの実現のために仮想記記憶の手法が広
く取り入れられ、−膜化している。

仮想記憶においては、プログラムで指定される主記憶の
アドレスは論理アドレスであり、この論理アドレスは計
算機システムが用意するアドレス変換機構によりアドレ
ス変換が行われる。アドレス変換された結果は実アドレ
スとして、実際に主記憶をアクセスする際に使用される
。アドレス変換の方式は、セグメンテーシゴンやページ
ングなど様々であり、計算機システムごとにそれぞれの
システムに適した形で実現されている。

仮想記憶方式の概念や具体例は種々の教科書や文献に示
されている。例えば、岩波書店発行岩波板想記憶のアド
レス変換の中には、日本出願特許特開昭６２−７３３４
７にあるような、ｐｓｗにアドレス変換サイズを示すビ
ットがあって、プログラム対応にアドレス変換サイズが
変更できるようにしたものもある。

［発明が解決しようとする問題点］ 従来の計算機システムのアドレス変換では、アドレス変
換のサイズ（ゼクメントサイズやページサイズなどと呼
換されることが多く、その大きさは４キロバイトとか１
メガバイトといったものが採用されている）がそのシス
テムで一定であった。

また、仮に複数のサイズを選択できても、それはプログ
ラム単位で固定的である。

昨今の半導体技術の進歩などから計算機システムに多く
の機能を持たせることができるようになり、科学技術計
算指向のスーパーコンピュータなど特定の応用分野を指
向した計算機システムが開発されている。このような特
定応用分野指向の計算機システムにおいても、ユーザに
とって使い易いシステム使用環境を提供することが重要
であり、ＴＳＳやその他汎用計算機システムで実現され
ているようなシステム制御機能が要求される。

汎用的な、しかも特定応用分野で威力を発揮する計算機
システムにおいては、システム制御に係わるタスクを特
定応用分野の処理のタスクとが同居することになるが、
それぞれのタスクの処理に最適の制御を行うために要求
される機能が異なる場合が多い。

このような計算機システムの主記憶制御方式について考
えてみると、例えば科学技術計算指向の計算機システム
の場合には、システム制御に係わるタスクにおいては比
較的小規模容量の記憶単位でアドレス変換を行い、大規
模行列データを扱うことが多い技術計算では比較的大規
模容量の記憶単位でアドレス変換を行った方が、主記憶
の有効活用が図られるだけでなく、アドレス変換に必要
な変換テーブル量を削減できる（変換テーブル量はアド
レス変換サイズに逆比例するため）など記憶制御の簡素
化にもつながる。しかしながら、従来のようにアドレス
変換サイズが１つのプログラム内で動的に変更できない
方式においては上述のようなきめ細かな主記憶管理が実
現できないという問題があった。

本発明の目的は、性質を異にするいくつかの要求を処理
する計算機システムなどにおいて、それぞれの処理要求
に適したアドレス変換サイズを動的に変更できる手段を
設けることによって、効率のよい主記憶管理を可能とす
るところにある。さらに、１個のプログラムやタスクの
中に性質の異なるモジュールが存在するときには、それ
らのモジュールごとにアドレス変換サイズを対応させる
、言いかえれば、１個のプログラムやタスクの中で論理
アドレス対応にアドレス変換サイズが変更できるように
するところにある。

［問題点を解決するための手段］ 上記の目的は、複数のアドレス変換サイズが選択できる
ようにし、各アドレス変換サイズに対応してアドレス変
換テーブルを用意し、アドレス変換テーブルには、論理
アドレスには、論理アドレス対応する実アドレスを格納
するフィールドを用意するだけでなく、どのアドレス変
換サイズが有効かを表示する手段を対応するアドレス変
換テーブルのエントリ内に設け、さらにそれらの表示手
段をプログラムで変更できる手段を設けることにより達
成される。

［作用］ 上記の手段が以下のように機能することにより前述の目
的が達成される。

アドレス変換テーブルには、主記憶管理を司るオペレー
ティング・システム等が主記憶の使用状況に従って内容
を設定する。すなわち、論理アドレスと実アドレスの対
応を登録すると共に、仮想記憶空間上に割付けられる各
種タスクの性質に従って決定されるアドレス変換サイズ
に対応して有効アドレス変換サイズ表示手段を設定する
。これらの処理はタスクの生成、消滅に呼応して動的に
行なわれていく。

プログラムで指定される論理アドレスから各アドレス変
換サイズに応じて決まるビットを抽出して、これらを各
アドレス変換サイズに対応するアドレス変換テーブルの
エントリ指定情報として各アドレス変換テーブルのエン
トリを同定する。次に、各アドレス変換サイズ毎に同定
されたエントリの内容を調べ、その中から有効アドレス
変換サイズ表示手段が有効を表示しているエントリを選
択し、そのエントリに登録されている情報により論理ア
ドレスから実アドレスへのアドレス変換を行う。

以上により、個々の処理要求（タクス）に適したアドレ
ス変換サイズを動的に管理し、アドレス変換処理を行う
ことができる。

［実施例］ 以下、実施例により本発明の詳細な説明する。

最初に１本実施例における主記憶アドレスの指定方式に
ついて説明する。第２図は本実施例における（論理）ア
ドレスのフォーマットを示している。アドレスは３２ビ
ツト長で指定される。バイト単位のアドレス付けとする
と、４ギガバイト（１ギガバイトは２３２バイト、以下
ＯＢと略す）のアドレス空間を構成する。３２ビツト長
のアドレスはアドレス変換に関連して４つの部分から構
成される。第２図に示すように、３２ビツト長のアドレ
スのビット０〜７の８ビツトがコンバートメントインデ
クス（ＣＸと略す）、ビット８〜１１の４ビツトがセグ
メントインデクス（ＳＸと略す）、ビット１２〜１９の
８ビツトがページインデクス（ＰＸと略す）、ビット２
０〜３１の１２ビツトがバイトインデクス（ＢＸと略す
）を示す。すなわち、コンパートメントは１６メガバイ
ト（１メガバイトは２２４バイト、以下ＭＢと略す）単
位の区画、セグメントはＩＭＢ　（＝２２０バイト）の
区画、ページは４キロバイト（１キロバイトは２１０バ
イト、以下ＫＢと略す）の区画である。本実施例の主記
憶では、４ＧＢの総アドレス空間は、２５６個のコンパ
ートメント、１個のコンパートメントの中は８個のセグ
メント、１個のセグメントは２５６個のページという形
で構成されることになる。

本実施例の主記憶においては、アドレス変換サイズとし
て上記のコンパートメント、セグメント、ページのいず
れかを論理アドレスに対応して選択することができる。

次に第１図により本実施例におけるアドレス変換テーブ
ルの構成およびアドレス変換方式を説明する。

本実施例においては、アドレス変換テーブルは　。

アドレス変換サイズ対応に設ける。すなわち、コンパー
トメントに対応するコンパートメント変換テーブル、セ
グメントに対応するセグメント変換テーブル、ページに
対応するページ変換テーブルがある。これら変換テーブ
ルの各エントリには、論理アドレスに対応する実アドレ
スあるいは他アドレス変換テーブルの所在を示すアドレ
スおよびそのエントリの有効性等を示す情報が格納され
る。

変換テーブルエントリの実施例を第３図に示す。

実施例においては変換テーブルエントリは３２ビツト長
であり、ビットＯ〜２９の３０ビツトが実アドレスまた
は他アドレス変換テーブル先頭アドレスを格納するフィ
ールド、ビット３０がアドレス変換サイズ有効ビットＴ
、ビット３１がインバリッドビットエである６次にこれ
ら情報のもつ意味について説明する。アドレス変換サイ
ズ有効ビットＴはアドレス変換サイズを制御するのに用
いられるビットである。本ビットが１のときは、そのエ
ントリに対応するアドレス変換サイズ、例えばセグメン
ト変換テーブルのエントリであればセグメント、がアド
レス変換サイズにあることを示す。このときには、その
エントリのビット０〜１９の２０ビツトを論理アドレス
のビットＯ〜１９（ＣＸ部、ＳＸ部、ＢＸ部）に対応す
る実アドレスのビットＯ〜１９として、これに論理アド
レスのビット２０〜３１（ＢＸ部）を連結した３２ビツ
トを実アドレスとする。アドレス変換サイズ有効ビット
ＴがＯのときは、そのエントリに対応するアドレス変換
サイズ以外のアドレス変換サイズによりアドレス変換が
行われることを示す。このときには、エントリのビット
Ｏ〜１９の情報は論理アドレスに対する実アドレスの情
報ではなく、そのエントリに対応するアドレス変換サイ
ズよりも下位のアドレス変換サイズ（コンパートメント
ならセグメント、セグメントならページ）に対応するア
ドレス変換テーブルの先頭アドレスを保持する。すなわ
ち、そのエントリに対応するアドレス変換サイズ以外の
アドレス変換サイズでアドレス変換が行われることを示
し、かつアドレス変換情報を別のアドレス変換テーブル
に求めるきっかけとして、下位のアドレス変換サイズに
対応するアドレス変換テーブルの所在を示す情報をもつ
。

インバリッドビットエは、値がＯのときそのエントリ中
の情報の意味があることを示し、値が１のときはエント
リ中の情報が無効であることを示す、このビットは、エ
ントリに対応する仮想記憶空間の区画が実記憶にないと
いったことを簡単に表現する手段を提供する。

なお、本実施例では示していないが、各エントリには、
例えば記憶保護に関するビットなどその他のフィールド
を設けてもよい。

次に本実施例におけるアドレス変換の過程に第１図を用
いて説明する。第１図において、１は論理アドレス、２
ないし４は実アドレスを示す、ここで、２はアドレス変
換サイズとしてコンパートメント、３はアドレス変換サ
イズとしてセグメント、４はアドレス変換サイズとして
ページがそれぞれ選択された場合の実アドレスである。

５ないし７はアドレス変換の過程で用いられるアドレス
変換テーブルであり、各テーブルのエントリの書式は第
３図に示した通りである。アドレス変換テーブルはアド
レス変換サイズ対応に用意されており、５はコンパート
メント単位の変換に係わるコンパートメント変換テーブ
ル、６はセグメント単　　′位の変換に係わるセグメン
ト変換テーブル、７はページ単位の変換に係わるページ
変換テーブルである。これらのアドレス変換テーブルは
通常は主記憶に置かれるが、レジスタ等特定の記憶領域
に置いても良い。８はコンパートメント変換テーブルの
所在（テーブルが主記憶に置かれるなら主記憶アドレス
）を保持するレジスタ（ＣＴＯＲ。

Ｃｏｍｐａｒｔｍｅｎｔ　Ｔａｂｌｅ　Ｏｒｉｇｉｎ　
Ｒｅｇｉｓｔｅｒ）であり、従来の計算機システムでも
実現されているような多重化想記憶を実現するときに空
間切替を行う手段を提供するものである。１１〜１４は
加算処理を示す。

さて、以下具体的によりアドレス変換の過程を詳細に説
明するが１次のような前提条件が設定されているものと
する。以下のような条件設定は通常オペレーティングシ
ステム等のシステムソフトウェアが行うが、その詳しい
処理は後述する。

（１）ＣＸ部がａ、ＳＸ部がｐ、ｐｘ部がｘ、ＢＸ部が
ｎの論理アドレスは、アドレス変換サイズを１ページ′
としてアドレス変換が行われる。またこの論理アドレス
に係わるコンパートメント変換テーブル、セグメント変
換テーブル、ページ変換テーブルのエン−トリはそれぞ
れａ’　、ｐ’　、ｘ’である。

（２）ＣＸ部がす、ｓｘがｑ、ｐｘ部がｙ、ＢＸ部がｍ
の論理アドレスは、アドレス変換サイズをセグメントと
してアドレス変換が行われる。またこの論理アドレスに
係わるコンパートメント変換テーブル、セグメント変換
テーブル、ページ変換テーブルのエントリはそれぞれｂ
’　ｙ　’！’　ｔ　’／’である。

（３）ＣＸ部がＣ，ＳＸ部がｒ、ＰＸ部がＺ、ＢＸ部が
Ｑの論理アドレスは、アドレス変換サイズをコンパート
メントとしてアドレス変換が行われる。またこの論理ア
ドレスに係わるコンパートメント変換テーブル、セグメ
ント変換テーブル、ページ変換テーブルのエントリはそ
れぞれＱ′、ｒ′、ｚ′、Ｑ′である。

（４）上記（１）〜（３）の条件に合致するよう、コン
パートメント変換テーブル、セグメント変換テーブル、
ページ変換テーブルの内容が設定されている。

さて、ＣＸ部がｃ、ＳＸ部がｒ、ＰＸ部がｚ、ＢＸ部が
Ｑの論理アドレスが指定されたときに実アドレスが求ま
る過程を説明する。８のＣＴ　ＯＲとＣＸ部の値Ｃとを
加算して、指定された論理アドレスに対応するコンパー
トメント変換テーブルのエントリＣ′を特定し、その内
容を調べる。このエントリのインバリッドビットＩの値
はＯであり。

アドレス変換サイズ有効ビットＴの値が１であるので、
指定された論理アドレスに対してはアドレス変換サイズ
としてコンパートメントが選択される。従って、このエ
ントリのビット０〜１９の２０ビツトで論理アドレスの
ビット０〜１９（ｃｘ部、ｓｘ部、ｐｘ部）が置きかえ
られ、実アドレス２を得る。

ＣＸ部がす、ｓｘ部がｑ、ｐｘ部がｙ、ＢＸ部がｍの論
理アドレスが指定されたときに実アドレスが求まる過程
を説明する。まずＣＴＯＲとＣｘ部の値すとを加算して
指定された論理アドレスに対応するコンパートメント変
換テーブルのエントリｂを特定し、その内容を調べる。

このエントリのインバリッドビットの値は０であり−１
またアドレス変換サイズ有効ビットＴの値が０であるか
ら、アドレス変換サイズ学コンパートメントでないこと
が認識される。従って１次にセグメント変換テーブルが
参照される。参照すべきセグメント変換テーブルの先頭
アドレスは、今参照したコンパートメント変換テーブル
のエントリｂ′のビットＯ〜２９に格納されており、こ
の値にＳＸ部の値ｑを加算して、指定された論理アドレ
スに対応するセグメント変換テーブルのエントリｑ′　
を特定し、その内容を調べる。エントリｑ′のインバリ
ッドビットの値は０であり、アドレス変換サイズ有効ビ
ットの値がＯであるので、指定された論理アドレスに対
してはアドレス変換サイズとしてセグメントが選択され
る。従って、エントリｑ′のビット０〜１９の２０ビツ
トで論理アドレスのビット０〜１９　（ＣＸ部、ＳＸ部
、ｐｘ部）が置きかえられ、実アドレス３を得る。

ＣＸ部がａ、ＳＸ部がｐ、ｐｘ部がｘ、ＢＸ部がｎの論
理アドレスが指定されたときに実アドレスが求まる過程
を説明する。先の例と同様に、ＣＴＯＲとＣＸ部の値ａ
とから、指定された論理アドレスに対応するコンパート
メント変換テーブルのエントリａ′を特定し、その内容
を調べるが、インバリッドビットの値が０．アドレス変
換サイズ有効ビットの値が０であるので、アドレス変換
サイズがコンパートメントでないことを認識し、次にセ
グメント変換テーブルを参照する。参照すべきセグメン
ト変換テーブルのエントリは、コンパートメント変換テ
ーブルのエントリａ′のビットｏ〜１９の値と論理アド
レスＳｘ部の値ｐとから得られ、エントリｐ′を特定す
る。エントリｐ′のインバリッドの値は０．またはアド
レス変換サイズ有効ビットの値も０であるので、セグメ
ントがアドレス変換サイズでないことが認識される。従
って、引き続きページ変換テーブルを参照する。参照す
べきページ変換テーブルの先頭アドレスは、セグメント
変換テーブルのエントリｐ′のビットＯ〜２９に格納さ
れている。この値と論理アドレスのＢＸ部の値Ｘとを加
算して、ページ変換テーブルのエントリＸ′を特定する
。エントリＸ′のインバリッドビットの値は０であり、
アドレス変換サイズ有効ビットの値が１であるので、ペ
ージがアドレス変換サイズであることが認識され、アド
レス変換が行われる。すなわち、エントリＸ′のビット
０〜１９の２０ビツトで論理アドレスのビットＯ〜１９
（Ｃｘ部、ＳＸ部、ｐｘ部）を置きかえ、実アドレス４
を得る。

以上、アドレス変換の過程を説明したが、１個の論理ア
ドレスに係わる各種アドレス変換テーブルのエントリの
アドレス変換サイズ有効ビットの値が、例えば全て０で
あるとかあるいは２つ以上のエントリで１つであるとい
った矛盾が登録あるいは発見された場合には、アドレス
変換例外などの例外処理により割込みを発生させるなど
の手段により保全性を向上させてもよい。

以上アドレス変換の過程の詳細を説明したが、次に第１
図に示した各種のアドレス変換テーブルによりアドレス
変換サイズを動的に変更して主記憶を管理する過程を具
体例により説明する。

第４図は、ある時点での仮想記憶空間のマツプを示して
いる。この場合、論理アドレスの１６ＭＢから４８ＭＢ
までの領域（ＣＸ部が１又は２）は大規模計算プログラ
ムが配置されるため、コンパートメント単位のアドレス
変換が行われるようにする。論理アドレスの９６ＭＢ〜
１１２ＭＢの領域（ＣＸ部が６）は中規模のプログラム
が配置されるためセグメント単位のアドレス変換が行わ
れるようにする。論理アドレスの１１２ＭＢ〜１２８Ｍ
Ｂおよび２５６ＭＢ〜２７２ＭＢの領域（ＣＸ部が７ま
たは１６）は、システム制御に係わるプログラム群が配
置されるが個々のプログラムの性質に従ってセグメント
又はページのいずれかのサイズでアドレス変換されるよ
うにする０例えば１１２ＭＢ〜１２８ＭＢの領域では、
最初のＩＭＢ　（ＳＸ部が０）がセグメント単位、残り
の１５ＭＢ　（ＳＸ部が１〜１５）はページ単位のアド
レス変換、２５６ＭＢ〜２７２ＭＢの領域では°　最初
のＩＭＢ　（ＳＸ部がＯ）がページ単位、残りの１５Ｍ
Ｂ　（ＳＸ部が１〜１５）はセグメント単位のアドレス
変換が行われるようにする。

このとき、オペレーティング・システム等のシステムソ
フトウェアは各アドレス変換テーブルを次のように準備
する。

（１）、ｌンバートメント変換テーブル１番目、２番目
のエンリドはアドレス変換サイズ有効ビットＴの値を１
にするとともに、対応するコンパートメントが配置され
ている実記憶上のアドレスをそれぞれビットＯ〜１９に
設定する。

６番目、７番目、１６番目のエントリはアドレス変換サ
イズ有効ビットの値を０にし、がつ対応するセグメント
変換テーブル（これらをそれぞれ５Ｔ−６，５Ｔ−７，
５Ｔ−１６と略す）の先頭アドレスをそれぞれビット０
〜２９に設定する。

（２）セグメント変換テーブル ５Ｔ−６の各エントリには、アドレス変換サイズ有効ビ
ット値を１とし、がっ対応するセグメントが配置される
実記憶上のアドレスをビットＯ〜１９に設定する。

５Ｔ−７については、０番目のエントリはアドレス変換
サイズ有効ビットの値を１にし。

かつビット０〜１９に、対応するセグメントが配置され
る実記憶上のアドレスが設定される。１番目から１５番
目までの各エントリについてはアドレス変換サイズ有効
ビットの値を０にし、ビットＯ〜２９に対応するページ
変換テーブルの先頭アドレスをそれぞれ登録する。

５Ｔ−１６についても同様に、０番目のエントリはアド
レス変換サイズ有効ビットをＯとし、対応するページ変
換テーブルの先頭のアドレスを登録する。他のエントリ
については、アドレス変換サイズ有効ビットを１とし、
対応するセグメントが配置される実記憶上のアドレスを
設定する。

（３）ページ変換テーブル ページ単位でアドレス変換が行われる部分について作成
する。アドレス変換サイズ有効ビットを１にし、対応す
るページが配置される実記憶上のアドレスを設定する。

以上のような各種アドレス変換テーブルを設定すること
により、第４図のマツプに示したアドレス変換サイズに
従ってアドレス変換を行うことができる。

なお、アドレス変換サイズがコンパートメントである部
分に係わるセグメント変換テーブルおよびページ変換テ
ーブル、アドレス変換サイズがセグメントである部分に
係わるページ変換テーブルは作成する必要がない。

さて、第４図に示したマツプに従って処理が進み、論理
アドレスの１１２ＭＢ〜１２８ＭＢの領域にあったプロ
グラムが不要となり、この領域に新たに大規模計算プロ
グラムを置き、かつアドレス変換サイズをコンパートメ
ントに変更するとき、次のような処理をオペレーティン
グシステムが行えばよい。すなわち、コンパートメント
変換テーブルの７番目のエントリのアドレス変換サイズ
有効ビットＴの値をＯから１に変更し、かつそのビット
Ｏ〜１９に、対応するコンパートメントが配置される実
記憶上のアドレスを設定する。また。

この領域に関して作成されていたセグメント変換テーブ
ルおよびページ変換テーブルを削除する。

また、論理アドレスの２５６ＭＢ〜２７２ＭＢの領域に
関し、１５番目のセグメント（ＳＸ部が１５）のアドレ
ス変換サイズをセグメントからページに変更することに
なった場合は、５Ｔ−１６（前述、論理アドレスの２５
６ＭＢ〜２７２ＭＢの領域に係わるセグメント変換テー
ブル）のエントリ番号１５のアドレス変換サイズ有効ピ
ッｈの値を１から０に変更し、かつ対応するページ変換
テーブルの先頭アドレスを設定するとともに、ページ変
換テーブルを作成すればよい。

このように、各種アドレス変換テーブルの各エントリの
アドレス変換サイズ有効ビットを適宜操作し、かつ各ア
ドレス変換サイズに対応した必要最小限のアドレス変換
テーブルに設定することにより、仮想記憶上の各領域に
対して異なったアドレス変換サイズを動的に対応付ける
ことができる。

次に、第５図により本発明のアト−レス変換を実現する
アドレス変換回路の一実施例を説明する。

第５図に於いて、５００命令解読ユニツト、１００はア
ドレス変換部である。命令解読ユニット５００は、命令
を読み出して解読し、プロセッサ内の各種制御部に必要
な信号を送出する回路である６本ユニットは本発明の特
長的な部分ではないのでその詳細な説明は省略する。

次に、アドレス変換部１００の動作の詳細を説明する。

命令解読ユニット５００が一つの命令を解読し。

その命令で使用するオペランドの論理アドレスの計算を
完了すると、アドレス変換部１００に対し信号線３０１
を介してアドレス変換開始の指示が送られてくる。それ
と同時に信号線３０２を介して命令解読ユニット５００
で計算された論理アドレスが送られてくる。信号線３０
２により送られてきた論理アドレスは、信号線３０１に
より送られてくるアドレス変換開始の指示信号をセット
信号として、レジスタ１１０にセットされる。

第５図において、１２０はレジスタであり、コンハート
メント変換テーブルの先頭アドレスを保持するものであ
る（ＣＴＯＲ）、ＣＴＯＲの内容の読み出しあるいは書
き込みは命令によって行なわれ、情報のやりとりは信号
線３０３を介して行なわれる。

第５図において、１３０はレジスタであり、どのアドレ
ス変換サイズでアドレス変換を行なうかを表示するレジ
スタである。レジスタ１３０が保持する状態としては、 （１）アドレス変換サイズがコンパートメントである、
（２）アドレス変換サイズがセグメントで　゛ある、（
３）アドレス変換サイズがページである、のいずれかで
ある。第５図において、１４０はアドレス変換サイズ管
理部であり、レジスタ１３０の状態の設定、変更を司る
機能を持つ。命令解読ユニット５００から信号線３０１
を介してアドレス変換開始の指示が来ると、アドレス変
換サイズ管理部１４０は、レジスタ１３０の状態を、″
アドレス変換サイズがコンパートメントである”に初期
設定する。レジスタ１３０の状態は、信号線２０１に反
映される。

第５図において、２０２ないし２０６はそれぞれ信号線
である。信号線２０２にはレジスタ１２０　（ＣＴＯＲ
）の内容が反映される６信号線２０３．２０４，２０５
，２０６にはそれぞれ。

レジスタ１１０に保持されている論理アドレスのうち、
コンパートメントインデクス部（ＣＸ）。

セグメントインデクス部（ＳＸ）、ページインデクス部
（ｐｘ）、バイトインデクス部（Ｂ　Ｘ）が反映される
。

第５図において、１４１および１４２はそれぞれ選択回
路であって、選択回路１４１は信号線２１１と２０２の
いずれかの値を選択して、それを信号線２０７に反映さ
せる。選択回路１４２は、信号線２０３，２０４，２０
５の何れかの値を選択して、それを信号線２０８に反映
させる。選択回路１４１及び１４２の選択制御信号は、
信号線２０１にその状態が反映されているレジスタ１３
０の内容である。レジスタ１３０の状態が″アドレス変
換サイズがコンパートメントである″のときには、選択
回路１４１においては信号線２０２が選択され、選択回
路１４２においては、信号線２０３　（ＣＸ）が選択さ
れる。レジスタ１３０の状態が“アドレス変換サイズが
セグメントである″のときには、選択回路１４１におい
ては信号線２１１が選択され、選択回路１４２において
は、信号線２０４　（ＳＸ）が選択される。レジスタ１
３０の状態が″アドレス変換サイズがページである″の
ときには、選択回路１４１においては信号線２１１が選
択され、選択回路１４２においては、信分線２０５　（
ＰＸ）が選択される。

第５図において、１５０は演算回路であり、信号線２０
７に反映されている値と、信号線２０８に反映されてい
・る値とから、アドレス変換情報を保持するアドレス変
換テーブルのエントリのアドレスを計算する回路である
。すなわち、信号線２０８に反映されている値を４倍し
くアドレス変換テーブルの１エントリのサイズは４バイ
トであるから、エントリの番号を４倍してエントリの相
対アドレスを得る）、それに信号線２０７に反映されて
いる値を加算する。信号線２０７にはアドレス変換サイ
ズに対応するアドレス変換テーブルの先頭アドレスが反
映されている（詳細は後述）。

第５図において、１５１はレジスタであり、演算回路１
５０の結果を保持するレジスタであり。

レジスタ１５１の内容は信号線２０９に反映され、主記
憶インタフェース部４００に送られる。主記憶インタフ
ェース部４００は信号線２０９を介して送られてくる情
報、すなわち参照するアドレス変換テーブルのアドレス
情報を受は取り、信号線４１０により主記憶装置（図面
では省略）に対して参照要求を出す。この参照要求に対
し、主記憶装置は指定されたアドレスにある情報を信号
線４２０により主記憶インタフェース部４００に返送し
てくる。これら一連の処理は本発明の特長的な処理では
ないので詳細な説明は省略する。信号線４２０により送
られてきた情報は、アドレス変換に用いるアドレス変換
テーブルのエントリの内容であり、主記憶インタフェー
ス部４００はこの情報を信号線２１０に乗せ、レジスタ
１５２に送る。

第５図において、１５２はレジスタであり、アドレス変
換情報として読み出したアドレス変換テーブルのエント
リの内容を保持するものである。

レジスタ１５２に保持される情報の書式は第３図に示し
た書式と同一である。従って、レジスタ１５２のビット
３０はアドレス変換サイズ有効ビット（Ｔビット）であ
り、またビット３１はエントリのインバリッド（■ビッ
ト）である。残りの部分は実アドレスあるいは下位アド
レス変換テーブルの先頭アドレス（ＡＤＤＲ部）を保持
する。ＡＤＤＲ部の内容は信号線２１１．Ｔビットの内
容は信号線２１２．Ｉビットの内容は信号＃ＪＡ２１３
に反映される。

第５図において、１６０は例外処理部であり、アドレス
変換処理の過程で発生する例外を処理し、例外が発生し
た場合にはそれを命令解読ユニット５００に通知する機
能をもつ。

レジスタ１５２に設定された情報のＩビットが１である
場合には、読み出したアドレス変換テーブルエントリが
無効であるから、アドレス変換例外を発生させる必要が
ある。例外処理部１６０は信号線２１３によりエビット
の値を受は取り、値が１である場合にはアドレス変換例
外を検出して、その旨を信号、１ｊＩ３０４により命令
解読ユニット５０ｏに通知する。

レジスタ１５２に設定された情報はＴビットは、現在レ
ジスタ１３０に表示されているアドレス変換サイズが有
効であるかどうかを示すビットである。Ｔビットの値が
１である時にはレジスタ１５２のＡＤＤＲ部の内容によ
り実アドレスを求める。

Ｔビットの値がＯである時には現在レジスタ１３０に表
示されているアドレス変換サイズよりも下位のアドレス
変換サイズでのアドレス変換処理に移る。

第５図において、１５３はレジスタであり、アドレス変
換の結果得られた実アドレスを保持するのに使用される
。信号線２１２に反映されるＴビットの値はレジスタ１
５３のセット信号として使われる。信号線２１２の値が
１の時には信号線２１１に反映されているレジスタ１５
２のＡＤＤＲ部の情報（実アドレス情報）、および信号
Ｍｃ２０６に反映されているレジスタ１１０のＢＸ部の
情報が連結して設定される。このようにしてレジスタ１
５３に設定された情報は、アドレス変換の結果である実
アドレスである。レジスタ１５３に設定された実アドレ
スは信号線１５４を経由して主記憶インタフェース部４
００に送られ、主記憶データの参照に移る。Ｔビットの
値が１であるときにはこの一連の処理が行なわれる。

Ｔビットの値が０であるときには、それが信号線２１２
に反映され、アドレス変換管理部１４０に伝えられる。

アドレス変換管理部１４０では信号線２１２から送られ
てくるＴビットの値と、信号線２０１より送られてくる
レジスタ１３０の内容、すなわち現在有効なアドレス変
換サイズに関する情報とから次に選択すべきアドレス変
換サイズを次のようにして決定し、必要な情報を設定す
る。すなわち、信号線２１２からＴビットの値として０
が送られてくれば、信号線２０１の値により次のような
処理を行う。

（１）信号線２０１が「アドレス変換サイズがコンパー
トメントである」を示していれば、次に選択すべきアド
レス変換サイズがセグメントであるから、レジスタ１３
０に「アドレス変換サイズがセグメントである」を設定
する。

（２）信号線２０１が「アドレス変換サイズがセグメン
トである」を示してあれば、次に選択すべきアドレス変
換サイズがページであるから、レジスタ１３０に「アド
レス変換サイズがページである」を設定する。

（３）信号線２０１が「アドレス変換サイズがページで
ある」を示していれば、コンパートメント、セグメント
、ページのいずれの変換サイズも選択されなかったこと
になるから、例外的な条件が発生したと判断し、その旨
を信号線２１４により例外処理部１６０に通知する。

例外処理部１６０は信号４１３０４によりこれを命令解
読ユニット５００に伝える。

（１）、（２）の場合はレジスタ１３０に新たなアドレ
ス変換サイズが設定され、これまでに述べたようなアド
レス変換の処理が続けられる。（３）の場合は、有効な
アドレス変換サイズ指定されないままコンパートメント
変換テーブル、セグメント変換テーブル、ページ変換テ
ーブルの全てを参照したことを意味し、例外を検出して
命令解読ユニット５００に通知する。

［発明の効果］ 以上示したように、本発明によれば、性質と異にするい
くつかの要求を処理する計算機などにおいて、主記憶上
に種々のプログラム（タスク）を配置するとき、各プロ
グラムの特性に従って適切なアドレス変換サイズを選択
でき、かつプログラムの処理状況に従って動的にアドレ
ス変換サイズを変更できるので、効率良い主記憶管理が
実現できると共に、アドレス変換に必要なアドレス変換
テーブルの量を必然最小限にとどめることができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のアドレス変換方式を説明す
る図、第２図は本発明の実施例の論理アドレス指定書式
、第３図は本発明の一実施例のアドレス変換テーブルの
エントリの書式、第４図は本発明の一実施例における主
記憶管理を説明する図、第５図は本発明のアドレス変換
方式を実現するアドレス変換回路の一実施例を示す図で
ある。 ５・・・コンパ−１−メント変換テーブル、６・・・セ
グメント変換テーブル、７・・・ページ変換テーブル。 ７・・・ページ変換テーブル、１００・・・アドレス変
換部。 第２＠ 謔ア）′し入

Claims (1)

【特許請求の範囲】
1. プログラムで指定される主記憶のアドレスを論理アドレ
   スとしてアドレス変換し、アドレス変換の結果を実アド
   レスとして記憶参照を行う計算機システムにおいて、複
   数のアドレス変換サイズが選択できるようにし、各アド
   レス変換サイズに対応してアドレス変換テーブルを用意
   するようにし、アドレス変換をどのアドレス変換サイズ
   で行うべきかを表示する手段をアドレス変換テーブルを
   構成する各エントリごとに設け、さらにそれらの表示手
   段をプログラムで変更する手段をもつことを特徴とする
   アドレス変換方式。