JPH09283801A - 面発光サイリスタおよび自己走査型発光装置 - Google Patents
面発光サイリスタおよび自己走査型発光装置Info
- Publication number
- JPH09283801A JPH09283801A JP8808996A JP8808996A JPH09283801A JP H09283801 A JPH09283801 A JP H09283801A JP 8808996 A JP8808996 A JP 8808996A JP 8808996 A JP8808996 A JP 8808996A JP H09283801 A JPH09283801 A JP H09283801A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- electrode
- semiconductor layer
- thyristor
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Thyristors (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 外部発光効率の良い面発光サイリスタを提供
する。 【解決手段】 面発光サイリスタは、Ｎ形の基板１上
に、Ｎ形の半導体層２４と、Ｐ形の半導体層２３と、Ｎ
形の半導体層２２と、Ｐ形の半導体層２１とがこの順に
積層され、半導体層２１上に設けられたアノード電極２
５と、半導体層２２上に設けられたゲート電極と、前記
積層構造を覆う絶縁被膜２７と、アノード電極を含み発
光面を露出させる開口と、アノード電極に接触し、か
つ、前記開口を覆うように設けられた酸化インジウム被
膜２８と、酸化インジウム被膜と接触するように設けら
れた金属配線１４０とを備える。
する。 【解決手段】 面発光サイリスタは、Ｎ形の基板１上
に、Ｎ形の半導体層２４と、Ｐ形の半導体層２３と、Ｎ
形の半導体層２２と、Ｐ形の半導体層２１とがこの順に
積層され、半導体層２１上に設けられたアノード電極２
５と、半導体層２２上に設けられたゲート電極と、前記
積層構造を覆う絶縁被膜２７と、アノード電極を含み発
光面を露出させる開口と、アノード電極に接触し、か
つ、前記開口を覆うように設けられた酸化インジウム被
膜２８と、酸化インジウム被膜と接触するように設けら
れた金属配線１４０とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、面発光サイリスタ
のような面発光素子の外部発光効率を高めるための構
造、およびこのような面発光素子を用いた自己走査型発
光装置に関するものである。
のような面発光素子の外部発光効率を高めるための構
造、およびこのような面発光素子を用いた自己走査型発
光装置に関するものである。
【０００２】
【従来の技術】従来、面発光素子の代表的なものとして
発光ダイオードおよびレーザダイオードが知られてい
る。発光ダイオードは化合物半導体（ＧａＡｓ，Ｇａ
Ｐ，ＡｌＧａＡｓ等）のＰＮ接合またはＰＩＮ接合を形
成し、これに順方向電圧を加えることにより接合内部に
キャリアを注入し、その再結合の過程で生じる発光現象
を利用するものである。
発光ダイオードおよびレーザダイオードが知られてい
る。発光ダイオードは化合物半導体（ＧａＡｓ，Ｇａ
Ｐ，ＡｌＧａＡｓ等）のＰＮ接合またはＰＩＮ接合を形
成し、これに順方向電圧を加えることにより接合内部に
キャリアを注入し、その再結合の過程で生じる発光現象
を利用するものである。
【０００３】またレーザダイオードはこの発光ダイオー
ドの内部に導波路を設けた構造となっている。あるしき
い電流以上の電流を流すと注入される電子−正孔対が増
加し反転分布状態となり、誘導放射による光子の増倍
（利得）が発生し、へき開面などを利用した平行な反射
鏡により発生した光が再び活性層に帰還されてレーザ発
振が起こる。そして導波路の端面からレーザ光が出射さ
れていくものである。
ドの内部に導波路を設けた構造となっている。あるしき
い電流以上の電流を流すと注入される電子−正孔対が増
加し反転分布状態となり、誘導放射による光子の増倍
（利得）が発生し、へき開面などを利用した平行な反射
鏡により発生した光が再び活性層に帰還されてレーザ発
振が起こる。そして導波路の端面からレーザ光が出射さ
れていくものである。
【０００４】これら発光ダイオード，レーザダイオード
と同じ発光メカニズムを有する発光素子として、発光機
能を有する負性抵抗素子（発光サイリスタ，レーザサイ
リスタ等）も知られている。発光サイリスタは先に述べ
たような化合物半導体でＰＮＰＮ構造を作るものであ
り、シリコンではサイリスタとして実用化されている。
これらについては、例えば青木昌治編著「発光ダイオー
ド」工業調査会、１６７〜１６９頁に記載されている。
この発光機能を有する負性抵抗素子（ここでは発光サイ
リスタと呼ぶ）の基本構造は、Ｎ形ＧａＡｓ基板上にＰ
ＮＰＮ構造を形成したもので、サイリスタと全く同じ構
造である。電流−電圧特性もサイリスタと全く同じＳ字
形負性抵抗の特性を示す。
と同じ発光メカニズムを有する発光素子として、発光機
能を有する負性抵抗素子（発光サイリスタ，レーザサイ
リスタ等）も知られている。発光サイリスタは先に述べ
たような化合物半導体でＰＮＰＮ構造を作るものであ
り、シリコンではサイリスタとして実用化されている。
これらについては、例えば青木昌治編著「発光ダイオー
ド」工業調査会、１６７〜１６９頁に記載されている。
この発光機能を有する負性抵抗素子（ここでは発光サイ
リスタと呼ぶ）の基本構造は、Ｎ形ＧａＡｓ基板上にＰ
ＮＰＮ構造を形成したもので、サイリスタと全く同じ構
造である。電流−電圧特性もサイリスタと全く同じＳ字
形負性抵抗の特性を示す。
【０００５】また本出願人は、面発光型のサイリスタ
（以下、面発光サイリスタという）を用いた自己走査型
発光装置について、既に多くの出願において開示してい
る。例えば、特開平２−２６３６６８号公報「発光装
置」、特開平２−２１２１７０号公報「発光素子アレイ
およびその駆動方法」、特開平３−５５８８５号公報
「発光・受光モジュール」、特開平３−２００３６４号
公報「光信号の読み取り方法及びこれに使用するスイッ
チ素子アレイ」、特開平４−２３３６７号公報「発光装
置」、特開平４−２９６５７９号公報「発光素子アレイ
の駆動方法」である。
（以下、面発光サイリスタという）を用いた自己走査型
発光装置について、既に多くの出願において開示してい
る。例えば、特開平２−２６３６６８号公報「発光装
置」、特開平２−２１２１７０号公報「発光素子アレイ
およびその駆動方法」、特開平３−５５８８５号公報
「発光・受光モジュール」、特開平３−２００３６４号
公報「光信号の読み取り方法及びこれに使用するスイッ
チ素子アレイ」、特開平４−２３３６７号公報「発光装
置」、特開平４−２９６５７９号公報「発光素子アレイ
の駆動方法」である。
【０００６】多数個の発光素子を同一基板上に集積した
発光素子アレイはその駆動用ＩＣと組み合わせて光プリ
ンタ等の書き込み用光源として利用されている。本発明
者らは発光素子アレイの構成要素としてＰＮＰＮ構造を
持つ面発光サイリスタに注目し、発光点の自己走査が実
現できることを既に特許出願し、光プリンタ用光源とし
て実装上簡便となること、発光素子ピッチを細かくでき
ること、コンパクトな自己走査型発光装置を作製できる
こと等を示した。
発光素子アレイはその駆動用ＩＣと組み合わせて光プリ
ンタ等の書き込み用光源として利用されている。本発明
者らは発光素子アレイの構成要素としてＰＮＰＮ構造を
持つ面発光サイリスタに注目し、発光点の自己走査が実
現できることを既に特許出願し、光プリンタ用光源とし
て実装上簡便となること、発光素子ピッチを細かくでき
ること、コンパクトな自己走査型発光装置を作製できる
こと等を示した。
【０００７】
【発明が解決しようとする課題】面発光サイリスタのよ
うな面発光素子においては、電流を注入する電極の真下
に発光中心が位置し、電極自身が遮光層となって外部発
光効率が良くないという問題がある。この問題を面発光
サイリスタを例に説明する。
うな面発光素子においては、電流を注入する電極の真下
に発光中心が位置し、電極自身が遮光層となって外部発
光効率が良くないという問題がある。この問題を面発光
サイリスタを例に説明する。
【０００８】図１（ａ），（ｂ）は、メサ型のＰＮＰＮ
構造の従来の面発光サイリスタの断面図および平面図を
示す。この面発光サイリスタはＮ形半導体基板１上に形
成されたＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半
導体層２２，Ｐ形半導体層２１と、Ｐ形半導体層２１に
オーミック接触するように形成されたアノード電極４０
とを備えている。図１（ａ）の構造上には、図示しない
が全体に絶縁被膜（光を透過する絶縁材料よりなる）が
設けられ、その上にＡｌ配線１４０が設けられている。
絶縁被膜には、電極４０とＡｌ配線１４０とを電気的に
接続するためのコンタクトホールＣが開けられている。
また、Ｎ形半導体基板１の裏面には、カソード電極（図
示せず）が設けられている。
構造の従来の面発光サイリスタの断面図および平面図を
示す。この面発光サイリスタはＮ形半導体基板１上に形
成されたＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半
導体層２２，Ｐ形半導体層２１と、Ｐ形半導体層２１に
オーミック接触するように形成されたアノード電極４０
とを備えている。図１（ａ）の構造上には、図示しない
が全体に絶縁被膜（光を透過する絶縁材料よりなる）が
設けられ、その上にＡｌ配線１４０が設けられている。
絶縁被膜には、電極４０とＡｌ配線１４０とを電気的に
接続するためのコンタクトホールＣが開けられている。
また、Ｎ形半導体基板１の裏面には、カソード電極（図
示せず）が設けられている。
【０００９】このようなＰＮＰＮ構造の面発光サイリス
タにおいては、アノード電極４０から流れる電流は、図
１（ａ）に矢印で示すように、電極４０の真下に向かっ
て主に流れる。したがってゲート層２２，２３での発光
中心は電極４０の真下にある。このように発光中心が電
極４０の真下にあるため、光が電極４０自身さらにはＡ
ｌ配線１４０によって遮られる結果、外部発光効率が良
くない。
タにおいては、アノード電極４０から流れる電流は、図
１（ａ）に矢印で示すように、電極４０の真下に向かっ
て主に流れる。したがってゲート層２２，２３での発光
中心は電極４０の真下にある。このように発光中心が電
極４０の真下にあるため、光が電極４０自身さらにはＡ
ｌ配線１４０によって遮られる結果、外部発光効率が良
くない。
【００１０】また電極４０に近い所では、注入電流が大
きいため発光光量は大きいが、電極４０から遠ざかるに
従って、注入電流が小さくなるため発光光量は小さくな
る。これは、外部発光効率を低下させる要因の１つとも
なっている。
きいため発光光量は大きいが、電極４０から遠ざかるに
従って、注入電流が小さくなるため発光光量は小さくな
る。これは、外部発光効率を低下させる要因の１つとも
なっている。
【００１１】光を遮る電極４０およびＡｌ配線１４０の
代わりに透明電極材料であるＩＴＯ（酸化インジウムス
ズ）を用いることが考えられるが、ＧａＡｓ系の半導体
材料とはオーミック接触をとりにくいこと、ＩＴＯは抵
抗が大きいため、Ａｌ配線の代わりに用いるには適して
いないという問題がある。
代わりに透明電極材料であるＩＴＯ（酸化インジウムス
ズ）を用いることが考えられるが、ＧａＡｓ系の半導体
材料とはオーミック接触をとりにくいこと、ＩＴＯは抵
抗が大きいため、Ａｌ配線の代わりに用いるには適して
いないという問題がある。
【００１２】この発明の目的は、ＩＴＯを構造の一部と
して用いることを可能にし、外部発光効率を高めた面発
光サイリスタを提供することにある。
して用いることを可能にし、外部発光効率を高めた面発
光サイリスタを提供することにある。
【００１３】この発明の他の目的は、上記面発光サイリ
スタを用いた自己走査型発光装置を提供することにあ
る。
スタを用いた自己走査型発光装置を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明は、第１導電形の
基板上に、必要ならば第１導電形の第１の半導体層と、
第２導電形の第２の半導体層と、第１導電形の第３の半
導体層と、第２導電形の第４の半導体層とがこの順に積
層され、第４の半導体層上に設けられた第１の電極と、
第３の半導体層上に設けられた第２の電極とを備える面
発光サイリスタにおいて、前記積層構造を覆う絶縁被膜
と、前記第１の電極を含み発光面を露出させる開口と、
前記第１の電極に接触し、かつ、前記開口を覆うように
設けられた透明導電膜と、前記透明導電膜と接触するよ
うに設けられた金属配線とを備えることを特徴とする。
基板上に、必要ならば第１導電形の第１の半導体層と、
第２導電形の第２の半導体層と、第１導電形の第３の半
導体層と、第２導電形の第４の半導体層とがこの順に積
層され、第４の半導体層上に設けられた第１の電極と、
第３の半導体層上に設けられた第２の電極とを備える面
発光サイリスタにおいて、前記積層構造を覆う絶縁被膜
と、前記第１の電極を含み発光面を露出させる開口と、
前記第１の電極に接触し、かつ、前記開口を覆うように
設けられた透明導電膜と、前記透明導電膜と接触するよ
うに設けられた金属配線とを備えることを特徴とする。
【００１５】前記透明導電膜は、酸化インジウムまたは
酸化インジウムスズとするのが好適である。
酸化インジウムスズとするのが好適である。
【００１６】また本発明は、発光動作のためのしきい電
圧またはしきい電流の制御電極を有する発光素子を複数
個配列し、各発光素子の前記制御電極をその近傍に位置
する少なくとも１つの発光素子の制御電極に、接続用抵
抗または電気的に一方向性を有する電気素子を介して接
続するとともに、各発光素子に電源ラインを負荷抵抗を
介して前記制御電極に接続し、かつ各発光素子にクロッ
クラインを接続して形成した自己走査型発光装置におい
て、前記発光素子を、前記面発光サイリスタとし、この
面発光サイリスタの第１の電極は、前記クロックライン
に接続され、前記面発光サイリスタの第２の電極は、前
記制御電極であることを特徴とする。
圧またはしきい電流の制御電極を有する発光素子を複数
個配列し、各発光素子の前記制御電極をその近傍に位置
する少なくとも１つの発光素子の制御電極に、接続用抵
抗または電気的に一方向性を有する電気素子を介して接
続するとともに、各発光素子に電源ラインを負荷抵抗を
介して前記制御電極に接続し、かつ各発光素子にクロッ
クラインを接続して形成した自己走査型発光装置におい
て、前記発光素子を、前記面発光サイリスタとし、この
面発光サイリスタの第１の電極は、前記クロックライン
に接続され、前記面発光サイリスタの第２の電極は、前
記制御電極であることを特徴とする。
【００１７】さらに本発明は、スイッチング動作のため
のしきい電圧またはしきい電流の第１の制御電極を有す
るスイッチ素子を複数個配列し、各スイッチ素子の第１
の制御電極をその近傍に位置する少なくとも１つのスイ
ッチ素子の第１の制御電極に、接続用抵抗または電気的
に一方向性を有する電気素子を介して接続するととも
に、各スイッチ素子に電源ラインを負荷抵抗を介して第
１の制御電極に接続し、かつ各スイッチ素子にクロック
ラインを接続して形成した自己走査スイッチ素子アレイ
と、発光動作のためのしきい電圧またはしきい電流の第
２の制御電極を有する発光素子を複数個配列した発光素
子アレイとからなり、前記発光素子アレイの第２の制御
電極を対応する前記スイッチ素子の第１の制御電極と電
気的手段にて接続し、各発光素子に発光のための電流を
印加するラインを設けた自己走査型発光装置において、
前記発光素子を、前記面発光サイリスタとし、この面発
光サイリスタの第１の電極は、前記電流印加ラインに接
続され、前記面発光サイリスタの第２の電極は、第２の
制御電極であることを特徴とする。
のしきい電圧またはしきい電流の第１の制御電極を有す
るスイッチ素子を複数個配列し、各スイッチ素子の第１
の制御電極をその近傍に位置する少なくとも１つのスイ
ッチ素子の第１の制御電極に、接続用抵抗または電気的
に一方向性を有する電気素子を介して接続するととも
に、各スイッチ素子に電源ラインを負荷抵抗を介して第
１の制御電極に接続し、かつ各スイッチ素子にクロック
ラインを接続して形成した自己走査スイッチ素子アレイ
と、発光動作のためのしきい電圧またはしきい電流の第
２の制御電極を有する発光素子を複数個配列した発光素
子アレイとからなり、前記発光素子アレイの第２の制御
電極を対応する前記スイッチ素子の第１の制御電極と電
気的手段にて接続し、各発光素子に発光のための電流を
印加するラインを設けた自己走査型発光装置において、
前記発光素子を、前記面発光サイリスタとし、この面発
光サイリスタの第１の電極は、前記電流印加ラインに接
続され、前記面発光サイリスタの第２の電極は、第２の
制御電極であることを特徴とする。
【００１８】上記の各自己走査型発光装置においては、
前記金属配線を、隣接する前記発光素子間に延びる細長
部を有するくし形状とするのが好適である。
前記金属配線を、隣接する前記発光素子間に延びる細長
部を有するくし形状とするのが好適である。
【００１９】
【００２０】
【実施例１】図２は、本発明の一実施例である面発光サ
イリスタの断面図である。この面発光サイリスタは、Ｎ
形半導体基板１上にＧａＡｓよりなるＮ形半導体層２
４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体
層２１が順に積層されている。Ｐ形半導体層２１上にＡ
ｕＺｎよりなる微小なアノード電極２５、Ｎ形半導体層
２２上にＡｕＧｅＮｉよりなるゲート電極２６、Ｎ形基
板１の裏面にカソード電極（図示せず）が設けられてい
る。
イリスタの断面図である。この面発光サイリスタは、Ｎ
形半導体基板１上にＧａＡｓよりなるＮ形半導体層２
４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体
層２１が順に積層されている。Ｐ形半導体層２１上にＡ
ｕＺｎよりなる微小なアノード電極２５、Ｎ形半導体層
２２上にＡｕＧｅＮｉよりなるゲート電極２６、Ｎ形基
板１の裏面にカソード電極（図示せず）が設けられてい
る。
【００２１】このＰＮＰＮ構造は、ＳｉＯ2 よりなる絶
縁被膜２７で覆われ、アノード電極２５を含む発光面に
開口が設けられる。開口および絶縁被膜２７の一部は透
明電極材料である酸化インジウムスズ（ＩＴＯ）膜２８
で被覆される。このＩＴＯ膜２８上に、発光面を覆わな
いようにして、Ａｌ配線１４０が設けられている。
縁被膜２７で覆われ、アノード電極２５を含む発光面に
開口が設けられる。開口および絶縁被膜２７の一部は透
明電極材料である酸化インジウムスズ（ＩＴＯ）膜２８
で被覆される。このＩＴＯ膜２８上に、発光面を覆わな
いようにして、Ａｌ配線１４０が設けられている。
【００２２】この構造の面発光サイリスタによれば、ア
ノード電極２５は、フォトリソグラフィで作成できる最
小のサイズとすることができ、このアノード電極２５を
含む発光面上にＩＴＯ膜２８を被覆するので、マスク合
わせが不要となる。すなわち図１の従来構造では、電極
４０上の絶縁被膜にコンタクトホールＣを開けるのにマ
スク合わせを必要とするが、本実施例では、微小電極２
５を含む開口にＩＴＯ膜２８を被覆するので、従来のよ
うなマスク合わせは不要となる。
ノード電極２５は、フォトリソグラフィで作成できる最
小のサイズとすることができ、このアノード電極２５を
含む発光面上にＩＴＯ膜２８を被覆するので、マスク合
わせが不要となる。すなわち図１の従来構造では、電極
４０上の絶縁被膜にコンタクトホールＣを開けるのにマ
スク合わせを必要とするが、本実施例では、微小電極２
５を含む開口にＩＴＯ膜２８を被覆するので、従来のよ
うなマスク合わせは不要となる。
【００２３】本実施例の面発光サイリスタによれば、Ａ
ｕＺｎよりなるアノード電極２５と下側のＧａＡｓ層２
１とはオーミック接触がとれるので、電極より注入され
た電流は、点線矢印で示すように、カソード電極に向か
って拡がって流れていく。ゲート層２２，２３中で発生
した光は、微小電極２５により一部遮られるものの、大
半は透明なＩＴＯ膜２８を透過して外部へ取出される。
したがって、図１の従来構造に比べて外部発光効率は極
めて向上する。
ｕＺｎよりなるアノード電極２５と下側のＧａＡｓ層２
１とはオーミック接触がとれるので、電極より注入され
た電流は、点線矢印で示すように、カソード電極に向か
って拡がって流れていく。ゲート層２２，２３中で発生
した光は、微小電極２５により一部遮られるものの、大
半は透明なＩＴＯ膜２８を透過して外部へ取出される。
したがって、図１の従来構造に比べて外部発光効率は極
めて向上する。
【００２４】なお、ＩＴＯは抵抗値が高いために、配線
金属としては用いることができないので、ＩＴＯ膜２８
に接触させてＡｌ配線１４０を用いている。
金属としては用いることができないので、ＩＴＯ膜２８
に接触させてＡｌ配線１４０を用いている。
【００２５】以上の実施例は、Ｎ形基板上に、順にＮ
形，Ｐ形，Ｎ形，Ｐ形の半導体層を積層した面発光サイ
リスタを説明したが、Ｐ形基板上に、順にＰ形，Ｎ形，
Ｐ形，Ｎ形の半導体層を積層した面発光サイリスタとす
ることもできる。この場合には、最上層のカソード電極
の材料はＮ形ＧａＡｓ層とオーミック接触のとれるＡｕ
ＧｅＮｉを、ゲート電極の材料はＰ形ＧａＡｓ層とオー
ミック接触のとれるＡｕＺｎとする。
形，Ｐ形，Ｎ形，Ｐ形の半導体層を積層した面発光サイ
リスタを説明したが、Ｐ形基板上に、順にＰ形，Ｎ形，
Ｐ形，Ｎ形の半導体層を積層した面発光サイリスタとす
ることもできる。この場合には、最上層のカソード電極
の材料はＮ形ＧａＡｓ層とオーミック接触のとれるＡｕ
ＧｅＮｉを、ゲート電極の材料はＰ形ＧａＡｓ層とオー
ミック接触のとれるＡｕＺｎとする。
【００２６】また、この実施例では、半導体基板の直上
に、半導体基板と同一導電形の半導体層を積層している
が、これは以下の理由による。すなわち、一般に、半導
体基板表面に直接ＰＮ（あるいはＮＰ）接合を形成する
と、その形成した半導体層の結晶性の悪さから、デバイ
スとしての特性が劣化する傾向がある。つまり、基板表
面に結晶層をエピタキシャル成長する場合、基板表面近
傍層の結晶性が、結晶層がある一定以上に成長した後の
結晶性と比べて、悪くなっているためである。このた
め、半導体基板と同一の半導体層を一旦形成してから、
ＰＮ（あるいはＮＰ）接合を形成すると、上述した問題
は解決できるからである。したがって、この半導体層を
介することが好ましい。
に、半導体基板と同一導電形の半導体層を積層している
が、これは以下の理由による。すなわち、一般に、半導
体基板表面に直接ＰＮ（あるいはＮＰ）接合を形成する
と、その形成した半導体層の結晶性の悪さから、デバイ
スとしての特性が劣化する傾向がある。つまり、基板表
面に結晶層をエピタキシャル成長する場合、基板表面近
傍層の結晶性が、結晶層がある一定以上に成長した後の
結晶性と比べて、悪くなっているためである。このた
め、半導体基板と同一の半導体層を一旦形成してから、
ＰＮ（あるいはＮＰ）接合を形成すると、上述した問題
は解決できるからである。したがって、この半導体層を
介することが好ましい。
【００２７】また、以上の実施例では、透明電極材料と
してＩＴＯを用いたが、酸化インジウムであっても良
い。
してＩＴＯを用いたが、酸化インジウムであっても良
い。
【００２８】
【実施例２】本実施例は、本発明の面発光サイリスタを
用いた自己走査型発光装置の１つの例である。
用いた自己走査型発光装置の１つの例である。
【００２９】まず、本実施例の自己走査型発光装置の原
理を説明するための等価回路図を図３に示す。発光素子
として、面発光サイリスタＴ（−２）〜Ｔ（＋２）を用
い、面発光サイリスタＴ（−２）〜Ｔ（＋２）には、各
々ゲート電極Ｇ-2〜Ｇ+2が設けられている。各々のゲー
ト電極には、負荷抵抗ＲL を介して電源電圧ＶGKが印加
される。また、各々のゲート電極Ｇ-2〜Ｇ+2は、相互作
用を作るために結合用抵抗ＲI を介して電気的に接続さ
れている。また、各単体発光サイリスタのアノード電極
に、３本の転送クロックライン（φ1 ，φ2 ，φ3 ）
が、それぞれ３素子おきに（繰り返されるように）接続
される。
理を説明するための等価回路図を図３に示す。発光素子
として、面発光サイリスタＴ（−２）〜Ｔ（＋２）を用
い、面発光サイリスタＴ（−２）〜Ｔ（＋２）には、各
々ゲート電極Ｇ-2〜Ｇ+2が設けられている。各々のゲー
ト電極には、負荷抵抗ＲL を介して電源電圧ＶGKが印加
される。また、各々のゲート電極Ｇ-2〜Ｇ+2は、相互作
用を作るために結合用抵抗ＲI を介して電気的に接続さ
れている。また、各単体発光サイリスタのアノード電極
に、３本の転送クロックライン（φ1 ，φ2 ，φ3 ）
が、それぞれ３素子おきに（繰り返されるように）接続
される。
【００３０】動作を説明すると、まず転送クロックφ3
がハイレベルとなり、面発光サイリスタＴ（０）がオン
しているとする。このとき３端子サイリスタの特性か
ら、ゲート電極Ｇ0 は零ボルト近くまで引き下げられ
る。電源電圧ＶGKを仮に５ボルトとすると、負荷抵抗Ｒ
L 、結合用抵抗ＲI のネットワークから各面発光サイリ
スタのゲート電圧が決まる。そして、面発光サイリスタ
Ｔ（０）に近い素子のゲート電圧が最も低下し、以降順
にＴ（０）から離れるにしたがいゲート電圧は上昇して
いく。これは次のように表せる。
がハイレベルとなり、面発光サイリスタＴ（０）がオン
しているとする。このとき３端子サイリスタの特性か
ら、ゲート電極Ｇ0 は零ボルト近くまで引き下げられ
る。電源電圧ＶGKを仮に５ボルトとすると、負荷抵抗Ｒ
L 、結合用抵抗ＲI のネットワークから各面発光サイリ
スタのゲート電圧が決まる。そして、面発光サイリスタ
Ｔ（０）に近い素子のゲート電圧が最も低下し、以降順
にＴ（０）から離れるにしたがいゲート電圧は上昇して
いく。これは次のように表せる。
【００３１】 ＶG0＜ＶG1＝ＶG-1 ＜ＶG2＝ＶG-2 （１） これらの電圧の差は、負荷抵抗ＲL ，結合用抵抗ＲI の
値を適当に選択することにより設定することができる。
値を適当に選択することにより設定することができる。
【００３２】３端子サイリスタのアノード側のターンオ
ン電圧ＶONは、ゲート電圧よりＰＮ接合の拡散電位Ｖ
dif だけ高い電圧となることが知られている。
ン電圧ＶONは、ゲート電圧よりＰＮ接合の拡散電位Ｖ
dif だけ高い電圧となることが知られている。
【００３３】ＶON≒ＶG ＋Ｖdif （２） したがって、アノードにかける電圧をこのターンオン電
圧ＶONより高く設定すれば、その発光サイリスタはオン
することになる。
圧ＶONより高く設定すれば、その発光サイリスタはオン
することになる。
【００３４】さてこの面発光サイリスタＴ（０）がオン
している状態で、次の転送クロックパルスφ1 にハイレ
ベル電圧ＶH を印加する。このクロックパルスφ1 は面
発光サイリスタＴ（＋１）とＴ（―２）に同時に加わる
が、ハイレベル電圧ＶH の値を次の範囲に設定すると、
面発光サイリスタＴ（＋１）のみをオンさせることがで
きる。
している状態で、次の転送クロックパルスφ1 にハイレ
ベル電圧ＶH を印加する。このクロックパルスφ1 は面
発光サイリスタＴ（＋１）とＴ（―２）に同時に加わる
が、ハイレベル電圧ＶH の値を次の範囲に設定すると、
面発光サイリスタＴ（＋１）のみをオンさせることがで
きる。
【００３５】 ＶG-2 ＋Ｖdif ＞ＶH ＞ＶG+1 ＋Ｖdif （３） これで面発光サイリスタＴ（０），Ｔ（＋１）が同時に
オンしていることになる。そしてクロックパルスφ3 の
ハイレベル電圧を切ると、面発光サイリスタＴ（０）が
オフとなりオン状態の転送ができたことになる。
オンしていることになる。そしてクロックパルスφ3 の
ハイレベル電圧を切ると、面発光サイリスタＴ（０）が
オフとなりオン状態の転送ができたことになる。
【００３６】このように、本実施例では抵抗ネットワー
クで各面発光サイリスタのゲート電極間を結ぶことによ
り、面発光サイリスタに転送機能をもたせることが可能
となる。
クで各面発光サイリスタのゲート電極間を結ぶことによ
り、面発光サイリスタに転送機能をもたせることが可能
となる。
【００３７】上に述べたような原理から、転送クロック
φ1 ，φ2 ，φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。
φ1 ，φ2 ，φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。
【００３８】図４は、面発光サイリスタのアレイ部分の
平面図である。図２と同一の構成要素には、同一の参照
番号を付して示す。ＳｉＯ2 膜２７（図４には図示せ
ず）に設けられた開口２９を覆うように、面発光サイリ
スタのアレイ方向にＩＴＯ膜２８が設けられる。このＩ
ＴＯ膜２８上にＡｌ配線１４０が設けられる。Ａｌ配線
１４０は、面発光サイリスタのアレイ方向に延びる基部
１４１と、基部に垂直方向であって、面発光サイリスタ
間に延びる細長部１４２とからなり、いわゆるくし形状
となっている。このように面発光サイリスタ間に細長部
１４２を設けるのは、次の理由による。すなわち、アノ
ード電極２５には、Ａｌ配線１４０からＩＴＯ膜２８を
経て電流が供給される。Ａｌ配線１４０からＩＴＯ膜２
８へ流れる電流の分布を考えた場合、Ａｌ配線１４０の
細長部１４２があることによって、Ａｌ配線１４０とア
ノード電極２５との間の抵抗を小さくすることができる
という利点がある。また、細長部１４２を設けることに
よって、サイリスタ間相互の電位の影響を防止すること
ができるという利点もある。
平面図である。図２と同一の構成要素には、同一の参照
番号を付して示す。ＳｉＯ2 膜２７（図４には図示せ
ず）に設けられた開口２９を覆うように、面発光サイリ
スタのアレイ方向にＩＴＯ膜２８が設けられる。このＩ
ＴＯ膜２８上にＡｌ配線１４０が設けられる。Ａｌ配線
１４０は、面発光サイリスタのアレイ方向に延びる基部
１４１と、基部に垂直方向であって、面発光サイリスタ
間に延びる細長部１４２とからなり、いわゆるくし形状
となっている。このように面発光サイリスタ間に細長部
１４２を設けるのは、次の理由による。すなわち、アノ
ード電極２５には、Ａｌ配線１４０からＩＴＯ膜２８を
経て電流が供給される。Ａｌ配線１４０からＩＴＯ膜２
８へ流れる電流の分布を考えた場合、Ａｌ配線１４０の
細長部１４２があることによって、Ａｌ配線１４０とア
ノード電極２５との間の抵抗を小さくすることができる
という利点がある。また、細長部１４２を設けることに
よって、サイリスタ間相互の電位の影響を防止すること
ができるという利点もある。
【００３９】
【実施例３】本実施例は、本発明者らが特開平２−１４
５８４号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。
５８４号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。
【００４０】本実施例では、電気的接続の方法としてダ
イオードを用いた例について述べる。本実施例の自己走
査型発光装置の原理を説明するための等価回路図を図５
に示す。これは発光しきい電圧，電流が外部から制御で
きる発光サイリスタとして、本発明による３端子の面発
光サイリスタを用いた場合を表している。面発光サイリ
スタＴ（−２）〜Ｔ（＋２）は、一列に並べられた構成
となっている。Ｇ-2〜Ｇ+2は、面発光サイリスタＴ（−
２）〜Ｔ（＋２）のそれぞれのゲート電極を表す。ＲL
はゲート電極の負荷抵抗を表し、Ｄ-2〜Ｄ+2は電気的相
互作用を行うダイオードを表す。またＶGKは電源電圧を
表す。各単体面発光サイリスタのアノード電極に、２本
の転送クロックライン（φ1 ，φ2 ）がそれぞれ１素子
おきに接続される。
イオードを用いた例について述べる。本実施例の自己走
査型発光装置の原理を説明するための等価回路図を図５
に示す。これは発光しきい電圧，電流が外部から制御で
きる発光サイリスタとして、本発明による３端子の面発
光サイリスタを用いた場合を表している。面発光サイリ
スタＴ（−２）〜Ｔ（＋２）は、一列に並べられた構成
となっている。Ｇ-2〜Ｇ+2は、面発光サイリスタＴ（−
２）〜Ｔ（＋２）のそれぞれのゲート電極を表す。ＲL
はゲート電極の負荷抵抗を表し、Ｄ-2〜Ｄ+2は電気的相
互作用を行うダイオードを表す。またＶGKは電源電圧を
表す。各単体面発光サイリスタのアノード電極に、２本
の転送クロックライン（φ1 ，φ2 ）がそれぞれ１素子
おきに接続される。
【００４１】動作を説明する。まず転送クロックφ2 が
ハイレベルとなり、面発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性からゲ
ート電極Ｇ0 は零ボルト近くまで引き下げられる。電源
電圧ＶGKを仮に５ボルトとすると、抵抗ＲL ，ダイオー
ドＤ-2〜Ｄ+2のネットワークから各発光サイリスタのゲ
ート電圧が決まる。そして発光サイリスタＴ（０）に近
い素子のゲート電圧が最も低下し、以降順にＴ（０）か
ら離れるにしたがいゲート電圧は上昇していく。 しか
しながら、ダイオード特性の一方向性，非対称性から、
電圧を下げる効果は、Ｔ（０）の右方向にしか働かな
い。すなわちゲート電極Ｇ1 はＧ0 に対し、ダイオード
の順方向立ち上がり電圧Ｖdif （ＰＮ接合の拡散電位に
等しい）だけ高い電圧に設定され、ゲート電極Ｇ2 はＧ
1 に対し、さらにダイオードの順方向立ち上がり電圧Ｖ
dif だけ高い電圧に設定される。一方、Ｔ（０）の左側
のゲート電極Ｇ-1はダイオードＤ-1が逆バイアスになっ
ているため電流が流れず、したがって電源電圧ＶGKと同
電位となる。
ハイレベルとなり、面発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性からゲ
ート電極Ｇ0 は零ボルト近くまで引き下げられる。電源
電圧ＶGKを仮に５ボルトとすると、抵抗ＲL ，ダイオー
ドＤ-2〜Ｄ+2のネットワークから各発光サイリスタのゲ
ート電圧が決まる。そして発光サイリスタＴ（０）に近
い素子のゲート電圧が最も低下し、以降順にＴ（０）か
ら離れるにしたがいゲート電圧は上昇していく。 しか
しながら、ダイオード特性の一方向性，非対称性から、
電圧を下げる効果は、Ｔ（０）の右方向にしか働かな
い。すなわちゲート電極Ｇ1 はＧ0 に対し、ダイオード
の順方向立ち上がり電圧Ｖdif （ＰＮ接合の拡散電位に
等しい）だけ高い電圧に設定され、ゲート電極Ｇ2 はＧ
1 に対し、さらにダイオードの順方向立ち上がり電圧Ｖ
dif だけ高い電圧に設定される。一方、Ｔ（０）の左側
のゲート電極Ｇ-1はダイオードＤ-1が逆バイアスになっ
ているため電流が流れず、したがって電源電圧ＶGKと同
電位となる。
【００４２】次の転送クロックパルスφ1 は、最近接の
発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）
およびＴ（−３）等に印加されるが、これらのなかで、
最もターンオン電圧の最も低い素子はＴ（１）であり、
Ｔ（１）のターンオン電圧は約Ｇ1 のゲート電圧＋Ｖ
dif であるが、これはＶdif の約２倍である。次にター
ン電圧の低い素子はＴ（３）であり、Ｖdif の約４倍で
ある。Ｔ（−１）とＴ（−３）のオン電圧は、約ＶGK＋
Ｖdif となる。
発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）
およびＴ（−３）等に印加されるが、これらのなかで、
最もターンオン電圧の最も低い素子はＴ（１）であり、
Ｔ（１）のターンオン電圧は約Ｇ1 のゲート電圧＋Ｖ
dif であるが、これはＶdif の約２倍である。次にター
ン電圧の低い素子はＴ（３）であり、Ｖdif の約４倍で
ある。Ｔ（−１）とＴ（−３）のオン電圧は、約ＶGK＋
Ｖdif となる。
【００４３】以上から、転送クロックパルスのハイレベ
ル電圧をＶdif の約２倍からＶdifの約４倍の間に設定
しておけば、発光サイリスタＴ（１）のみをオンさせる
ことができ、転送動作を行うことができる。
ル電圧をＶdif の約２倍からＶdifの約４倍の間に設定
しておけば、発光サイリスタＴ（１）のみをオンさせる
ことができ、転送動作を行うことができる。
【００４４】
【実施例４】本実施例は、本発明者らが特開平２−２６
３６６８号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。
３６６８号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。
【００４５】本実施例の発光装置の原理を説明するため
の等価回路図を図６に示す。
の等価回路図を図６に示す。
【００４６】この自己走査型発光装置は、スイッチ素子
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）
〜Ｌ（２）からなる。スイッチ素子部分の構成は、ダイ
オード接続を用いた例を示している。スイッチ素子のゲ
ート電極Ｇ-1〜Ｇ1 は、書き込み用発光素子のゲートに
も接続される。書き込み用発光素子のアノードには、書
き込み信号Ｓinが加えられている。
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）
〜Ｌ（２）からなる。スイッチ素子部分の構成は、ダイ
オード接続を用いた例を示している。スイッチ素子のゲ
ート電極Ｇ-1〜Ｇ1 は、書き込み用発光素子のゲートに
も接続される。書き込み用発光素子のアノードには、書
き込み信号Ｓinが加えられている。
【００４７】以下に、この発光装置の動作を説明する。
いま、スイッチ素子Ｔ（０）がオン状態にあるとする
と、ゲート電極Ｇ0 の電圧は、ＶGK（ここでは５ボルト
と想定する）より低下し、ほぼ零ボルトとなる。したが
って、書き込み信号Ｓinの電圧が、ＰＮ接合の拡散電位
（約１ボルト）以上であれば、発光素子Ｌ（０）を発光
状態とすることができる。
いま、スイッチ素子Ｔ（０）がオン状態にあるとする
と、ゲート電極Ｇ0 の電圧は、ＶGK（ここでは５ボルト
と想定する）より低下し、ほぼ零ボルトとなる。したが
って、書き込み信号Ｓinの電圧が、ＰＮ接合の拡散電位
（約１ボルト）以上であれば、発光素子Ｌ（０）を発光
状態とすることができる。
【００４８】これに対し、ゲート電極Ｇ-1は約５ボルト
であり、ゲート電極Ｇ1 は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓinの電圧は、約１〜２ボルトの範囲となる。発光
素子Ｌ（０）がオン、すなわち発光状態に入ると、書き
込み信号Ｓinラインの電圧は約１ボルトに固定されてし
まうので、他の発光素子が選択されてしまう、というエ
ラーは防ぐことができる。
であり、ゲート電極Ｇ1 は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓinの電圧は、約１〜２ボルトの範囲となる。発光
素子Ｌ（０）がオン、すなわち発光状態に入ると、書き
込み信号Ｓinラインの電圧は約１ボルトに固定されてし
まうので、他の発光素子が選択されてしまう、というエ
ラーは防ぐことができる。
【００４９】発光強度は書き込み信号Ｓinに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の素子に転送するためには、書
き込み信号Ｓinラインの電圧を一度零ボルトまでおと
し、発光している素子をいったんオフにしておく必要が
ある。
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の素子に転送するためには、書
き込み信号Ｓinラインの電圧を一度零ボルトまでおと
し、発光している素子をいったんオフにしておく必要が
ある。
【００５０】この自己走査型発光装置において、スイッ
チ素子に図１で示した従来の面発光サイリスタを、発光
素子に本発明の面発光サイリスタを用いることができ
る。また、スイッチ素子および発光素子の両方に本発明
の面発光サイリスタを用いてもよい。なお、スイッチ素
子からの発光は不要であるので遮光層を設けて、外部に
光が出ないようにする必要がある。
チ素子に図１で示した従来の面発光サイリスタを、発光
素子に本発明の面発光サイリスタを用いることができ
る。また、スイッチ素子および発光素子の両方に本発明
の面発光サイリスタを用いてもよい。なお、スイッチ素
子からの発光は不要であるので遮光層を設けて、外部に
光が出ないようにする必要がある。
【００５１】
【実施例５】本実施例は、複数の発光素子を同時に発光
できるようにした自己走査型発光装置である。この発光
装置の等価回路図を、図７に示す。
できるようにした自己走査型発光装置である。この発光
装置の等価回路図を、図７に示す。
【００５２】図６の回路と異なるのは、発光素子を３つ
ずつのブロックとし、１ブロック内の発光素子は１つの
スイッチ素子によって制御し、かつ１ブロック内の発光
素子にそれぞれ別々の書き込み信号ラインＳin１，Ｓin
２，Ｓin３を接続して、発光素子の発光を制御した点で
ある。図中、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ
3 （−１）、発光素子Ｌ1 （０），Ｌ2 （０），Ｌ3
（０）、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ3
（−１）等が、ブロック化された発光素子を示してい
る。
ずつのブロックとし、１ブロック内の発光素子は１つの
スイッチ素子によって制御し、かつ１ブロック内の発光
素子にそれぞれ別々の書き込み信号ラインＳin１，Ｓin
２，Ｓin３を接続して、発光素子の発光を制御した点で
ある。図中、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ
3 （−１）、発光素子Ｌ1 （０），Ｌ2 （０），Ｌ3
（０）、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ3
（−１）等が、ブロック化された発光素子を示してい
る。
【００５３】動作は図６の回路と同じで、１素子ずつＳ
inによって発光が書き込まれていたものが、同時に複数
書き込まれ発光し、それがブロックごとに転送するよう
になったものである。
inによって発光が書き込まれていたものが、同時に複数
書き込まれ発光し、それがブロックごとに転送するよう
になったものである。
【００５４】いま、ＬＥＤプリンタ等の一般的に知られ
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。
【００５５】実施例４にて説明してきた発光装置では、
発光しているポイントは常に一つで、上記の場合ではこ
の発光の強度を変化させて画像を書き込むことになる。
これを用いて光プリンタを形成すると、通常使用されて
いる光プリンタ用ＬＥＤアレイ（これは画像を書き込む
ポイントに位置するＬＥＤが、同時に発光するよう駆動
ＩＣによって制御されている）に比べ、画像書き込み時
に３４００倍の輝度が必要となり、発光効率が同じなら
ば３４００倍の電流を流す必要がある。ただし発光時間
は、逆に通常のＬＥＤアレイに比べ１／３４００とな
る。
発光しているポイントは常に一つで、上記の場合ではこ
の発光の強度を変化させて画像を書き込むことになる。
これを用いて光プリンタを形成すると、通常使用されて
いる光プリンタ用ＬＥＤアレイ（これは画像を書き込む
ポイントに位置するＬＥＤが、同時に発光するよう駆動
ＩＣによって制御されている）に比べ、画像書き込み時
に３４００倍の輝度が必要となり、発光効率が同じなら
ば３４００倍の電流を流す必要がある。ただし発光時間
は、逆に通常のＬＥＤアレイに比べ１／３４００とな
る。
【００５６】しかし発光素子は、一般的に電流が増える
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。
【００５７】しかしながら本実施例によると、ビット総
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例８の発光装置に比べて１
素子の発光時間は３倍となる。したがって、オン状態の
発光素子に流す電流は１／３でよく、実施例８に比べ長
寿命化することが可能である。
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例８の発光装置に比べて１
素子の発光時間は３倍となる。したがって、オン状態の
発光素子に流す電流は１／３でよく、実施例８に比べ長
寿命化することが可能である。
【００５８】本実施例では、１ブロックに３素子が含ま
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。
【００５９】この自己走査型発光装置においても、スイ
ッチ素子および／または発光素子に、本発明の面発光サ
イリスタを用いることができる。
ッチ素子および／または発光素子に、本発明の面発光サ
イリスタを用いることができる。
【００６０】
【実施例６】本発明の自己走査型発光装置の応用例とし
て光プリンタへの応用について述べる。従来、ＬＥＤア
レイの各画素に駆動用ＩＣを接続したモジュールを使っ
て光プリンタへ応用した例が知られている。光プリンタ
の原理図を図８に示す。まず円筒形の感光ドラム６１の
表面にアモルファスＳｉ等の光導伝性を持つ材料（感光
体）が作られている。このドラムはプリントの速度で回
転している。まず帯電器６７で感光体表面を一様に帯電
させる。そして発光素子アレイ光プリントヘッド６８で
印字するドットイメージの光を感光体上に照射し、光の
当たったところの帯電を中和する。次に現像器で感光体
上の帯電状態に従って、トナーを感光体上に付ける。そ
して転写器６２でカセット６１１中から送られてきた用
紙６９上にトナーを転写する。そしてその用紙は定着器
６３にて熱等を加えられ定着される。一方転写の終了し
たドラムは消去ランプ６５で帯電が全面に渡って中和さ
れ、清掃器６６で残ったトナーが除去される。
て光プリンタへの応用について述べる。従来、ＬＥＤア
レイの各画素に駆動用ＩＣを接続したモジュールを使っ
て光プリンタへ応用した例が知られている。光プリンタ
の原理図を図８に示す。まず円筒形の感光ドラム６１の
表面にアモルファスＳｉ等の光導伝性を持つ材料（感光
体）が作られている。このドラムはプリントの速度で回
転している。まず帯電器６７で感光体表面を一様に帯電
させる。そして発光素子アレイ光プリントヘッド６８で
印字するドットイメージの光を感光体上に照射し、光の
当たったところの帯電を中和する。次に現像器で感光体
上の帯電状態に従って、トナーを感光体上に付ける。そ
して転写器６２でカセット６１１中から送られてきた用
紙６９上にトナーを転写する。そしてその用紙は定着器
６３にて熱等を加えられ定着される。一方転写の終了し
たドラムは消去ランプ６５で帯電が全面に渡って中和さ
れ、清掃器６６で残ったトナーが除去される。
【００６１】さて本発明による自己走査型発光装置を所
定の実装基板上に直線状に一列に配列した発光素子アレ
イモジュールを光プリントヘッドに応用する。光プリン
トヘッドの構造を図９に示す。この光プリントヘッド
は、発光素子アレイ６１２とロッドレンズアレイ６１３
とで構成され、レンズの焦点が感光ドラム６１上に結ぶ
ようになっている。この発光素子アレイモジュールから
の光で感光ドラムに画像情報を書き込むことができる。
定の実装基板上に直線状に一列に配列した発光素子アレ
イモジュールを光プリントヘッドに応用する。光プリン
トヘッドの構造を図９に示す。この光プリントヘッド
は、発光素子アレイ６１２とロッドレンズアレイ６１３
とで構成され、レンズの焦点が感光ドラム６１上に結ぶ
ようになっている。この発光素子アレイモジュールから
の光で感光ドラムに画像情報を書き込むことができる。
【００６２】本実施例によれば、この発光素子アレイモ
ジュールのコストを従来よりはるかに低減できるため、
低価格のプリントヘッド、低価格の光プリンタを提供す
ることができる。
ジュールのコストを従来よりはるかに低減できるため、
低価格のプリントヘッド、低価格の光プリンタを提供す
ることができる。
【００６３】
【発明の効果】本発明によれば、外部発光効率の良い面
発光サイリスタを提供することが可能であり、このよう
な面発光サイリスタを用いた自己走査型発光装置は、外
部発光効率が良いうえに、駆動回路を必要としないの
で、光プリンタ用の低価格の光プリントヘッドを実現す
ることができる。
発光サイリスタを提供することが可能であり、このよう
な面発光サイリスタを用いた自己走査型発光装置は、外
部発光効率が良いうえに、駆動回路を必要としないの
で、光プリンタ用の低価格の光プリントヘッドを実現す
ることができる。
【図１】メサ型のＰＮＰＮ構造の従来の面発光サイリス
タの断面図および平面図である。
タの断面図および平面図である。
【図２】本発明の面発光ダイオードの断面図である。
【図３】自己走査型発光装置の等価回路図である。
【図４】Ａｌ配線を示す図である。
【図５】他の自己走査型発光装置の等価回路図である。
【図６】他の自己走査型発光装置の等価回路図である。
【図７】他の自己走査型発光装置の等価回路図である。
【図８】光プリンタ装置を示す図である。
【図９】発光素子モジュールとロッドレンズアレイとの
組合せを示す図である。
組合せを示す図である。
１ Ｎ形基板 ２２，２４ Ｎ形半導体層 ２１，２３ Ｐ形半導体層 ２５ アノード電極 ２６ ゲート電極 ２７ ＳｉＯ2 膜 ２８ ＩＴＯ膜 １４０ Ａｌ配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/74
Claims (7)
- 【請求項１】第１導電形の基板上に、第１導電形の第１
の半導体層と、第２導電形の第２の半導体層と、第１導
電形の第３の半導体層と、第２導電形の第４の半導体層
とがこの順に積層され、第４の半導体層上に設けられた
第１の電極と、第３の半導体層上に設けられた第２の電
極とを備える面発光サイリスタにおいて、 前記積層構造を覆う絶縁被膜と、 前記第１の電極を含み発光面を露出させる開口と、 前記第１の電極に接触し、かつ、前記開口を覆うように
設けられた透明導電膜と、 前記透明導電膜と接触するように設けられた金属配線
と、を備えることを特徴とする面発光サイリスタ。 - 【請求項２】第１導電形の基板上に、第２導電形の第２
の半導体層と、第１導電形の第３の半導体層と、第２導
電形の第４の半導体層とがこの順に積層され、第４の半
導体層上に設けられた第１の電極と、第３の半導体層上
に設けられた第２の電極とを備える面発光サイリスタに
おいて、 前記積層構造を覆う絶縁被膜と、 前記第１の電極を含み発光面を露出させる開口と、 前記第１の電極に接触し、かつ、前記開口を覆うように
設けられた透明導電膜と、 前記透明導電膜と接触するように設けられた金属配線
と、を備えることを特徴とする面発光サイリスタ。 - 【請求項３】前記透明導電膜は、酸化インジウムまたは
酸化インジウムスズよりなる、請求項１または２記載の
面発光サイリスタ。 - 【請求項４】発光動作のためのしきい電圧またはしきい
電流の制御電極を有する発光素子を複数個配列し、各発
光素子の前記制御電極をその近傍に位置する少なくとも
１つの発光素子の制御電極に、接続用抵抗または電気的
に一方向性を有する電気素子を介して接続するととも
に、各発光素子に電源ラインを負荷抵抗を介して前記制
御電極に接続し、かつ各発光素子にクロックラインを接
続して形成した自己走査型発光装置において、 前記発光素子を、請求項３記載の面発光サイリスタと
し、この面発光サイリスタの第１の電極は、前記クロッ
クラインに接続され、前記面発光サイリスタの第２の電
極は、前記制御電極であることを特徴とする自己走査型
発光装置。 - 【請求項５】前記金属配線は、隣接する前記発光素子間
に延びる細長部を有するくし形状である、請求項４記載
の自己走査型発光装置。 - 【請求項６】スイッチング動作のためのしきい電圧また
はしきい電流の第１の制御電極を有するスイッチ素子を
複数個配列し、各スイッチ素子の第１の制御電極をその
近傍に位置する少なくとも１つのスイッチ素子の第１の
制御電極に、接続用抵抗または電気的に一方向性を有す
る電気素子を介して接続するとともに、各スイッチ素子
に電源ラインを負荷抵抗を介して第１の制御電極に接続
し、かつ各スイッチ素子にクロックラインを接続して形
成した自己走査スイッチ素子アレイと、 発光動作のためのしきい電圧またはしきい電流の第２の
制御電極を有する発光素子を複数個配列した発光素子ア
レイとからなり、 前記発光素子アレイの第２の制御電極を対応する前記ス
イッチ素子の第１の制御電極と電気的手段にて接続し、
各発光素子に発光のための電流を印加するラインを設け
た自己走査型発光装置において、 前記発光素子を、請求項３記載の面発光サイリスタと
し、この面発光サイリスタの第１の電極は、前記電流印
加ラインに接続され、前記面発光サイリスタの第２の電
極は、第２の制御電極であることを特徴とする自己走査
型発光装置。 - 【請求項７】前記金属配線は、隣接する前記発光素子間
に延びる細長部を有するくし形状である、請求項６記載
の自己走査型発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8808996A JP3647968B2 (ja) | 1996-04-10 | 1996-04-10 | 自己走査型発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8808996A JP3647968B2 (ja) | 1996-04-10 | 1996-04-10 | 自己走査型発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283801A true JPH09283801A (ja) | 1997-10-31 |
| JP3647968B2 JP3647968B2 (ja) | 2005-05-18 |
Family
ID=13933148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8808996A Expired - Fee Related JP3647968B2 (ja) | 1996-04-10 | 1996-04-10 | 自己走査型発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647968B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250980A (ja) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | ３端子発光サイリスタ |
| JP2001328295A (ja) * | 2000-05-24 | 2001-11-27 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
| US6507057B1 (en) * | 1999-09-21 | 2003-01-14 | Nippon Sheet Glass Co., Ltd. | Cross under metal wiring structure for self-scanning light-emitting device |
| US6614055B1 (en) * | 1995-09-25 | 2003-09-02 | Nippon Sheet Glass Co., Ltd. | Surface light-emitting element and self-scanning type light-emitting device |
| JP2004128175A (ja) * | 2002-10-02 | 2004-04-22 | Nippon Sheet Glass Co Ltd | 発光素子および自己走査型発光素子アレイチップ |
| DE10339985A1 (de) * | 2003-08-29 | 2005-03-31 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung |
| DE102004050371A1 (de) * | 2004-09-30 | 2006-04-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung |
| JP2006261359A (ja) * | 2005-03-17 | 2006-09-28 | Oki Data Corp | 光半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置 |
| WO2007081092A1 (en) * | 2006-01-09 | 2007-07-19 | Seoul Opto Device Co., Ltd. | Del à couche d'ito et son procédé de fabrication |
| WO2007097347A1 (ja) * | 2006-02-20 | 2007-08-30 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
| KR100758542B1 (ko) * | 2006-03-14 | 2007-09-13 | 서울옵토디바이스주식회사 | Ⅰｔｏ층을 갖는 교류용 발광다이오드 및 그 제조방법 |
| US7317211B2 (en) | 2003-03-14 | 2008-01-08 | Sony Corporation | Light-emitting device, light-emitting apparatus, image display apparatus, method of manufacturing light-emitting device, and method of manufacturing image display apparatus |
| DE102007008524A1 (de) | 2007-02-21 | 2008-08-28 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Chip mit mindestens einem Halbleiterkörper |
| JP2011171743A (ja) * | 2010-02-18 | 2011-09-01 | Lg Innotek Co Ltd | 発光素子及び発光素子パッケージ |
| JP2011243815A (ja) * | 2010-05-20 | 2011-12-01 | Fuji Xerox Co Ltd | 化合物半導体素子及びその製造方法 |
| JP2018107420A (ja) * | 2016-08-29 | 2018-07-05 | キヤノン株式会社 | 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置 |
| JP2020120018A (ja) * | 2019-01-25 | 2020-08-06 | 富士ゼロックス株式会社 | 発光装置、光学装置、光計測装置及び画像形成装置 |
| JP2020170760A (ja) * | 2019-04-02 | 2020-10-15 | キヤノン株式会社 | 半導体発光装置、露光ヘッド及び画像形成装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101915214B1 (ko) * | 2012-05-17 | 2019-01-07 | 엘지이노텍 주식회사 | 발광소자 어레이 및 이를 포함하는 조명시스템 |
-
1996
- 1996-04-10 JP JP8808996A patent/JP3647968B2/ja not_active Expired - Fee Related
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614055B1 (en) * | 1995-09-25 | 2003-09-02 | Nippon Sheet Glass Co., Ltd. | Surface light-emitting element and self-scanning type light-emitting device |
| US6507057B1 (en) * | 1999-09-21 | 2003-01-14 | Nippon Sheet Glass Co., Ltd. | Cross under metal wiring structure for self-scanning light-emitting device |
| JP2001250980A (ja) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | ３端子発光サイリスタ |
| JP2001328295A (ja) * | 2000-05-24 | 2001-11-27 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
| JP4538896B2 (ja) * | 2000-05-24 | 2010-09-08 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
| JP2004128175A (ja) * | 2002-10-02 | 2004-04-22 | Nippon Sheet Glass Co Ltd | 発光素子および自己走査型発光素子アレイチップ |
| US7317211B2 (en) | 2003-03-14 | 2008-01-08 | Sony Corporation | Light-emitting device, light-emitting apparatus, image display apparatus, method of manufacturing light-emitting device, and method of manufacturing image display apparatus |
| US7795049B2 (en) | 2003-03-14 | 2010-09-14 | Sony Corporation | Light-emitting device, light-emitting apparatus, image display apparatus, method of manufacturing light-emitting device, and method of manufacturing image display apparatus |
| DE10339985A1 (de) * | 2003-08-29 | 2005-03-31 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung |
| DE10339985B4 (de) * | 2003-08-29 | 2008-12-04 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung |
| DE102004050371A1 (de) * | 2004-09-30 | 2006-04-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung |
| KR101413503B1 (ko) * | 2004-09-30 | 2014-07-01 | 오스람 옵토 세미컨덕터스 게엠베하 | 와이어 없는 방식으로 접촉되는 광전자 소자 |
| EP1914814A1 (de) | 2004-09-30 | 2008-04-23 | OSRAM Opto Semiconductors GmbH | Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung |
| US8900894B2 (en) | 2004-09-30 | 2014-12-02 | Osram Opto Semiconductor Gmbh | Method of producing a radiation-emitting optoelectronic component |
| US9537070B2 (en) | 2004-09-30 | 2017-01-03 | Osram Opto Semiconductors Gmbh | Optoelectronic component with a wireless contacting |
| JP2006261359A (ja) * | 2005-03-17 | 2006-09-28 | Oki Data Corp | 光半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置 |
| JP4704079B2 (ja) * | 2005-03-17 | 2011-06-15 | 株式会社沖データ | 光半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置 |
| US7700960B2 (en) | 2006-01-09 | 2010-04-20 | Seoul Opto Device Co., Ltd. | Light emitting diode with ITO layer and method for fabricating the same |
| WO2007081092A1 (en) * | 2006-01-09 | 2007-07-19 | Seoul Opto Device Co., Ltd. | Del à couche d'ito et son procédé de fabrication |
| US7998761B2 (en) | 2006-01-09 | 2011-08-16 | Seoul Opto Device Co., Ltd. | Light emitting diode with ITO layer and method for fabricating the same |
| WO2007097347A1 (ja) * | 2006-02-20 | 2007-08-30 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
| US8494415B2 (en) | 2006-02-20 | 2013-07-23 | Kyocera Corporation | Light emitting element array, light emitting device, and image forming apparatus |
| KR100758542B1 (ko) * | 2006-03-14 | 2007-09-13 | 서울옵토디바이스주식회사 | Ⅰｔｏ층을 갖는 교류용 발광다이오드 및 그 제조방법 |
| US8067783B2 (en) | 2007-02-21 | 2011-11-29 | Osram Opto Semiconductors Gmbh | Radiation-emitting chip comprising at least one semiconductor body |
| DE102007008524A1 (de) | 2007-02-21 | 2008-08-28 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Chip mit mindestens einem Halbleiterkörper |
| JP2011171743A (ja) * | 2010-02-18 | 2011-09-01 | Lg Innotek Co Ltd | 発光素子及び発光素子パッケージ |
| JP2011243815A (ja) * | 2010-05-20 | 2011-12-01 | Fuji Xerox Co Ltd | 化合物半導体素子及びその製造方法 |
| JP2018107420A (ja) * | 2016-08-29 | 2018-07-05 | キヤノン株式会社 | 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置 |
| JP2020120018A (ja) * | 2019-01-25 | 2020-08-06 | 富士ゼロックス株式会社 | 発光装置、光学装置、光計測装置及び画像形成装置 |
| JP2020170760A (ja) * | 2019-04-02 | 2020-10-15 | キヤノン株式会社 | 半導体発光装置、露光ヘッド及び画像形成装置 |
| US11092910B2 (en) * | 2019-04-02 | 2021-08-17 | Canon Kabushiki Kaisha | Semiconductor light-emitting device, exposure head, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3647968B2 (ja) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| JP2577034B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| JP3647968B2 (ja) | 自己走査型発光装置 | |
| EP0917212B1 (en) | Self-scanning light-emitting element array | |
| JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
| US9059362B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| US20130049027A1 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| JP4068172B2 (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
| JP4140332B2 (ja) | 発光素子および自己走査型発光素子アレイチップ | |
| JP4443304B2 (ja) | 発光装置および画像形成装置 | |
| JP4140358B2 (ja) | 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ | |
| JPH11330541A (ja) | 端面発光素子 | |
| JP2758587B2 (ja) | 自己走査形発光素子アレイを用いた光学装置 | |
| EP1115162A1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JP2002111063A (ja) | 自己走査型発光素子アレイチップ | |
| JP3595044B2 (ja) | 自己走査型発光装置およびこれを用いた光プリンタ装置 | |
| JPH0985985A (ja) | 光プリントヘッドおよびロッドレンズ・ユニット | |
| JP4578195B2 (ja) | 発光装置および画像記録装置 | |
| JP2854556B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 | |
| JP4637517B2 (ja) | 発光装置および画像記録装置 | |
| JP4578191B2 (ja) | 発光装置および画像記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |