[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH09252094A - 薄膜キャパシタ及び半導体装置 - Google Patents

薄膜キャパシタ及び半導体装置

Info

Publication number
JPH09252094A
JPH09252094A JP8060616A JP6061696A JPH09252094A JP H09252094 A JPH09252094 A JP H09252094A JP 8060616 A JP8060616 A JP 8060616A JP 6061696 A JP6061696 A JP 6061696A JP H09252094 A JPH09252094 A JP H09252094A
Authority
JP
Japan
Prior art keywords
film
epitaxial
thin film
barrier layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8060616A
Other languages
English (en)
Other versions
JP3474352B2 (ja
Inventor
Kenya Sano
賢也 佐野
Takashi Kawakubo
隆 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06061696A priority Critical patent/JP3474352B2/ja
Publication of JPH09252094A publication Critical patent/JPH09252094A/ja
Application granted granted Critical
Publication of JP3474352B2 publication Critical patent/JP3474352B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 誘電体層形成時におけるバリア層の酸化を抑
制し、かつエピタキシャル構造を保ったバリア層を形成
する。 【解決手段】 基板上に、バリア層とその上に形成され
た下部電極およびペロブスカイト型結晶構造を有する誘
電体材料からなる誘電体膜と、その誘電体膜の上に形成
された上部電極からなる薄膜キャパシタにおいて、前記
バリア層が少なくとも1種類の元素M(M:Al、V、
Mo、Nb、Ta)を含む(Ti1-xx)Nエピタキ
シャル層からなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜キャパシタ及
び半導体装置に係り、特にエピタキシャル強誘電体薄膜
を用いた半導体記憶装置の下地バリア層に関する。
【0002】
【従来の技術】最近、記憶媒体として強誘電体薄膜を用
いた記憶装置(強誘電体メモリ)の開発が盛んに行われ
ており、一部実用化もされている。強誘電体メモリは不
揮発性であり、電源を落とした後も記憶容量が失われな
い、しかも膜厚が十分薄い場合には自発分極の反転が速
く、DRAM並みの高速の書き込み、読みだしが可能で
あるなどの特徴を持つ。また、1ビットのメモリセルを
一つのトランジスタと強誘電体キャパシタで作製するこ
とができるため、大容量化にも適している。
【0003】強誘電体メモリに適した強誘電体薄膜に
は、残留分極が大きいこと、残留分極の温度依存性
が小さいこと、残留分極の長時間保持が可能であるこ
と、分極反転の繰り返しに対する残留分極の劣化が少
ないことなどが必要である。
【0004】現在、強誘電体材料としては、主としてジ
ルコン酸チタン酸鉛(PZT)が用いられているが、キ
ュリー温度の高さ(300℃以上)や、自発分極の大き
さにもかかわらず、主成分であるPbの拡散および蒸発
が比較的低い温度で起こりやすい(500℃)などの点
より、微細化には対応できないと言われている。
【0005】これに対して本発明者らは、Pt/MgO
上にエピタキシャル成長した強誘電体薄膜を用いること
により、本来キュリー温度が120℃程度のチタン酸バ
リウム(以下BaTiO3 と略)が、膜厚60nmにお
いて200℃以上のキュリー温度を持つこととを見出し
た。BaTiO3 は残留分極が小さく、しかも残留分極
の温度依存性が大きいことで実用メモリへの適用は困難
であるとされていたが、このエピタキシャルによる効果
でキュリー温度を高くすることができると強誘電体メモ
リの記憶媒体として使用できる可能性がある。さらに、
下部電極としてPtを使用し、強誘電体としてチタン酸
バリウムストロンチウム(Bax Sr1-x TiO3 以下
BSTOと呼ぶ)の組成領域x=0.3〜0.9を用い
る事により、本来強誘電性を示さないはずの組成領域に
おいても(x≦0.7)強誘電性が発現することが、実
験的に確認されている。この報告によると膜厚200n
m程度の比較的厚い膜厚でもエピタキシャル成長による
歪み誘起強誘電性が確認された。これにより、残留分極
の比較的大きい膜厚領域での強誘電性が確認され、実用
化が期待される。
【0006】
【発明が解決しようとする課題】しかし、実際にスイッ
チ用トランジスタを形成した半導体基板とペロブスカイ
ト系強誘電体からなるメモリセルを組み合わせる場合に
は、高誘電率薄膜を構成するSr、Baなどの元素がト
ランジスタ中に拡散するとスイッチング動作に悪影響を
及ぼすため、半導体基板との相互拡散を防ぐバリア層が
必要となる。また、前記エピタキシャル効果を得るため
には、このバリア層も半導体基板上にエピタキシャル成
長させる必要がある。しかし、MgO基板をシリコンデ
バイス中に取り込むことは著しく困難である。
【0007】バリア層として窒化チタン(以下TiN)
を用いることが考えられる。TiNはMgOと格子定数
が近く(ミスフィット0.3%)、また現在のSiデバ
イスにおいてもバリアメタルとして利用されている。ま
た、高融点の化合物(3000℃以上)であるため、熱
的にも非常に強い。また、比抵抗が多結晶で約50μΩ
・cm程度、エピタキシャル膜で18μΩ・cm程度と
非常に低く膜厚方向での電気特性を利用しようとする場
合、コンタクト抵抗が下げられるという利点が考えられ
る。
【0008】しかしながら、TiNは(100)または
(111)Si基板とのミスマッチが約30%程度と非
常に大きく、従来のスパッタリング法などによる方法で
はエピタキシャル成長させることは困難と考えられてい
た。
【0009】しかし、近年J.Narayan et
al、Appl.Phys lett 61(11)
(1992)1290、J.Appl.Phys.75
(2)(1994)860にレーザー蒸着法を用いてT
iNのSi(100)または(111)基板上へのエピ
タキシャル成長が報告されている。また、発明者らも、
反応性イオンビーム成膜法を用いてTiNのSi(10
0)または(111)基板上へのエピタキシャル成長を
成功させた。さらに、我々はこのTiN(100)//
Si(100)エピタキシャル膜上で、基板温度600
℃におけるrfスパッタリング法によりPtおよびBS
TOがエピタキシャル成長することを見出した。
【0010】しかしながら、このSi基板上BSTO
(Ba:Sr=1:1)エピタキシャル膜について薄膜
キャパシタの分極対電界(P−E)ヒステリシスを測定
したところ、このヒステリシス曲線より求めた残留分極
の値は0.01C/m2 と非常に小さい値しか得られな
かった。これは、すなわち、本来格子定数のミスマッチ
により導入されるべき歪みが酸素欠損により緩和されて
しまうことによると考えられる。このときのスパッタガ
ス組成はO2 /Ar比が25%で成膜を行なっている。
事実、MgO基板上のPt/BSTO膜においてはスパ
ッタガス組成をO2 100%とすると残留分極の値がO
2 /Ar比25%の場合と比較し、約3倍になってい
る。
【0011】しかし、O2 100%のスパッタガス組成
を用い、TiN(100)//Si(100)エピタキ
シャル膜上で、基板温度600℃におけるrfスパッタ
リング法によりPtおよびBSTOの成膜を行なうと、
TiNの部分より酸化され、その上のPt/BSTO双
方ともエピタキシャル成長はせず、多結晶膜となってし
まうという問題があった。
【0012】本発明は以上の点を考慮してなされたもの
で、酸素欠損の少ないペロブスカイト誘電体層をエピタ
キシャル成長できる薄膜キャパシタ構造を提供すること
を目的とする。
【0013】
【課題を解決するための手段】本発明は、単結晶基板
と;この単結晶基板上にエピタキシャル成長されたTi
NとMN(ただしMはAl、V、Mo、Nb及びTaか
ら選ばれた少なくとも一種)との固溶体からなるバリア
層と;このバリア層上にエピタキシャル成長された下部
電極と;この下部電極上にエピタキシャル成長されたペ
ロブスカイト型結晶構造を有する誘電体層と;この誘電
体層上に形成された上部電極とを具備したことを特徴と
する薄膜キャパシタである。またトランジスタなどの能
動素子が形成された半導体基板上にこの薄膜キャパシタ
を形成した半導体装置、例えばFRAM(強誘電体メモ
リ)である。
【0014】
【発明の実施の形態】TiNは、B1岩塩型構造(Na
Cl型)をとり、また、種々のB1型構造が安定な窒化
物と固溶体を形成する。B1型構造をとり得る窒化物に
は、 3A族:ScN、YN 4A族:ZrN、HfN 5A族:VN、NbN、TaN 6A族:CrN ランタノイド:LaN、CeN、PrN、NdN、Sm
N、EuN、GdN、TbN、DyN、HoN、Er
N、TmN、YbN、LuN アクチノイド:ThN、UN、PuN などがある。これらはいずれも配位数が6:6であり、
固溶体を形成しやすい。また、特別な例として、ウルツ
鉱型構造をとる窒化アルミニウム(AlN)とも固溶体
を作ることが知られている。これらの化合物を、スパッ
タ法、イオンビーム法、レーザー蒸着などの熱非平衡反
応を用いることにより、単結晶半導体基板上にエピタキ
シャル成長されるものである。
【0015】これらの化合物固溶体の中で、特にAl、
V、Mo、Nb、Taを含む(Ti1-xx )Nエピタ
キシャル層と限定する理由は、特にこれら元素の酸化物
生成自由エネルギーがTiNと同等または、それ以下の
ものであるためである。
【0016】従って、これらの固溶体を用いることによ
り誘電体層形成時におけるバリア層自体の酸化を抑制
し、かつエピタキシャル構造を保ったバリア層を形成す
ることができる。これにより、酸素欠損の少ないエピタ
キシャル誘電体層を提供することが可能となる。従っ
て、強誘電体の場合は残留分極の値が大きくなり、半導
体基板上への良好な強誘電体メモリの形成が可能とな
る。
【0017】また、本発明で用いられ得るペロブスカイ
ト型結晶構造を有する誘電性材料としては、チタン酸バ
リウム(BaTiO3 )、チタン酸ストロンチウム(S
rTiO3 )、チタン酸カルシウム(CaTiO3 )、
スズ酸バリウム(BaSnO3 )、ジルコニウム酸バリ
ウム(BaZrO3 )等の単純ペロブスカイト型酸化
物、マグネシウム酸ニオブ酸バリウム(Ba(Mg1/3
Nb2/3 )O3 )、マグネシウム酸タンタル酸バリウム
(Ba(Mg1/3 Ta2/3 )O3 )等の複合ペロブスカ
イト型酸化物や、これらの中から複数の酸化物を同時に
固溶させた系等が例示され、さらに化学量論比からの多
少のずれが許容されることはいうまでもない。
【0018】このような誘電性材料からなる誘電体膜を
導電性基板の上にエピタキシャル成長させるときの成長
方位としては、誘電体膜及び導電性基板の正方晶系の
(001)面あるいは立方晶系の(100)面が互いに
平行となるように成長させることが好ましく、誘電体膜
の成膜方法としては、反応性蒸着、rfスパッタリン
グ、レーザアブレーション、MOCVD等が挙げられる
が、70nm以上の厚い膜を形成するには特にスパッタ
リングが好ましい。
【0019】また誘電体膜の膜厚は、強誘電体メモリに
使用されたときに充分な残留分極あるいは実効誘電率を
得る観点から70nm以上であることが好ましく、実用
上は70nm以上1μm以下の範囲内であることが望ま
れる。但し、DRAM等に用いられる常誘電性を示す誘
電体膜については、70nm未満の膜厚でもDRAMの
メモリセルのキャパシタ等に十分適用され得る。
【0020】バリア層を(Ti1-xx )Nと表わした
場合、Xは固溶範囲に設定する必要がある。また基板、
特にSi基板にエピタキシャル成長する様に選定する必
要がある。好ましくはO<X≦0.15である。またM
元素の効果は少量の固溶であらわれるが、好ましくは
0.01≦X≦0.15である。
【0021】(Ti1-xx )Nのバリア層膜厚は、拡
散防止の効果が挙げられる範囲で薄い方が良く、好まし
くは10nm〜100nm程度である。下部電極は誘電
体膜をエピタキシャル成長させるのに適当な格子定数を
もつものが必要であり、例えばPtなどが挙げられる。
必要に応じ合金元素を添加することも可能である。上記
電極としてもPtなどを用いることが可能である。
【0022】
【実施例】以下に本発明の実施例を説明する。図1は薄
膜キャパシタの概略図であり、同図(a)が平面図、同
図(b)が断面図である。基板(1)上にバリア層
(5)、下部電極(2)、誘電体層(3)、上部電極
(4)が順次積層されている。この例では、上部電極
(4)が分別され、個々の電極が対応する領域が個々の
キャパシタとなる。
【0023】まず1vol%弗化水素酸溶液により3分
間表面エッチングを行ない、超純水にて30分間リンス
オフしたSi(100)基板を、本実施例における基板
(1)とした。
【0024】この上にTiおよびAlターゲットを用い
た反応性rfスパッタにより、(Ti1-x Alx )N膜
を形成した(バリア層(5))。このときスパッタガス
はN2:3sccm、Ar:30sccmの混合ガスを
用い、基板温度は600℃で行なった。この膜の結晶性
を、真空チャンバ内に装備したRHEEDにより確認し
たところ、TiNと同じエピタキシャル膜の回析パター
ンであり、かつストリークが観察され、平坦なエピタキ
シャル膜が形成されたことを確認した。
【0025】さらに、この膜の組成をRBSにより測定
したところ、(Ti1-x Alx )Nのxが0.1である
ことが確認された。なお、TiNにAlを固溶させエピ
タキシャル成長を行う場合、(Ti1-x Alx )Nにお
けるxは0.15以下であることが好ましい。この原因
は、本来窒化物を形成した時の配位数がAlは4であ
り、TiN固溶体を形成し難いためである。
【0026】このTi0.9 Al0.1 N膜の上に、Ptを
基板温度500℃でrfマグネトロンスパッタにより形
成し、下地電極(3)とした。このとき、Pt膜の厚さ
は約100nmとした。さらにこの上にBa0.5 Sr
0.5 TiO3 膜(誘電体層(4))を膜厚約200n
m、rfマグネトロンスパッタ法により形成した。この
とき、基板温度は600℃、スパッタガスはO2 100
%でおこなった。スパッタターゲットとしては同組成の
焼結体(4インチ、5mm厚))を用いた。さらにリフ
トオフを用いたrfスパッタリング法により室温にて上
部電極Pt(5)を形成した。
【0027】この薄膜における下地バリア膜の酸化状態
を検討するため、オージェ電子分光法による深さ方向の
組成分析プロファイルを測定したところ、Ti0.9 Al
0.1N膜部分における酸素原子濃度は、図2に示す通り
オージェ電子の検出限界以下であり、殆ど酸化は見られ
なかった。
【0028】比較例として、図3にTiNエピタキシャ
ル膜をバリア層として用いた場合の同条件でのプロファ
イルを示す。これにより、エピタキシャル成長させた固
溶体を用いることにより、耐酸化性は向上することが分
かった。
【0029】また、この薄膜の結晶性をX線回析法によ
り評価した結果を図4に示した。なお、これは一般的に
φ−scan法と呼ばれるもので、基板垂直な軸に対し
て所定の角度に位置する軸に対して、その面に対応する
θ−2θ角度にゴニオ軸を固定し、面内方向に回転させ
ることにより、軸の対称性に基づくピークを検出するも
のである。尚ここでは<110>軸に対してφ−sca
nを行っている。図4に見られる通り、Pt、Ti0.9
Al0.1 N、BSTOすべての(100)面のエピタキ
シャル成長が確認された。
【0030】さらに、このBSTO膜を使用した薄膜キ
ャパシタの分極対電界(P−E)ヒステリシス曲線を測
定した。測定にはソーヤタワー回路を用い、500Hz
の交流電圧を印加して室温(22℃)で測定した。結
果、ヒステリシス曲線より求めた残留分極の大きさは
0.2C/m2 と大きく、半導体基板上で強誘電体メモ
リの形成が可能となることが確認された。
【0031】また、Al以外のM元素(V、Nb、M
o)でも同様の効果が得られた。図5は、本発明のダイ
ナミックアクセスメモリ(DRAM)半導体記憶装置の
一例を示す断面図である。41は第1導電型半導体基
板、42は素子間分離酸化膜、43はゲート酸化膜、4
4はワード線、45、47は層間絶縁膜、46は第2導
電型不純物拡散層、48はビット線、49は平坦化用絶
縁膜、50は研磨停止層、51は単結晶シリコンストレ
ージノード、52はエピタキシャルバリア金属、53は
エピタキシャル下部電極、54はエピタキシャル誘電体
膜、55は上部電極である。
【0032】図5に示す例の工程順模式断面図を図6に
示す。図6(a)はメモリセルのトランジスタ部及びビ
ット線48を形成した後、平坦化用絶縁膜49及び研磨
停止層50を形成した後の断面図である。ここでは、絶
縁膜を平坦化するためにエッチバック法を用いても良い
し、またCMP法などを用いても良い。なお、研磨停止
層50としては、酸化アルミニウムなどの絶縁膜を用い
ることができる。
【0033】次いで、図6(b)に示すように、公知の
フォトリソグラフィ及びプラズマエッチングにより、研
磨停止層50の開孔部に引き続き第2導電型不純物拡散
層46へのコンタクトホールを形成し、単結晶シリコン
の選択成長技術によりストレージノード51を形成し
た。ストレージノード51は、例えば、ジクロルシラン
を原料ガスとしたLPCVD法により、成長温度820
℃で単結晶シリコンを選択的に埋め込むことにより行う
ことができる。
【0034】次いで、図6(c)に示すように、CMP
ないしは機械的研磨により研磨停止層50上に形成され
ている単結晶シリコンを除去した。次いで、図6(d)
に示すように、フォトリソグラフィ及びプラズマエッチ
ングにより浅いトレンチを形成した後、エピタキシャル
バリア金属52及び下部電極53となる白金薄膜をスパ
ッタ法により形成した(図6(e))。
【0035】その後、再びCMP法により研磨停止層5
0上に形成されているエピタキシャルバリア金属及び白
金薄膜を除去した後、エピタキシャル誘電体膜54及び
上部電極55を順次形成する。なお、誘電体膜の形成に
は、公知のマグネトロンスパッタ法やMOCVD法など
を使用することができる。
【0036】
【発明の効果】以上の説明で明らかなように、本発明に
おける組成の固溶体を用いることによりバリアメタル自
体の誘電体層形成時における酸化を抑制し、かつエピタ
キシャル構造を保ったバリア層を形成することができ
る。これにより、酸素欠損の少ないエピタキシャル誘電
体層を提供することが可能となり、従って強誘電体にお
いては残留分極の値が大きくなり、半導体基板上への良
好な強誘電体メモリの形成が可能となる。
【図面の簡単な説明】
【図1】 本発明の薄膜キャパシタ構造を示す概略図。
【図2】 Ti0.9 Al0.1 N膜をバリア層とした場合
のエピタキシャル膜のオージェ電子分光における深さ方
向プロファイル図。
【図3】 TiN膜をバリア層とした場合のエピタキシ
ャル膜のオージェ電子分光における深さ方向プロファイ
ル図。
【図4】 実施例におけるエピタキシャル膜のX線回折
図。
【図5】 本発明半導体装置の実施例を示す概略断面
図。
【図6】 本発明半導体装置の実施例を示す概略工程断
面図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/788 29/792

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】単結晶基板と;この単結晶基板上にエピタ
    キシャル成長されたTiNとMN(ただしMはAl、
    V、Mo、Nb及びTaから選ばれた少なくとも一種)
    との固溶体からなるバリア層と;このバリア層上にエピ
    タキシャル成長された下部電極と;この下部電極上にエ
    ピタキシャル成長されたペロブスカイト型結晶構造を有
    する誘電体層と;この誘電体層上に形成された上部電極
    とを具備したことを特徴とする薄膜キャパシタ。
  2. 【請求項2】前記単結晶基板は能動素子が形成された半
    導体基板であり、請求項1記載の薄膜キャパシタと前記
    能動素子とを具備したことを特徴とする半導体装置。
JP06061696A 1996-03-18 1996-03-18 薄膜キャパシタ及び半導体装置 Expired - Fee Related JP3474352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06061696A JP3474352B2 (ja) 1996-03-18 1996-03-18 薄膜キャパシタ及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06061696A JP3474352B2 (ja) 1996-03-18 1996-03-18 薄膜キャパシタ及び半導体装置

Publications (2)

Publication Number Publication Date
JPH09252094A true JPH09252094A (ja) 1997-09-22
JP3474352B2 JP3474352B2 (ja) 2003-12-08

Family

ID=13147396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06061696A Expired - Fee Related JP3474352B2 (ja) 1996-03-18 1996-03-18 薄膜キャパシタ及び半導体装置

Country Status (1)

Country Link
JP (1) JP3474352B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198120B1 (en) 1998-02-13 2001-03-06 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
KR100321709B1 (ko) * 1998-12-24 2002-03-08 박종섭 질화알루미늄막을 접착막으로 이용한 반도체 메모리 소자의 캐패시터 제조 방법
KR100324591B1 (ko) * 1998-12-24 2002-04-17 박종섭 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법
KR100321691B1 (ko) * 1998-12-30 2002-05-09 박종섭 백금전극을가진반도체소자의캐패시터형성방법
US6720096B1 (en) 1999-11-17 2004-04-13 Sanyo Electric Co., Ltd. Dielectric element
US6762476B2 (en) 2001-02-06 2004-07-13 Sanyo Electric Co., Ltd Dielectric element including oxide dielectric film and method of manufacturing the same
US6888189B2 (en) 2000-11-08 2005-05-03 Sanyo Electric Co., Ltd. Dielectric element including oxide-based dielectric film and method of fabricating the same
JP2007042871A (ja) * 2005-08-03 2007-02-15 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP2007053179A (ja) * 2005-08-17 2007-03-01 Seiko Epson Corp 半導体装置の製造方法
JP2007201243A (ja) * 2006-01-27 2007-08-09 Seiko Epson Corp 半導体装置の製造方法
JP2008130756A (ja) * 2006-11-20 2008-06-05 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US7514272B2 (en) 2006-03-14 2009-04-07 Seiko Epson Corporation Method of manufacturing ferroelectric memory device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198120B1 (en) 1998-02-13 2001-03-06 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
KR100321709B1 (ko) * 1998-12-24 2002-03-08 박종섭 질화알루미늄막을 접착막으로 이용한 반도체 메모리 소자의 캐패시터 제조 방법
KR100324591B1 (ko) * 1998-12-24 2002-04-17 박종섭 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법
KR100321691B1 (ko) * 1998-12-30 2002-05-09 박종섭 백금전극을가진반도체소자의캐패시터형성방법
US6720096B1 (en) 1999-11-17 2004-04-13 Sanyo Electric Co., Ltd. Dielectric element
US6888189B2 (en) 2000-11-08 2005-05-03 Sanyo Electric Co., Ltd. Dielectric element including oxide-based dielectric film and method of fabricating the same
US6762476B2 (en) 2001-02-06 2004-07-13 Sanyo Electric Co., Ltd Dielectric element including oxide dielectric film and method of manufacturing the same
US7547629B2 (en) 2005-08-03 2009-06-16 Seiko Epson Corporation Ferroelectric capacitor and its manufacturing method and ferroelectric memory device
JP2007042871A (ja) * 2005-08-03 2007-02-15 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP2007053179A (ja) * 2005-08-17 2007-03-01 Seiko Epson Corp 半導体装置の製造方法
JP2007201243A (ja) * 2006-01-27 2007-08-09 Seiko Epson Corp 半導体装置の製造方法
JP4671039B2 (ja) * 2006-01-27 2011-04-13 セイコーエプソン株式会社 半導体装置の製造方法
US7514272B2 (en) 2006-03-14 2009-04-07 Seiko Epson Corporation Method of manufacturing ferroelectric memory device
JP2008130756A (ja) * 2006-11-20 2008-06-05 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US7713828B2 (en) 2006-11-20 2010-05-11 Elpida Memory, Inc. Semiconductor device and method of forming the same
JP4552926B2 (ja) * 2006-11-20 2010-09-29 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP3474352B2 (ja) 2003-12-08

Similar Documents

Publication Publication Date Title
KR100983302B1 (ko) 반도체 장치 및 그 제조 방법
EP0732422B1 (en) Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US7368172B2 (en) Membrane multi-layer structure, and actuator element, capacitive element and filter element using the same
US7405121B2 (en) Semiconductor device with capacitors and its manufacture method
US6759250B2 (en) Deposition method for lead germanate ferroelectric structure with multi-layered electrode
JP3474352B2 (ja) 薄膜キャパシタ及び半導体装置
JPH10313097A (ja) 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
US6352898B2 (en) Method of manufacturing a semiconductor memory device incorporating a capacitor therein
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
Kawakubo et al. Novel ferroelectric epitaxial (Ba, Sr) TiO/sub 3/capacitor for deep sub-micron memory applications
JP3994468B2 (ja) 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ
JPH10321809A (ja) 半導体記憶素子の製造方法
US20050070043A1 (en) Semiconductor device and method for manufacturing the same
JPH11261028A (ja) 薄膜キャパシタ
JP3595098B2 (ja) 薄膜キャパシタ
JP2004253627A (ja) 半導体装置及びその製造方法
WO2005036612A2 (en) Ferroelectric capacitor with a complex-oxide hard-mask top electrode and method for manufacturing the same
JP3604254B2 (ja) 半導体記憶装置の製造方法
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
JP3604253B2 (ja) 半導体記憶装置
JPH1187634A (ja) 薄膜キャパシタ
JPH11274419A (ja) 薄膜キャパシタ
JP3232661B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees