JPH09115831A - Crystal growth method - Google Patents
Crystal growth methodInfo
- Publication number
- JPH09115831A JPH09115831A JP27122395A JP27122395A JPH09115831A JP H09115831 A JPH09115831 A JP H09115831A JP 27122395 A JP27122395 A JP 27122395A JP 27122395 A JP27122395 A JP 27122395A JP H09115831 A JPH09115831 A JP H09115831A
- Authority
- JP
- Japan
- Prior art keywords
- film
- crystal
- amorphous silicon
- growth method
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、結晶成長方法及び
半導体装置に関し、より詳しくは、アモルファスシリコ
ン(a−Si)からポリシリコン(p−Si)への固相
成長方法及びそのポリシリコン膜を用いて作成された半
導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a crystal growth method and a semiconductor device, and more specifically, to a solid phase growth method from amorphous silicon (a-Si) to polysilicon (p-Si) and a polysilicon film thereof. The present invention relates to a semiconductor device manufactured by using.
【0002】[0002]
【従来の技術】情報量の増大を背景として、液晶ディス
プレイ(LCD)においては、大容量、かつ文字表示或
いは画像表示を行うことが可能なものが望まれている。
このため、絵素に非線形素子を付加して、十分な閾値特
性の鋭さを持たない液晶に等価的に鋭い閾値特性を付与
し、高い表示コントラストを保持しつつ表示容量を高め
るようにしている。2. Description of the Related Art With an increase in the amount of information, a liquid crystal display (LCD) having a large capacity and capable of displaying characters or images is desired.
For this reason, a non-linear element is added to the picture element so as to equivalently provide a sharp threshold characteristic to a liquid crystal that does not have a sufficient sharpness of the threshold characteristic, thereby increasing the display capacity while maintaining a high display contrast.
【0003】このような非線形素子の一つとして薄膜ト
ランジスタ(TFT)がある。現在、アモルファスシリ
コン(a−Si)膜の適用が主流となっているが、さら
に近年になって応答速度の向上を図るため、抵抗の低減
やオン電流の増大が要望されるようになってきている。
このため、a−Siよりも結晶性の良いp−Siからな
る半導体膜を用いることが検討されている。ポリシリコ
ン膜の形成方法として主なものに次の3つがある。A thin film transistor (TFT) is one of such non-linear elements. At present, the application of amorphous silicon (a-Si) film has become the mainstream, but in recent years, in order to improve the response speed, there has been a demand for reduction of resistance and increase of on-current. There is.
Therefore, the use of a semiconductor film made of p-Si, which has better crystallinity than a-Si, has been studied. There are the following three main methods for forming a polysilicon film.
【0004】加熱したガラス基板上にCVD法により
直接ポリシリコン膜を成長させる方法(CVD法による
ポリシリコン膜の形成方法)、 a−Si膜をレーザアニールすることにより溶融さ
せ、冷却時に結晶化させてポリシリコン膜を成長する方
法(レーザアニール法によるポリシリコン膜の形成方
法)、 凡そ600℃の温度で、40時間程度、a−Si膜を
加熱処理して結晶化させてポリシリコン膜を成長する方
法(固相成長によるポリシリコン膜の形成方法)、 上記の固相成長によるポリシリコン膜の形成方法とレ
ーザアニール法によるポリシリコン膜の形成方法とを併
用し、さらに結晶粒径の大きいポリシリコン膜を形成す
る方法 がある。A method of directly growing a polysilicon film on a heated glass substrate by a CVD method (a method of forming a polysilicon film by a CVD method), a-Si film is melted by laser annealing, and crystallized at the time of cooling. To grow a polysilicon film (laser annealing method for forming a polysilicon film), the a-Si film is heat-treated at about 600 ° C. for about 40 hours to be crystallized to grow a polysilicon film. Method (a method for forming a polysilicon film by solid phase growth), a method for forming a polysilicon film by solid phase growth and a method for forming a polysilicon film by laser annealing described above are used in combination, and There is a method of forming a silicon film.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、CVD
法によるポリシリコン膜の形成方法では加熱温度が高
く、ガラス基板に対して悪影響を与える。また、レーザ
アニール法によるポリシリコン膜の形成方法及び固相成
長によるポリシリコン膜の形成方法では、a−Si膜中
に不純物(軽元素や重金属元素)が混入していた場合、
その不純物が固相成長の加熱時やレーザアニールの冷却
時に結晶粒界等に集積するため、そのポリシリコン膜内
に形成されたTFTの電気的特性が向上しない。例え
ば、リーク電流の増大を招く。SUMMARY OF THE INVENTION However, CVD
In the method of forming a polysilicon film by the method, the heating temperature is high, which adversely affects the glass substrate. In the method of forming a polysilicon film by the laser annealing method and the method of forming a polysilicon film by solid phase growth, when impurities (light element or heavy metal element) are mixed in the a-Si film,
Since the impurities are accumulated in the crystal grain boundaries and the like during heating of solid phase growth and cooling of laser annealing, the electrical characteristics of the TFT formed in the polysilicon film are not improved. For example, it causes an increase in leak current.
【0006】更に、既に知られているように、a−Si
膜中に故意にNi等の不純物をドープさせると、固相成
長温度をさらに低下させ、かつ成長速度の増大を図るこ
とができる。しかしながら、この場合にはさらに多量の
不純物が結晶粒界等に集積することになる。特に、上記
でシリサイドを形成するような金属が結晶粒界等に集積
した場合には、シリサイドの形成によりポリシリコン膜
内に形成されたTFTの電気的特性の急激な悪化を招
く。Further, as already known, a-Si
By intentionally doping impurities such as Ni into the film, the solid phase growth temperature can be further lowered and the growth rate can be increased. However, in this case, a larger amount of impurities will be accumulated at the grain boundaries and the like. In particular, when a metal that forms silicide is integrated in a crystal grain boundary or the like, the formation of silicide causes a sharp deterioration in the electrical characteristics of the TFT formed in the polysilicon film.
【0007】また、固相成長とレーザアニールとを併用
する場合、固相成長の加熱により結晶粒界等に集積した
不純物はレーザアニール時に結晶温度が結晶の融点近く
に上がるため再固溶するが、冷却時にポリシリコン膜中
の欠陥や結晶粒界に凍結される。従って、ポリシリコン
膜内にも多量の不純物が含まれるようになる。本発明
は、上記の従来例の問題点に鑑みて創作されたものであ
り、固相成長或いはレーザアニールにより形成されたポ
リシリコン膜中の不純物を低減させることができる結晶
成長方法及びそのポリシリコン膜に作成された半導体装
置を提供することを目的とする。When the solid phase growth and the laser annealing are used together, the impurities accumulated in the crystal grain boundaries due to the heating of the solid phase growth re-dissolve because the crystal temperature rises near the melting point of the crystal during the laser annealing. During cooling, it is frozen in defects and crystal grain boundaries in the polysilicon film. Therefore, a large amount of impurities are contained also in the polysilicon film. The present invention was created in view of the problems of the above-mentioned conventional example, and a crystal growth method and a polysilicon growth method thereof capable of reducing impurities in a polysilicon film formed by solid phase growth or laser annealing. An object is to provide a semiconductor device formed on a film.
【0008】[0008]
【課題を解決するための手段】上記課題は、第1の発明
である、アモルファスシリコン膜を加熱し、固相成長さ
せて形成したポリシリコン膜中に存在する結晶欠陥を選
択的にエッチングする工程を含むことを特徴とする結晶
成長方法によって達成され、第2の発明である、基板上
にアモルファスシリコン膜を形成する工程と、前記アモ
ルファスシリコン膜を加熱し、ポリシリコン膜を固相成
長させる工程と、前記ポリシリコン膜中に存在する結晶
欠陥を選択的にエッチングする工程と、前記ポリシリコ
ン膜を加熱し、再度固相成長させる工程とを含むことを
特徴とする結晶成長方法によって達成され、第3の発明
である、基板上に第1のアモルファスシリコン膜を形成
する工程と、前記第1のアモルファスシリコン膜を加熱
し、第1のポリシリコン膜を固相成長させる工程と、前
記第1のポリシリコン膜中に存在する結晶欠陥を選択的
にエッチングする工程と、前記第1のポリシリコン膜上
に第2のアモルファスシリコン膜を形成する工程と、前
記第2のアモルファスシリコン膜を加熱して、第2のポ
リシリコン膜を固相成長させる工程とを含むことを特徴
とする結晶成長方法によって達成され、第4の発明であ
る、前記ポリシリコン膜又は前記第2のアモルファスシ
リコン膜の加熱はレーザ光の照射によることを特徴とす
る第2又は第3の発明に記載の結晶成長方法によって達
成され、第5の発明である、前記ポリシリコン膜を固相
成長させる工程の後であって前記結晶欠陥を選択的にエ
ッチングする工程の前に、レーザ光の照射により前記ポ
リシリコン膜を加熱し、該ポリシリコン膜の結晶粒径を
大きくする工程を含むことを特徴とする第2乃至第4の
発明のいずれかに記載の結晶成長方法によって達成さ
れ、第6の発明である、アモルファスシリコン膜の上又
は下に形成した不純物捕獲層に、前記アモルファスシリ
コン膜中、又は該アモルファスシリコン膜を固相成長さ
せて形成したポリシリコン膜中の不純物を加熱により移
動させて捕獲する工程を含むことを特徴とする結晶成長
方法によって達成され、第7の発明である、前記アモル
ファスシリコン膜中、又は前記ポリシリコン膜中の不純
物を前記不純物捕獲層に捕獲した後、前記不純物捕獲層
を除去することを特徴とする第6の発明に記載の結晶成
長方法によって達成され、第8の発明である、前記不純
物捕獲層は、前記ポリシリコン膜に対して異なる結晶欠
陥の密度,分布又は大きさを有する半導体層であること
を特徴とする第6又は第7の発明に記載の結晶成長方法
によって達成され、第9の発明である、前記不純物捕獲
層は、前記ポリシリコン膜に対して異なる格子定数を有
する半導体層であることを特徴とする第6又は第7の発
明に記載の結晶成長方法によって達成され、第10の発
明である、前記不純物捕獲層は、リン又はボロンを含有
する半導体層であることを特徴とする第6又は第7の発
明に記載の結晶成長方法によって達成され、第11の発
明である、前記不純物を移動させる加熱は、レーザ光の
照射によることを特徴とする第6乃至第10の発明のい
ずれかに記載の結晶成長方法によって達成され、第12
の発明である、前記固相成長させる前のアモルファスシ
リコン膜に、濃度1×1017cm-3以上のニッケル又は
銅をドープすることを特徴とする第1乃至第11の発明
のいずれかに記載の結晶成長方法によって達成される。The above-mentioned problems are the first invention, which is a step of heating an amorphous silicon film and selectively etching crystal defects existing in a polysilicon film formed by solid phase growth. And a step of forming an amorphous silicon film on a substrate, which is a second invention, and a step of heating the amorphous silicon film to perform solid phase growth of the polysilicon film. And a crystal growth method characterized by including a step of selectively etching crystal defects existing in the polysilicon film, and a step of heating the polysilicon film and performing solid phase growth again, A third aspect of the invention is a step of forming a first amorphous silicon film on a substrate, heating the first amorphous silicon film, Solid phase growth of a silicon film, selective etching of crystal defects present in the first polysilicon film, and formation of a second amorphous silicon film on the first polysilicon film And a step of heating the second amorphous silicon film to perform solid phase growth of the second polysilicon film, which is achieved by a crystal growth method, which is a fourth invention. The polysilicon film or the second amorphous silicon film is heated by laser light irradiation, which is achieved by the crystal growth method according to the second or third invention, which is the fifth invention. After the step of solid-phase growing the silicon film and before the step of selectively etching the crystal defects, the polysilicon film is heated by irradiation with laser light, and the polysilicon film is heated. On the amorphous silicon film, which is achieved by the crystal growth method according to any one of the second to fourth inventions and is a sixth invention, which comprises a step of increasing a crystal grain size of the silicon film. The impurity trapping layer formed below includes a step of moving and trapping impurities by heating in the amorphous silicon film or in a polysilicon film formed by solid-phase growing the amorphous silicon film. A seventh aspect of the present invention, which is achieved by a crystal growth method, characterized in that the impurity trapping layer is removed after the impurities in the amorphous silicon film or the polysilicon film are trapped in the impurity trapping layer. The impurity trapping layer, which is achieved by the crystal growth method according to the sixth aspect of the invention and is the eighth aspect of the invention, has different crystal defects with respect to the polysilicon film. A semiconductor layer having a density, distribution, or size of the above, which is achieved by the crystal growth method according to the sixth or seventh invention, and is the ninth invention, wherein the impurity trapping layer is the poly The impurity trapping layer, which is a tenth invention, is achieved by the crystal growth method according to the sixth or seventh invention, which is a semiconductor layer having different lattice constants with respect to a silicon film. Or a semiconductor layer containing boron, which is achieved by the crystal growth method according to the sixth or seventh invention, and the eleventh invention, heating for moving the impurities, is irradiation with a laser beam. And a crystal growth method according to any one of the sixth to tenth inventions.
The amorphous silicon film before solid phase growth is doped with nickel or copper at a concentration of 1 × 10 17 cm −3 or more. It is achieved by the crystal growth method of.
【0009】本発明によれば、アモルファスシリコン膜
(a−Si膜)を加熱し、固相成長させて形成したポリ
シリコン膜(p−Si膜)中に存在する結晶欠陥を選択
的にエッチングしている。a−Si膜中に不純物(軽元
素や重金属元素)が混入していた場合、その不純物が固
相成長の加熱時やレーザアニールの冷却時に結晶粒界等
の結晶欠陥に集積する。或いは、固相成長温度をさらに
低下させ、かつ成長速度の向上を図るため、a−Si膜
中に故意に高濃度(濃度1×1017cm-3以上)のニッ
ケル(Ni)や銅(Cu)をドープさせた場合、さらに
多量の不純物が結晶欠陥に集積することになる。According to the present invention, the amorphous silicon film (a-Si film) is heated to selectively etch crystal defects existing in the polysilicon film (p-Si film) formed by solid phase growth. ing. When impurities (light element or heavy metal element) are mixed in the a-Si film, the impurities are accumulated in crystal defects such as crystal grain boundaries during heating during solid phase growth or cooling during laser annealing. Alternatively, in order to further lower the solid phase growth temperature and improve the growth rate, nickel (Ni) or copper (Cu) having a high concentration (concentration of 1 × 10 17 cm −3 or more) is intentionally added in the a-Si film. ), More impurities will be accumulated in crystal defects.
【0010】従って、選択エッチングにより結晶欠陥を
エッチングすることで、p−Si膜中から不純物が除去
される。これにより、p−Si膜に形成されたトランジ
スタ等のリーク電流を低減することができる。また、結
晶欠陥のエッチング後に再びポリシリコン膜を加熱又は
レーザ照射することにより、結晶粒径を更に大きくして
エッチング跡の凹部を含む表面を平坦化することができ
る。又は、結晶欠陥のエッチング後にa−Si膜を被覆
することにより、エッチング跡の凹部を埋めて表面を平
坦化することができる。Therefore, by etching the crystal defects by selective etching, impurities are removed from the p-Si film. As a result, the leak current of the transistor or the like formed on the p-Si film can be reduced. Further, by heating or irradiating the polysilicon film again after the crystal defects are etched, the crystal grain size can be further increased to flatten the surface including the concave portion of the etching mark. Alternatively, by coating the a-Si film after etching the crystal defects, it is possible to fill the recesses of the etching marks and flatten the surface.
【0011】更に、p−Si膜を固相成長させる工程の
後であって結晶欠陥を選択的にエッチングする工程の前
に、レーザ光の照射によりp−Si膜を加熱することに
より、該p−Si膜の結晶粒径を大きくして、p−Si
膜の結晶性を向上させることができる。これにより、p
−Si膜に形成されたトランジスタ等のキャリアの移動
度を大きくし、かつ抵抗の低減やオン電流の増加を図る
ことができる。Further, after the step of solid-phase growing the p-Si film and before the step of selectively etching the crystal defects, the p-Si film is heated by irradiation with laser light to thereby remove the p-Si film. Increase the crystal grain size of the -Si film to increase the p-Si
The crystallinity of the film can be improved. This gives p
It is possible to increase the mobility of carriers such as a transistor formed in the -Si film, reduce the resistance, and increase the on-current.
【0012】また、a−Si膜の上又は下に形成した不
純物捕獲層に、a−Si膜中、又は該a−Si膜を固相
成長させて形成したp−Si膜中の不純物を加熱により
移動させて捕獲している。これにより、p−Si膜中か
ら不純物が除かれる。特に、不純物捕獲層に不純物を捕
獲した後、不純物捕獲層を除去することで、後に加熱処
理を加えた場合でも、p−Si膜中に再び不純物が戻る
のを防止することができる。Further, the impurities in the a-Si film or in the p-Si film formed by solid phase growing the a-Si film are heated in the impurity trapping layer formed on or under the a-Si film. It is moved and captured by. As a result, impurities are removed from the p-Si film. In particular, by removing the impurity trap layer after trapping the impurity in the impurity trap layer, it is possible to prevent the impurity from returning to the p-Si film again even when heat treatment is performed later.
【0013】不純物捕獲層として、p−Si膜に対して
異なる結晶欠陥の密度,分布又は大きさを有する半導体
層、p−Si膜に対して異なる格子定数を有する半導体
層、又はリン或いはボロンを含有する半導体層を用いる
ことができる。これらの不純物捕獲層はいずれもp−S
i膜との界面に、又は不純物捕獲層自身に歪みが生じ、
この歪みに不純物が捕獲されると考えられる。As the impurity trapping layer, a semiconductor layer having different density, distribution or size of crystal defects with respect to the p-Si film, a semiconductor layer having different lattice constants with respect to the p-Si film, or phosphorus or boron is used. A semiconductor layer containing can be used. All of these impurity trap layers are pS
Strain occurs in the interface with the i film or in the impurity trapping layer itself,
It is considered that impurities are captured by this strain.
【0014】[0014]
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 (1)本発明の第1の実施の形態 図1は、第1の形態に係る結晶成長方法の工程順序を示
すフローチャートである。また、図2(a)〜(d),
図3(a),(b)は第1の形態に係る結晶成長方法を
示す断面図であり、図1のフローチャートのの場合を
示している。Embodiments of the present invention will be described below with reference to the drawings. (1) First Embodiment of the Present Invention FIG. 1 is a flowchart showing a process sequence of a crystal growth method according to the first embodiment. 2 (a) to (d),
3A and 3B are cross-sectional views showing the crystal growth method according to the first embodiment, and show the case of the flowchart of FIG.
【0015】まず、図2(a)に示すガラス基板1上
に、膜厚約50nmのa−Si膜2をCVD法により形
成した後、酢酸ニッケルの水溶液を塗布して乾燥させ、
不図示のニッケル膜(Ni膜)3を形成する(図2
(b))。次いで、温度550℃,4時間の加熱処理を
行い、a−Si膜2中にNiを拡散するとともに、a−
Siを固相成長させて結晶粒4を有するp−Si膜2a
を形成する。このとき、a−Si膜2a中にNiを拡散
しているので、固相成長温度が低くなるが、p−Si膜
2a中では拡散係数の大きいNiが結晶粒界5に集積
し、さらにSiと反応してシリサイドが形成される。図
2(c)に、Ni膜3を除去した後の状態を示す。ま
た、図2(d)に結晶粒界をエッチングにより除去した
後の状態を示す。First, an a-Si film 2 having a thickness of about 50 nm is formed on a glass substrate 1 shown in FIG. 2A by a CVD method, and then an aqueous solution of nickel acetate is applied and dried,
A nickel film (Ni film) 3 (not shown) is formed (FIG. 2).
(B)). Then, a heat treatment is performed at a temperature of 550 ° C. for 4 hours to diffuse Ni into the a-Si film 2 and to perform a-
P-Si film 2a having crystal grains 4 obtained by solid phase growth of Si
To form At this time, since Ni is diffused in the a-Si film 2a, the solid phase growth temperature is lowered, but Ni having a large diffusion coefficient is accumulated in the crystal grain boundary 5 in the p-Si film 2a, and Reacts with the formation of silicide. FIG. 2C shows a state after the Ni film 3 is removed. Further, FIG. 2D shows a state after the crystal grain boundaries are removed by etching.
【0016】Niドープして固相成長したp−SiのT
EM写真を図5に示す。中央の黒い部分にシリサイドが
形成されているのが分かる。また、図4(a)はSIM
SによりNiの二次イオンを計数し、深さ方向のNiの
濃度分布に換算した図である。横軸に線形目盛りで表し
た深さ(nm)を示し、縦軸に対数目盛りで表したp−
Si膜2a内のニッケル濃度(cm-3)を示す。平均し
て凡そ1×1019cm -3の濃度のNiが含まれる。な
お、SIMSのビーム径は数μmであり、Niはビーム
径内で結晶欠陥に集積しているため、測定されたNi濃
度はビーム径内に存在するNi量を平均化したものと考
えられる。更に、図6(a)はp−Si膜2a表面の凹
凸を観察した結果を示す結晶表面の写真であり、表面は
平坦になっている。Ni-doped p-Si T grown on solid phase
The EM photograph is shown in FIG. Silicide is in the black part in the center
You can see that it is formed. In addition, FIG.
The secondary ions of Ni are counted by S, and the secondary ions of Ni in the depth direction are counted.
It is the figure converted into concentration distribution. Represented by a linear scale on the horizontal axis
Depth (nm) and the vertical axis represents logarithmic scale p-
Nickel concentration in the Si film 2a (cm-3). Average
About 1 × 1019cm -3At a concentration of Ni. What
The beam diameter of SIMS is several μm, and Ni is the beam.
Since it is accumulated in crystal defects within the diameter, the measured Ni concentration
The degree is considered to be the average of the amount of Ni present in the beam diameter.
available. Further, FIG. 6 (a) shows a depression on the surface of the p-Si film 2a.
It is a photograph of the crystal surface showing the result of observing the convexity, and the surface is
It is flat.
【0017】次に、重クロム酸カリウムと弗酸と水の混
合液からなるエッチング液によりセッコエッチを行う。
これにより、図2(d)に示すように、結晶粒界5を含
む結晶欠陥に沿ってエッチングが進む。同時に、結晶粒
界5に集積していたNiも除去される。図6(b)はp
−Si膜2aをエッチングした後の表面の凹凸を観察し
た結果を示す結晶表面の写真であり、黒い部分がエッチ
ングにより除去されて凹んでいる。また、図4(b)は
深さ方向のNiの濃度分布を示す図である。横軸と縦軸
は図4(a)と同じである。p−Si膜2a内のNiは
大幅に減少し、平均して凡そ1×1018cm-3以下濃度
になった。Next, Secco etching is performed with an etching solution composed of a mixed solution of potassium dichromate, hydrofluoric acid and water.
As a result, as shown in FIG. 2D, etching proceeds along the crystal defects including the crystal grain boundaries 5. At the same time, Ni accumulated in the grain boundaries 5 is also removed. FIG. 6B shows p
-It is a photograph of the crystal surface showing the result of observing the surface irregularities after etching the Si film 2a, and the black portion is removed by etching and is recessed. Further, FIG. 4B is a diagram showing the concentration distribution of Ni in the depth direction. The horizontal axis and the vertical axis are the same as those in FIG. Ni in the p-Si film 2a was significantly reduced, and the average concentration was about 1 × 10 18 cm −3 or less.
【0018】次いで、図3(a)に示すように、p−S
i膜2a上に新たに膜厚約200Åのa−Si膜6をC
VD法により形成する。次に、レーザ光を照射してa−
Si膜6からp−Si膜を固相成長させるとともに、表
面を平坦化する。これにより、図3(b)に示すよう
に、ガラス基板1上に全体として素子形成層としてのp
−Si膜7が形成される。Then, as shown in FIG. 3A, p-S
A new a-Si film 6 having a thickness of about 200Å is formed on the i film 2a by C
It is formed by the VD method. Next, laser light is irradiated to a-
The p-Si film is solid-phase grown from the Si film 6 and the surface is flattened. As a result, as shown in FIG. 3B, p as an element forming layer is formed on the glass substrate 1 as a whole.
-Si film 7 is formed.
【0019】図4(c)は深さ方向のNiの濃度分布を
示す図である。横軸と縦軸は図4(a)と同じになって
いる。図3(b)のp−Si膜7内のNiは平均して凡
そ1×1018cm-3以下の濃度に維持されている。図6
(c)はp−Si膜7表面の凹凸を観察した結果を示す
結晶表面の写真であり、平坦になっていることが分か
る。更に、ラマン散乱測定の結果、結晶の品質も良好で
あることが確認された。FIG. 4C is a diagram showing the Ni concentration distribution in the depth direction. The horizontal axis and the vertical axis are the same as those in FIG. The Ni in the p-Si film 7 in FIG. 3B is maintained at a concentration of about 1 × 10 18 cm −3 or less on average. FIG.
(C) is a photograph of the crystal surface showing the results of observing the irregularities on the surface of the p-Si film 7, and it can be seen that the crystal surface is flat. Furthermore, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.
【0020】以上のように、第1の実施の形態によれ
ば、固相成長温度を低下させ、かつ成長速度の向上を図
るため、a−Si膜2中に故意に高濃度(濃度1×10
17cm -3以上)のNiをドープさせた場合、さらに多量
の不純物が結晶粒界4等の結晶欠陥に集積することにな
るが、選択エッチングにより結晶欠陥をエッチングする
ことで、p−Si膜2a中からNiが除去される。As described above, according to the first embodiment,
The solid-phase growth temperature and increase the growth rate.
Therefore, a high concentration (concentration: 1 × 10
17cm -3When Ni is doped (above), a larger amount
Impurities will be accumulated in crystal defects such as grain boundaries 4.
However, the crystal defects are etched by selective etching.
As a result, Ni is removed from the p-Si film 2a.
【0021】これにより、p−Si膜7に形成されたト
ランジスタ等のリーク電流を低減することができる。ま
た、結晶欠陥のエッチング後にa−Si膜6を被覆し、
レーザアニールすることにより、エッチング跡の凹部を
埋めて表面を平坦化することができる。これにより、p
−Si膜7へのトランジスタ等の素子形成が容易にな
る。As a result, it is possible to reduce the leakage current of the transistor or the like formed on the p-Si film 7. Further, after etching the crystal defects, the a-Si film 6 is covered,
By performing the laser annealing, the concave portion of the etching mark can be filled and the surface can be planarized. This gives p
-Easily forming elements such as transistors on the Si film 7.
【0022】なお、図1のフローチャートので示す固
相成長方法も可能である。即ち、結晶欠陥の選択エッチ
ング後にa−Si膜6を形成しないで、p−Si膜2a
を直接レーザアニール等で加熱してもよい。これによ
り、p−Si膜2aの結晶粒径がさらに増し、かつ表面
を平坦化することができる。 (2)本発明の第2の実施の形態 図7は、第2の形態に係る結晶成長方法の工程順序を示
すフローチャートである。また、図8(a)〜(d),
図9(a),(b)は第2の形態に係る結晶成長方法を
示す断面図であり、図7のフローチャートのの場合を
示している。第1の形態と異なるところは、p−Si膜
を固相成長させる工程の後であって結晶欠陥を選択的に
エッチングする工程の前に、レーザ光の照射によりp−
Si膜を加熱し、該p−Si膜の結晶粒径を大きくする
工程を含んでいることである。The solid phase growth method shown by the flow chart in FIG. 1 is also possible. That is, without forming the a-Si film 6 after the selective etching of crystal defects, the p-Si film 2a is formed.
May be directly heated by laser annealing or the like. As a result, the crystal grain size of the p-Si film 2a can be further increased and the surface can be flattened. (2) Second Embodiment of the Invention FIG. 7 is a flowchart showing a process sequence of a crystal growth method according to a second embodiment. 8 (a) to 8 (d),
9A and 9B are cross-sectional views showing the crystal growth method according to the second embodiment, and show the case of the flowchart of FIG. The difference from the first embodiment is that after the step of solid-phase growing the p-Si film and before the step of selectively etching crystal defects, the p-Si film is irradiated with p-
That is, the step of heating the Si film to increase the crystal grain size of the p-Si film is included.
【0023】まず、図8(a)に示すガラス基板11上
に、膜厚約50nmのa−Si膜12をCVD法により
形成した後、酢酸ニッケルの水溶液を塗布して乾燥さ
せ、不図示のニッケル膜(Ni膜)13を形成する(図
8(b))。次いで、温度550℃,4時間の加熱処理
を行い、a−Si膜12中にNiを拡散するとともに、
固相成長させると、結晶粒14aを有するp−Si膜1
2aが形成される。このとき、a−Si膜12a中にN
iを拡散しているので、p−Si膜12a中ではNiが
結晶粒界15aに集積し、さらにSiと反応してシリサ
イドが形成される。図8(c)に、Ni膜13を除去し
た後の状態を示す。First, an a-Si film 12 having a film thickness of about 50 nm is formed on the glass substrate 11 shown in FIG. 8A by the CVD method, and then an aqueous solution of nickel acetate is applied and dried, which is not shown. A nickel film (Ni film) 13 is formed (FIG. 8B). Then, a heat treatment is performed at a temperature of 550 ° C. for 4 hours to diffuse Ni into the a-Si film 12 and
When solid-phase grown, p-Si film 1 having crystal grains 14a
2a is formed. At this time, N in the a-Si film 12a
Since i is diffused, Ni accumulates at the crystal grain boundary 15a in the p-Si film 12a and further reacts with Si to form a silicide. FIG. 8C shows a state after the Ni film 13 is removed.
【0024】図8(c)のNi状態のTEM写真を図1
1に示す。図の左側の部分がNiシリサイドを示す。ま
た、図10(a)は図4(a)〜(c)と同様にして取
得した深さ方向のNiの濃度分布を示す図である。横軸
に線形目盛りで表した深さ(nm)を示し、縦軸に対数
目盛りで表したp−Si膜12a内のニッケル濃度(c
m-3)を示す。平均して凡そ1×1019cm-3の濃度の
Niが含まれる。更に、図12(a)はp−Si膜12
a表面の凹凸を観察した結果を示す結晶表面の写真であ
る。写真では突起が観察されたが、突起の高さは凡そ数
nmである。FIG. 1 is a TEM photograph of the Ni state shown in FIG. 8 (c).
It is shown in FIG. The left part of the figure shows Ni silicide. Further, FIG. 10A is a diagram showing the concentration distribution of Ni in the depth direction, which is obtained in the same manner as FIGS. 4A to 4C. The horizontal axis represents the depth (nm) expressed in a linear scale, and the vertical axis represents the nickel concentration (c in the p-Si film 12a expressed in a logarithmic scale).
m -3 ) is shown. On average, Ni is contained at a concentration of about 1 × 10 19 cm −3 . Further, FIG. 12A shows the p-Si film 12
3a is a photograph of a crystal surface showing the result of observing the unevenness of the surface. Although a protrusion was observed in the photograph, the height of the protrusion is about several nm.
【0025】次に、図8(d)に示すように、p−Si
膜12aにレーザアニールを施す。これにより、結晶粒
14aはさらに固相成長し、粒径が大きな結晶粒14b
となる。次いで、図9(a)に示すように、セッコエッ
チを行い、結晶粒界15bを含む結晶欠陥を選択的にエ
ッチングする。このとき同時に、結晶粒界15bに集積
していたNiも除去される。また、図10(b)は深さ
方向のNiの濃度分布を示す図である。横軸と縦軸は図
10(a)と同じである。p−Si膜12a内のNiは
表面に近い方から減少してきており、凡そ1×1018〜
1×1019cm-3に分布している。Next, as shown in FIG. 8D, p-Si
Laser annealing is applied to the film 12a. As a result, the crystal grains 14a undergo further solid phase growth, and the crystal grains 14b having a large grain size
Becomes Next, as shown in FIG. 9A, Secco etching is performed to selectively etch crystal defects including the crystal grain boundaries 15b. At this time, at the same time, Ni accumulated in the crystal grain boundary 15b is also removed. Further, FIG. 10B is a diagram showing the concentration distribution of Ni in the depth direction. The horizontal axis and the vertical axis are the same as those in FIG. Ni in the p-Si film 12a is decreasing from the side closer to the surface, and is approximately 1 × 10 18 to.
It is distributed in 1 × 10 19 cm −3 .
【0026】次に、図9(b)に示すように、レーザ光
を照射してp−Si膜12bをさらに固相成長させると
ともに、表面を平坦化する。これにより、ガラス基板1
1上に全体として素子形成層としてのp−Si膜12c
が形成される。図10(c)は深さ方向のNiの濃度分
布を示す図である。横軸と縦軸は図10(a)と同じで
ある。p−Si膜12c内のNiは凡そ1×1018〜1
×1019cm-3に維持されている。図12(b)はp−
Si膜12c表面の凹凸を観察した結果を示す結晶表面
の写真であり、突起は別にして平坦になっていることが
分かる。更に、ラマン散乱測定の結果、結晶の品質も良
好であることが確認された。Next, as shown in FIG. 9B, laser light is irradiated to further solid-phase grow the p-Si film 12b, and the surface is flattened. Thereby, the glass substrate 1
1 as a whole, a p-Si film 12c as an element forming layer
Is formed. FIG. 10C is a diagram showing the concentration distribution of Ni in the depth direction. The horizontal axis and the vertical axis are the same as those in FIG. Ni in the p-Si film 12c is approximately 1 × 10 18 to 1
It is maintained at × 10 19 cm -3 . FIG. 12B shows p-
It is a photograph of the crystal surface showing the result of observing the irregularities on the surface of the Si film 12c, and it can be seen that the protrusions are flat. Furthermore, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.
【0027】なお、p−Si膜12cにトランジスタ等
の素子を形成する場合、突起を研磨(CMD)により除
去してもよいし、突起は小さいので除去しなくても素子
形成の障害にならないと考えられる。以上のように、第
2の実施の形態によれば、固相成長温度を低下させ、か
つ成長速度の向上を図るため、a−Si膜12中に故意
に高濃度(濃度1×1017cm-3以上)のNiをドープ
させた場合、さらに多量の不純物が結晶粒界等の結晶欠
陥15bに集積することになるが、選択エッチングによ
り結晶欠陥15bをエッチングすることで、p−Si膜
12b中からNiが除去される。これにより、p−Si
膜12cに形成されたトランジスタ等のリーク電流を低
減することができる。When an element such as a transistor is formed on the p-Si film 12c, the protrusion may be removed by polishing (CMD). Since the protrusion is small, it does not hinder the element formation even if it is not removed. Conceivable. As described above, according to the second embodiment, in order to lower the solid phase growth temperature and improve the growth rate, the high concentration (concentration 1 × 10 17 cm 2) is deliberately included in the a-Si film 12. -3 or more) Ni is doped, a larger amount of impurities are accumulated in the crystal defects 15b such as crystal grain boundaries. However, by etching the crystal defects 15b by selective etching, the p-Si film 12b Ni is removed from the inside. Thereby, p-Si
Leakage current of a transistor or the like formed in the film 12c can be reduced.
【0028】また、p−Si膜12bを固相成長させる
工程の後であって結晶欠陥を選択的にエッチングする工
程の前に、レーザ光の照射によりp−Si膜12aを加
熱し、該p−Si膜12aの結晶粒径を大きくする工程
を含んでいるため、p−Si膜12bの結晶性がさらに
向上する。これにより、p−Si膜12cに形成された
トランジスタ等のキャリアの移動度を大きくして抵抗の
低減やオン電流の増加が可能となる。Further, after the step of solid-phase growing the p-Si film 12b and before the step of selectively etching the crystal defects, the p-Si film 12a is heated by irradiation of laser light, and the p-Si film 12a is heated. Since the step of increasing the crystal grain size of the -Si film 12a is included, the crystallinity of the p-Si film 12b is further improved. As a result, the mobility of carriers such as a transistor formed in the p-Si film 12c can be increased to reduce the resistance and increase the on-current.
【0029】更に、結晶欠陥のエッチング後にレーザア
ニールしてさらに固相成長させているため、結晶粒径を
一層大きくし、かつ表面を平坦化することができる。こ
れにより、p−Si膜17へのトランジスタ等の素子形
成が容易になる。なお、図7のフローチャートので示
す固相成長方法も可能である。即ち、結晶欠陥の選択エ
ッチング後にa−Si膜を形成して、レーザアニール等
で加熱してもよい。これにより、表面を一層平坦化する
ことができる。Further, since the crystal defects are etched and laser-annealed for further solid phase growth, the crystal grain size can be further increased and the surface can be flattened. This facilitates formation of elements such as transistors on the p-Si film 17. Note that the solid phase growth method shown by in the flowchart of FIG. 7 is also possible. That is, an a-Si film may be formed after selective etching of crystal defects and heated by laser annealing or the like. Thereby, the surface can be further flattened.
【0030】(3)本発明の第3及び第4の実施の形態 図13(a)〜(d)は、第3の形態に係る結晶成長方
法を示す断面図である。上記第1及び第2の形態と異な
るところは、不純物捕獲層を設けていることである。ま
ず、図13(a)に示すように、ガラス基板21上に膜
厚約200nmのシリコン酸化膜22を形成する。さら
に、膜厚約20nmのa−Si膜を形成した後、例え
ば、220mJ,330mJのエネルギの2段階でa−
Si膜にレーザ光を照射してアニールし、結晶粒径約1
0nmのp−Si膜(不純物捕獲層)23を形成する。
なお、レーザ光の照射時、温度は1410℃程度になる
が、必要なレーザ光のエネルギはレーザ照射装置により
異なる。(3) Third and Fourth Embodiments of the Present Invention FIGS. 13A to 13D are sectional views showing a crystal growth method according to the third embodiment. The difference from the first and second embodiments is that an impurity trapping layer is provided. First, as shown in FIG. 13A, a silicon oxide film 22 having a film thickness of about 200 nm is formed on a glass substrate 21. Further, after forming an a-Si film having a film thickness of about 20 nm, for example, a-Si is formed in two steps of energy of 220 mJ and 330 mJ.
The Si film is irradiated with laser light and annealed to obtain a crystal grain size of about 1
A 0 nm p-Si film (impurity trapping layer) 23 is formed.
The temperature of the laser light is about 1410 ° C., but the required laser light energy differs depending on the laser irradiation device.
【0031】次いで、図13(b)に示すように、p−
Si膜23上に膜厚約50nmのa−Si膜24とNi
膜25とを順に形成した後、図13(c)に示すよう
に、温度550℃,4時間の加熱処理を行い、a−Si
膜24にNiを拡散させるとともにp−Si膜24aを
固相成長させる。次に、図13(c)に示すように、N
i膜25を除去した後、レーザアニールを加えることに
より、さらに固相成長させて、結晶粒径を大きくする。
これにより、素子形成層としてのp−Si膜24bが作
成される。このとき、加熱によりNiは移動し、p−S
i膜23に捕獲される。Then, as shown in FIG. 13B, p-
An a-Si film 24 having a thickness of about 50 nm and Ni are formed on the Si film 23.
After forming the film 25 in order, as shown in FIG. 13C, heat treatment is performed at a temperature of 550 ° C. for 4 hours to form a-Si.
Ni is diffused in the film 24 and the p-Si film 24a is grown in solid phase. Next, as shown in FIG.
After removing the i film 25, laser annealing is applied to further grow the solid phase and increase the crystal grain size.
As a result, the p-Si film 24b as an element forming layer is created. At this time, Ni moves due to heating and p-S
It is captured by the i film 23.
【0032】図14(a)はp−Si膜(不純物捕獲
層)23及びp−Si膜24b内のNiの濃度分布を調
査した結果について示す。横軸は線形目盛りで表した深
さ(nm)を示し、縦軸は対数目盛りで表したNi濃度
(cm-3)を示す。なお、比較のため、p−Si膜(不
純物捕獲層)23を有しない試料についても同じ実験を
行い、p−Si膜24b内のNiの濃度分布を調査し
た。調査結果を図14(b)に示す。FIG. 14A shows the result of investigation of the concentration distribution of Ni in the p-Si film (impurity trapping layer) 23 and the p-Si film 24b. The horizontal axis represents the depth (nm) represented on a linear scale, and the vertical axis represents the Ni concentration (cm −3 ) represented on a logarithmic scale. For comparison, the same experiment was performed on a sample having no p-Si film (impurity trapping layer) 23, and the concentration distribution of Ni in the p-Si film 24b was investigated. The investigation result is shown in FIG.
【0033】調査結果によれば、多量のNiがp−Si
膜(不純物捕獲層)23中に捕獲されており、その分だ
けp−Si膜24b内のNi濃度が低下している。比較
例と比べて効果が著しい。更に、ラマン散乱測定の結
果、結晶の品質も良好であることが確認された。以上の
ように、第3の形態によれば、a−Si膜24の下に形
成したp−Si膜(不純物捕獲層)23に、a−Si膜
24を固相成長させて形成したp−Si膜24a中のN
iを加熱により移動させて捕獲している。これにより、
p−Si膜24a中からNiが除かれる。これにより、
p−Si膜24bに形成されたトランジスタ等のリーク
電流を低減することができる。According to the investigation result, a large amount of Ni is contained in p-Si.
It is trapped in the film (impurity trapping layer) 23, and the Ni concentration in the p-Si film 24b is reduced accordingly. The effect is remarkable as compared with the comparative example. Furthermore, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good. As described above, according to the third mode, the p-Si film 24 (impurity trapping layer) 23 formed under the a-Si film 24 is formed by solid phase growth of the a-Si film 24. N in the Si film 24a
i is moved by heating and captured. This allows
Ni is removed from the p-Si film 24a. This allows
It is possible to reduce the leak current of the transistor or the like formed on the p-Si film 24b.
【0034】また、p−Si膜24aを固相成長させた
後、レーザ光の照射によりp−Si膜24aを加熱して
いるため、p−Si膜24bの結晶粒径を大きくして、
p−Si膜24bの結晶性を向上させることができる。
これにより、p−Si膜24bに形成されたトランジス
タ等のキャリアの移動度を大きくして抵抗を低減し、か
つオン電流を増加させることができる。After the solid phase growth of the p-Si film 24a, the p-Si film 24a is heated by the irradiation of laser light, so that the crystal grain size of the p-Si film 24b is increased.
The crystallinity of the p-Si film 24b can be improved.
As a result, the mobility of carriers such as a transistor formed on the p-Si film 24b can be increased, the resistance can be reduced, and the on-current can be increased.
【0035】なお、上記では、不純物捕獲層として、p
−Si膜24a又は24bに対して異なる結晶欠陥の密
度,分布又は大きさを有するp−Si膜23を用いてい
るが、第4の形態として、図15に示すように、p−S
i膜24a又は24bに対して異なる格子定数を有する
半導体層、例えばSiGe膜26を用いることも可能で
ある。In the above, p is used as the impurity trapping layer.
Although the p-Si film 23 having different density, distribution or size of crystal defects is used for the -Si film 24a or 24b, as a fourth mode, as shown in FIG.
It is also possible to use a semiconductor layer having a different lattice constant for the i film 24a or 24b, for example, the SiGe film 26.
【0036】この場合も、p−Si膜24b中のNi濃
度分布は、上記第3の形態と同様、図16(a)に示す
ようになる。即ち、SiGe膜26にNiが捕獲され、
p−Si膜24b中のNi濃度を低減させることができ
る。なお、図16(b)はSiGe膜26を有しない試
料についての実験結果である。 (4)本発明の第5の実施の形態 図17(a)〜(d)は、第5の形態に係る結晶成長方
法を示す断面図である。上記第3及び第4の形態と異な
るところは、固相成長させたNiを含有するp−Si膜
28上に不純物捕獲層としてリンを含有するp−Si膜
29を形成していることである。Also in this case, the Ni concentration distribution in the p-Si film 24b is as shown in FIG. 16 (a), as in the third embodiment. That is, Ni is captured in the SiGe film 26,
The Ni concentration in the p-Si film 24b can be reduced. Note that FIG. 16B shows an experimental result for a sample that does not have the SiGe film 26. (4) Fifth Embodiment of the Present Invention FIGS. 17A to 17D are sectional views showing a crystal growth method according to the fifth embodiment. The difference from the third and fourth embodiments is that a p-Si film 29 containing phosphorus is formed as an impurity trapping layer on the p-Si film 28 containing Ni that has been solid-phase grown. .
【0037】まず、図17(a)に示すように、ガラス
基板21上にシリコン酸化膜22を形成する。続いて、
上記と同様にしてa−Si膜にNi(不純物)をドープ
させて固相成長させてp−Si膜28を形成する。この
ときのp−Si膜28中のNi濃度分布を図18(a)
に示す。次いで、図17(b)に示すように、p−Si
膜28上に濃度約1×1020cmのリンを含有させたp
−Si膜(不純物捕獲層)29をCVD法により形成す
る。First, as shown in FIG. 17A, a silicon oxide film 22 is formed on a glass substrate 21. continue,
Similarly to the above, the a-Si film is doped with Ni (impurity) and solid-phase grown to form the p-Si film 28. The Ni concentration distribution in the p-Si film 28 at this time is shown in FIG.
Shown in Then, as shown in FIG. 17B, p-Si
P containing phosphorus at a concentration of about 1 × 10 20 cm on the membrane 28
The -Si film (impurity trapping layer) 29 is formed by the CVD method.
【0038】次に、図17(c)に示すように、レーザ
アニールを加えて加熱することにより、p−Si膜28
内のNiをp−Si膜29内に移動させてp−Si膜2
9に捕獲させるとともに、p−Si膜28aの結晶粒径
を大きく成長させる。次いで、図17(d)に示すよう
に、p−Si膜29を除去すると、素子形成層の作成が
完了する。このときのp−Si膜28a中のNi濃度分
布を図18(b)に示す。即ち、p−Si膜28aの表
面からNiが減少している。更に、ラマン散乱測定の結
果、結晶の品質も良好であることが確認された。Next, as shown in FIG. 17C, laser annealing is applied to heat the p-Si film 28.
Ni in the p-Si film 2 is moved into the p-Si film 29.
And the crystal grain size of the p-Si film 28a is grown large. Next, as shown in FIG. 17D, the p-Si film 29 is removed, and the formation of the element formation layer is completed. The Ni concentration distribution in the p-Si film 28a at this time is shown in FIG. That is, Ni is reduced from the surface of the p-Si film 28a. Furthermore, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.
【0039】上記第5の形態によれば、p−Si膜28
上にp−Si膜(不純物捕獲層)29形成した後、加熱
によりp−Si膜28a内のNiをp−Si膜29内に
移動させてp−Si膜29に捕獲させているので、p−
Si膜28a内のNiを低減させることができる。これ
により、p−Si膜28aにトランジスタ等を形成した
場合、トランジスタのリーク電流を低減させ、かつ性能
を向上させることができる。According to the fifth mode, the p-Si film 28 is formed.
After the p-Si film (impurity trapping layer) 29 is formed thereon, Ni in the p-Si film 28a is moved into the p-Si film 29 by heating and trapped in the p-Si film 29. −
Ni in the Si film 28a can be reduced. As a result, when a transistor or the like is formed on the p-Si film 28a, the leak current of the transistor can be reduced and the performance can be improved.
【0040】また、p−Si膜29にNiを捕獲した
後、p−Si膜29を除去することで、後に加熱処理を
加えた場合でも、p−Si膜28a中に再びNiが戻る
のを防止することができる。更に、固相成長の後、さら
にレーザアニールを加えてさらに固相成長を行い、結晶
粒径を大きくしているので、p−Si膜28a中のキャ
リアの移動度を大きくし、p−Si膜28aに形成され
たトランジスタの性能を向上させることができる。Further, by removing Ni from the p-Si film 29 and then removing the p-Si film 29, it is possible to prevent Ni from returning again to the p-Si film 28a even when a heat treatment is applied later. Can be prevented. Further, after the solid phase growth, laser annealing is further performed to further perform the solid phase growth to increase the crystal grain size. Therefore, the mobility of carriers in the p-Si film 28a is increased to increase the p-Si film. The performance of the transistor formed in 28a can be improved.
【0041】また、不純物捕獲層29として非常に小さ
い結晶性のp−Si又は格子定数の異なる半導体、例え
ばSiGeを用いてもよい。 (5)本発明の第6の実施の形態 図19(a)〜(e)は、第6の形態に係る結晶成長方
法を示す断面図である。上記第5の形態と異なるところ
は、固相成長させたNiを含有するp−Si膜30を部
分的にエッチングして素子形成領域となる複数のp−S
i膜30aにエアアイソレーションした後、p−Si膜
30aの間に不純物捕獲層としてリンを含有するp−S
i膜32を埋め込み、そこにNiを捕獲していることで
ある。As the impurity trapping layer 29, very small crystalline p-Si or a semiconductor having a different lattice constant, for example, SiGe may be used. (5) Sixth Embodiment of the Present Invention FIGS. 19A to 19E are sectional views showing a crystal growth method according to the sixth embodiment. The difference from the fifth embodiment is that a plurality of p-Ss that become element formation regions are formed by partially etching the solid-phase-grown p-Si film 30 containing Ni.
After air isolation to the i film 30a, p-S containing phosphorus as an impurity trapping layer between the p-Si films 30a.
That is, the i film 32 is embedded and Ni is captured therein.
【0042】まず、図19(a)に示すように、ガラス
基板21上にシリコン酸化膜22を形成する。続いて、
上記と同様にしてa−Si膜にNi(不純物)をドープ
させて固相成長させてp−Si膜30を形成する。この
ときのp−Si膜30中のNi濃度分布を図20(a)
に示す。次いで、図19(b)に示すように、p−Si
膜30上の素子形成層を形成すべき領域にレジストマス
ク31を形成した後、レジストマスク31により選択的
にp−Si膜30をエッチングし、除去する。これによ
り、シリコン酸化膜22上に素子形成層30aが残る。First, as shown in FIG. 19A, a silicon oxide film 22 is formed on a glass substrate 21. continue,
Similarly to the above, the a-Si film is doped with Ni (impurity) and solid-phase grown to form the p-Si film 30. The Ni concentration distribution in the p-Si film 30 at this time is shown in FIG.
Shown in Then, as shown in FIG. 19B, p-Si
After forming a resist mask 31 in a region on the film 30 where an element formation layer is to be formed, the p-Si film 30 is selectively etched and removed by the resist mask 31. As a result, the element forming layer 30a remains on the silicon oxide film 22.
【0043】次に、図19(c)に示すように、レジス
トマスク31をそのまま残し、上から濃度約1×1020
cmのリンを含有させたp−Si膜(不純物捕獲層)3
2をCVD法により形成する。素子形成層30aの間に
はp−Si膜32が埋め込まれる。次いで、レジストマ
スク31を除去して、リフトオフにより、素子形成層3
0aの間に埋め込まれたp−Si膜32を残す。Next, as shown in FIG. 19C, the resist mask 31 is left as it is, and the concentration is about 1 × 10 20 from the top.
cm-thick phosphorus-containing p-Si film (impurity trapping layer) 3
2 is formed by the CVD method. A p-Si film 32 is embedded between the element forming layers 30a. Next, the resist mask 31 is removed, and the element formation layer 3 is lifted off.
The p-Si film 32 buried between 0a is left.
【0044】次に、図19(d)に示すように、素子形
成層30a及びp−Si膜32表面からレーザ光を照射
して加熱することにより、p−Si膜30a内のNiを
p−Si膜32内に移動させてp−Si膜32に捕獲さ
せるとともに、p−Si膜30bの結晶粒径を大きく成
長させる。次いで、図19(e)に示すように、エッチ
ングレート差を利用してp−Si膜32を除去すると、
素子形成層30bの作成が完了する。このときのp−S
i膜30b中のNi濃度分布を図20(b)に示す。即
ち、p−Si膜30b内のNi濃度が減少し、2×10
17cm-3になった。更に、ラマン散乱測定の結果、結晶
の品質も良好であることが確認された。Next, as shown in FIG. 19D, laser light is irradiated from the surface of the element forming layer 30a and the p-Si film 32 to heat the Ni-p-Si film 30a. While being moved into the Si film 32 and captured by the p-Si film 32, the crystal grain size of the p-Si film 30b is grown large. Next, as shown in FIG. 19E, when the p-Si film 32 is removed by utilizing the difference in etching rate,
The formation of the element forming layer 30b is completed. P-S at this time
The Ni concentration distribution in the i film 30b is shown in FIG. That is, the Ni concentration in the p-Si film 30b decreases, and
It became 17 cm -3 . Furthermore, as a result of Raman scattering measurement, it was confirmed that the quality of the crystal was good.
【0045】上記第6の形態によれば、素子形成領域と
なる複数のp−Si膜30aにエアアイソレーションし
た後、p−Si膜30aの間に不純物捕獲層としてリン
を含有するp−Si膜32を埋め込み、そこにNiを捕
獲しているので、p−Si膜30b内のNiを低減させ
ることができる。これにより、p−Si膜30bにトラ
ンジスタ等を形成した場合、トランジスタのリーク電流
を低減させ、かつ性能を向上させることができる。According to the sixth embodiment, after air isolation is performed on the plurality of p-Si films 30a which will be the element forming regions, p-Si containing phosphorus as an impurity trapping layer is provided between the p-Si films 30a. Since the film 32 is embedded and Ni is captured therein, Ni in the p-Si film 30b can be reduced. Thus, when a transistor or the like is formed on the p-Si film 30b, the leak current of the transistor can be reduced and the performance can be improved.
【0046】また、p−Si膜32にNiを捕獲した
後、p−Si膜32を除去することで、後に加熱処理を
加えた場合でも、p−Si膜30b中に再びNiが戻る
のを防止することができる。更に、固相成長の後、さら
にレーザアニールを加えてさらに固相成長を行い、結晶
粒径を大きくしているので、p−Si膜30b中のキャ
リアの移動度を大きくし、p−Si膜30bに形成され
たトランジスタの性能を向上させることができる。Further, by removing Ni from the p-Si film 32 and then removing the p-Si film 32, Ni is prevented from returning to the p-Si film 30b again even when a heat treatment is applied later. Can be prevented. Further, after the solid phase growth, laser annealing is further performed to further perform the solid phase growth to increase the crystal grain size. Therefore, the mobility of carriers in the p-Si film 30b is increased to increase the p-Si film. The performance of the transistor formed in 30b can be improved.
【0047】また、不純物捕獲層32として非常に小さ
い結晶性のp−Si又は格子定数の異なる半導体、例え
ばSiGeを用いてもよい。 (6)本発明の第7の実施の形態 図21(a)〜(d)は、第7の形態に係る結晶成長方
法を示す断面図である。第7の形態の特徴は、素子形成
層となるp−Si膜34の上下に不純物捕獲層を形成し
ていることである。第7の形態では、p−Si膜34の
下にSiGe膜33を、p−Si膜34の上にリンを含
有するp−Si膜35を形成している。As the impurity trapping layer 32, very small crystalline p-Si or a semiconductor having a different lattice constant, for example, SiGe may be used. (6) Seventh Embodiment of the Present Invention FIGS. 21A to 21D are sectional views showing a crystal growth method according to the seventh embodiment. The feature of the seventh mode is that the impurity trapping layers are formed above and below the p-Si film 34 to be the element forming layer. In the seventh embodiment, the SiGe film 33 is formed below the p-Si film 34, and the p-Si film 35 containing phosphorus is formed on the p-Si film 34.
【0048】まず、図21(a)に示すように、ガラス
基板21上にシリコン酸化膜22を形成する。続いて、
膜厚約20nmのSiGe膜(不純物捕獲層)33と膜
厚約50nmのa−Si膜とを順に形成した後、上記と
同様にしてa−Si膜にNi(不純物)をドープさせて
固相成長させ、p−Si膜34を形成する。このときの
p−Si膜34中のNi濃度分布を図22(a)に示
す。First, as shown in FIG. 21A, a silicon oxide film 22 is formed on a glass substrate 21. continue,
After a SiGe film (impurity trapping layer) 33 having a film thickness of about 20 nm and an a-Si film having a film thickness of about 50 nm are formed in order, the a-Si film is doped with Ni (impurity) in the same manner as described above to form a solid phase. Then, the p-Si film 34 is grown. The Ni concentration distribution in the p-Si film 34 at this time is shown in FIG.
【0049】次いで、図21(b)に示すように、p−
Si膜34上に濃度約1×1020cmのリンを含有させ
たp−Si膜(不純物捕獲層)35をCVD法により形
成する。次に、図21(c)に示すように、レーザアニ
ールを加えて加熱することにより、p−Si膜34内の
NiをSiGe膜33内及びp−Si膜35内に移動さ
せてSiGe膜33内及びp−Si膜35に捕獲させる
とともに、p−Si膜34aの結晶粒径を大きく成長さ
せる。Then, as shown in FIG. 21B, p-
A p-Si film (impurity trapping layer) 35 containing phosphorus at a concentration of about 1 × 10 20 cm is formed on the Si film 34 by the CVD method. Next, as shown in FIG. 21C, laser annealing is applied and heating is performed to move Ni in the p-Si film 34 into the SiGe film 33 and the p-Si film 35, and thereby the SiGe film 33. The crystal grain size of the p-Si film 34a is increased while being captured inside and in the p-Si film 35.
【0050】次いで、図21(d)に示すように、p−
Si膜35を除去すると、素子形成層34aの作成が完
了する。このときのp−Si膜34a中のNi濃度分布
を図22(b)に示す。即ち、p−Si膜34aのNi
濃度が減少し、1×1017cm-3以下になった。更に、
ラマン散乱測定の結果、結晶の品質も良好であることが
確認された。Then, as shown in FIG. 21D, p-
When the Si film 35 is removed, the formation of the element forming layer 34a is completed. The Ni concentration distribution in the p-Si film 34a at this time is shown in FIG. That is, Ni of the p-Si film 34a
The concentration was reduced to 1 × 10 17 cm −3 or less. Furthermore,
As a result of Raman scattering measurement, it was confirmed that the crystal quality was also good.
【0051】上記第7の形態によれば、素子形成層とな
るp−Si膜34の上下に不純物捕獲層33,35を形
成しているので、p−Si膜34a内のNiを低減させ
ることができる。これにより、p−Si膜34aにトラ
ンジスタ等を形成した場合、トランジスタのリーク電流
を低減させ、かつ性能を向上させることができる。ま
た、p−Si膜35にNiを捕獲した後、p−Si膜3
3を除去することで、後に加熱処理を加えた場合でも、
p−Si膜34a中に再び戻るNi量を低減させること
ができる。According to the seventh embodiment, since the impurity trapping layers 33 and 35 are formed above and below the p-Si film 34 serving as the element forming layer, the Ni content in the p-Si film 34a should be reduced. You can Thus, when a transistor or the like is formed on the p-Si film 34a, the leak current of the transistor can be reduced and the performance can be improved. In addition, after capturing Ni in the p-Si film 35, the p-Si film 3 is removed.
By removing 3, even if heat treatment is added later,
The amount of Ni returning to the p-Si film 34a again can be reduced.
【0052】更に、固相成長の後、さらにレーザアニー
ルを加えてさらに固相成長を行い、結晶粒径を大きくし
ているので、p−Si膜34a中のキャリアの移動度を
大きくし、p−Si膜34aに形成されたトランジスタ
の性能を向上させることができる。また、不純物捕獲層
33,35として非常に小さい結晶性のp−Si又は格
子定数の異なる半導体、例えばSiGeを用いてもよ
い。Further, after the solid phase growth, laser annealing is further applied to carry out further solid phase growth to increase the crystal grain size, so that the mobility of carriers in the p-Si film 34a is increased and p is increased. The performance of the transistor formed on the -Si film 34a can be improved. Further, as the impurity trapping layers 33 and 35, very small crystalline p-Si or a semiconductor having a different lattice constant, for example, SiGe may be used.
【0053】なお、上記実施の形態では、a−Si膜に
故意にNiを導入しているが、最初からa−Si膜に不
純物(軽元素や金属元素)が存在する場合にも有効であ
る。また、本発明の結晶成長方法における不純物の除去
方法を、固相成長したp−Si膜に適用しているが、C
VD法により成長したp−Si膜にも適用することが可
能である。In the above embodiment, Ni is intentionally introduced into the a-Si film, but it is also effective when impurities (light elements or metal elements) are present in the a-Si film from the beginning. . Moreover, the method of removing impurities in the crystal growth method of the present invention is applied to a solid-phase grown p-Si film.
It can also be applied to a p-Si film grown by the VD method.
【0054】[0054]
【発明の効果】以上のように、本発明によれば、アモル
ファスシリコン膜(a−Si膜)を加熱し、固相成長さ
せて形成したポリシリコン膜(p−Si膜)中に存在す
る結晶欠陥を選択的にエッチングしている。a−Si膜
中に不純物(軽元素や重金属元素)が存在している場
合、その不純物が固相成長の加熱時やレーザアニールの
冷却時に結晶粒界等に集積する。従って、選択エッチン
グにより結晶欠陥をエッチングすることで、p−Si膜
中から不純物が除去され、これにより、p−Si膜に形
成されたトランジスタ等のリーク電流を低減することが
できる。As described above, according to the present invention, crystals existing in a polysilicon film (p-Si film) formed by heating an amorphous silicon film (a-Si film) and solid-phase growing it. Defects are selectively etched. When impurities (light element or heavy metal element) are present in the a-Si film, the impurities are accumulated in the crystal grain boundaries or the like during heating during solid phase growth or during cooling during laser annealing. Therefore, by etching the crystal defects by the selective etching, the impurities are removed from the p-Si film, whereby the leak current of the transistor or the like formed in the p-Si film can be reduced.
【0055】また、結晶欠陥のエッチング後に再びp−
Si膜を加熱することにより、結晶粒径を更に大きくし
てエッチング跡の凹部を平坦化することができる。又
は、結晶欠陥のエッチング後にa−Si膜で被覆するこ
とにより、エッチング跡の凹部を埋めて表面を平坦化す
ることができる。これにより、素子形成層への素子の形
成が容易になる。After etching the crystal defects, p-
By heating the Si film, it is possible to further increase the crystal grain size and flatten the concave portion of the etching mark. Alternatively, by coating the a-Si film after etching the crystal defects, the recesses of the etching marks can be filled and the surface can be flattened. This facilitates the formation of the element on the element forming layer.
【0056】更に、p−Si膜を固相成長させる工程の
後に、レーザ光の照射によりp−Si膜を加熱すること
により、該p−Si膜の結晶粒径を大きくして、p−S
i膜の結晶性を向上させることができる。これにより、
p−Si膜に形成されたトランジスタ等のキャリアの移
動度を大きくして抵抗を低減し、かつオン電流を増加さ
せ、応答速度の向上を図ることができる。Further, after the step of solid-phase growing the p-Si film, the crystal grain size of the p-Si film is increased by heating the p-Si film by irradiating the laser beam, and p-S
The crystallinity of the i film can be improved. This allows
It is possible to increase the mobility of carriers such as a transistor formed in the p-Si film to reduce the resistance, increase the on-current, and improve the response speed.
【0057】また、a−Si膜の上又は下に形成した不
純物捕獲層に、a−Si膜中、又は該a−Si膜を固相
成長させて形成したp−Si膜中の不純物を加熱により
移動させて捕獲しているため、p−Si膜中から不純物
が除かれる。これにより、p−Si膜に形成されたトラ
ンジスタ等のリーク電流を低減することができる。特
に、不純物捕獲層に不純物を捕獲した後、不純物捕獲層
を除去することで、後に加熱処理を加えた場合でも、p
−Si膜中に再び不純物が戻るのを防止することができ
る。Further, the impurities in the a-Si film or in the p-Si film formed by solid-phase growing the a-Si film are heated in the impurity trapping layer formed above or below the a-Si film. The impurities are removed from the p-Si film because they are moved and captured by. As a result, the leak current of the transistor or the like formed on the p-Si film can be reduced. In particular, by removing the impurity trapping layer after trapping the impurities in the impurity trapping layer, p
It is possible to prevent impurities from returning to the -Si film again.
【図1】本発明の第1の実施の形態に係る結晶成長方法
の工程順序について示すフローチャートである。FIG. 1 is a flowchart showing a process sequence of a crystal growth method according to a first embodiment of the present invention.
【図2】本発明の第1の実施の形態に係る結晶成長方法
について示す断面図(その1)である。FIG. 2 is a sectional view (No. 1) showing the crystal growth method according to the first embodiment of the present invention.
【図3】本発明の第1の実施の形態に係る結晶成長方法
について示す断面図(その2)である。FIG. 3 is a sectional view (No. 2) showing the crystal growth method according to the first embodiment of the present invention.
【図4】本発明の第1の実施の形態に係る結晶成長方法
における素子形成層内のNi濃度分布を示す図である。FIG. 4 is a diagram showing a Ni concentration distribution in an element formation layer in the crystal growth method according to the first embodiment of the present invention.
【図5】本発明の第1の実施の形態に係る結晶成長方法
におけるp−Si膜の表面状態を示す結晶薄膜写真であ
る。FIG. 5 is a crystal thin film photograph showing a surface state of the p-Si film in the crystal growth method according to the first embodiment of the present invention.
【図6】本発明の第1の実施の形態に係る結晶成長方法
におけるp−Si膜の表面状態を示す結晶薄膜写真であ
る。FIG. 6 is a crystal thin film photograph showing a surface state of a p-Si film in the crystal growth method according to the first embodiment of the present invention.
【図7】本発明の第2の実施の形態に係る結晶成長方法
の工程順序について示すフローチャートである。FIG. 7 is a flowchart showing a process sequence of a crystal growth method according to a second embodiment of the present invention.
【図8】本発明の第2の実施の形態に係る結晶成長方法
について示す断面図(その1)である。FIG. 8 is a sectional view (No. 1) showing the crystal growth method according to the second embodiment of the present invention.
【図9】本発明の第2の実施の形態に係る結晶成長方法
について示す断面図(その2)である。FIG. 9 is a cross-sectional view (No. 2) showing the crystal growth method according to the second embodiment of the present invention.
【図10】本発明の第2の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。FIG. 10 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a second embodiment of the present invention.
【図11】本発明の第2の実施の形態に係る結晶成長方
法におけるp−Si膜の表面状態を示す結晶薄膜写真で
ある。FIG. 11 is a crystal thin film photograph showing a surface state of a p-Si film in the crystal growth method according to the second embodiment of the present invention.
【図12】本発明の第2の実施の形態に係る結晶成長方
法におけるp−Si膜の表面状態を示す結晶薄膜写真で
ある。FIG. 12 is a crystal thin film photograph showing a surface state of a p-Si film in the crystal growth method according to the second embodiment of the present invention.
【図13】本発明の第3の実施の形態に係る結晶成長方
法について示す断面図である。FIG. 13 is a cross-sectional view showing the crystal growth method according to the third embodiment of the present invention.
【図14】本発明の第3の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。FIG. 14 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a third embodiment of the present invention.
【図15】本発明の第4の実施の形態に係る結晶成長方
法について示す断面図である。FIG. 15 is a sectional view showing a crystal growth method according to a fourth embodiment of the present invention.
【図16】本発明の第4の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。FIG. 16 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a fourth embodiment of the present invention.
【図17】本発明の第5の実施の形態に係る結晶成長方
法について示す断面図である。FIG. 17 is a cross-sectional view showing the crystal growth method according to the fifth embodiment of the present invention.
【図18】本発明の第5の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。FIG. 18 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a fifth embodiment of the present invention.
【図19】本発明の第6の実施の形態に係る結晶成長方
法について示す断面図である。FIG. 19 is a sectional view showing a crystal growth method according to a sixth embodiment of the present invention.
【図20】本発明の第6の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。FIG. 20 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a sixth embodiment of the present invention.
【図21】本発明の第7の実施の形態に係る結晶成長方
法について示す断面図である。FIG. 21 is a sectional view showing a crystal growth method according to a seventh embodiment of the present invention.
【図22】本発明の第7の実施の形態に係る結晶成長方
法における素子形成層内のNi濃度分布を示す図であ
る。FIG. 22 is a diagram showing a Ni concentration distribution in an element formation layer in a crystal growth method according to a seventh embodiment of the present invention.
1,11,21 ガラス基板、 2,6,12,24 a−Si膜、 2a,12a,12b,24a,24b,28,30,
30a,34 p−Si膜、 3,13,25 Ni膜、 4,14a,14b 結晶粒、 5,15a,15b 結晶粒界、 7,12c,28a,30b,34a p−Si膜(素
子形成層)、 22 シリコン酸化膜、 23 p−Si膜(不純物捕獲層)、 26,33 SiGe膜(不純物捕獲層)、 29,32,35 リンを含有するp−Si膜(不純物
捕獲層)、 31 レジストマスク。1,11,21 glass substrate, 2,6,12,24 a-Si film, 2a, 12a, 12b, 24a, 24b, 28,30,
30a, 34 p-Si film, 3, 13, 25 Ni film, 4, 14a, 14b crystal grain, 5, 15a, 15b crystal grain boundary, 7, 12c, 28a, 30b, 34a p-Si film (element forming layer ), 22 silicon oxide film, 23 p-Si film (impurity trapping layer), 26,33 SiGe film (impurity trapping layer), 29,32,35 p-Si film containing phosphorus (impurity trapping layer), 31 resist mask.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 21/336
Claims (12)
成長させて形成したポリシリコン膜中に存在する結晶欠
陥を選択的にエッチングする工程を含むことを特徴とす
る結晶成長方法。1. A crystal growth method comprising a step of heating an amorphous silicon film to selectively etch crystal defects existing in a polysilicon film formed by solid phase growth.
する工程と、 前記アモルファスシリコン膜を加熱し、ポリシリコン膜
を固相成長させる工程と、 前記ポリシリコン膜中に存在する結晶欠陥を選択的にエ
ッチングする工程と、 前記ポリシリコン膜を加熱し、固相成長させる工程とを
含むことを特徴とする結晶成長方法。2. A step of forming an amorphous silicon film on a substrate, a step of heating the amorphous silicon film to cause solid phase growth of the polysilicon film, and selectively selecting crystal defects existing in the polysilicon film. A crystal growth method comprising: an etching step; and a step of heating the polysilicon film to perform solid phase growth.
を形成する工程と、 前記第1のアモルファスシリコン膜を加熱し、第1のポ
リシリコン膜を固相成長させる工程と、 前記第1のポリシリコン膜中に存在する結晶欠陥を選択
的にエッチングする工程と、 前記第1のポリシリコン膜上に第2のアモルファスシリ
コン膜を形成する工程と、 前記第2のアモルファスシリコン膜を加熱して、第2の
ポリシリコン膜を固相成長させる工程とを含むことを特
徴とする結晶成長方法。3. A step of forming a first amorphous silicon film on a substrate; a step of heating the first amorphous silicon film to solid-phase grow the first polysilicon film; A step of selectively etching crystal defects existing in the silicon film; a step of forming a second amorphous silicon film on the first polysilicon film; and a step of heating the second amorphous silicon film, And a step of solid-phase growing the second polysilicon film.
ルファスシリコン膜の加熱はレーザ光の照射によること
を特徴とする請求項2又は請求項3に記載の結晶成長方
法。4. The crystal growth method according to claim 2, wherein heating of the polysilicon film or the second amorphous silicon film is performed by irradiation of laser light.
程の後であって前記結晶欠陥を選択的にエッチングする
工程の前に、レーザ光の照射により前記ポリシリコン膜
を加熱し、該ポリシリコン膜の結晶粒径を大きくする工
程を含むことを特徴とする請求項2乃至請求項4のいず
れかに記載の結晶成長方法。5. The polysilicon film is heated by irradiation with laser light after the step of solid-phase growing the polysilicon film and before the step of selectively etching the crystal defects. The crystal growth method according to claim 2, further comprising a step of increasing a crystal grain size of the film.
成した不純物捕獲層に、前記アモルファスシリコン膜
中、又は該アモルファスシリコン膜を固相成長させて形
成したポリシリコン膜中の不純物を加熱により移動させ
て捕獲する工程を含むことを特徴とする結晶成長方法。6. The impurities in the amorphous silicon film or in a polysilicon film formed by solid phase growing the amorphous silicon film are moved by heating to an impurity trapping layer formed on or under the amorphous silicon film. A method for growing a crystal, which comprises a step of capturing the crystal.
記ポリシリコン膜中の不純物を前記不純物捕獲層に捕獲
した後、前記不純物捕獲層を除去することを特徴とする
請求項6に記載の結晶成長方法。7. The crystal growth method according to claim 6, wherein after the impurities in the amorphous silicon film or the polysilicon film are captured by the impurity trapping layer, the impurity trapping layer is removed. .
膜に対して異なる結晶欠陥の密度,分布又は大きさを有
する半導体層であることを特徴とする請求項6又は請求
項7に記載の結晶成長方法。8. The crystal according to claim 6, wherein the impurity trapping layer is a semiconductor layer having different density, distribution or size of crystal defects with respect to the polysilicon film. How to grow.
膜に対して異なる格子定数を有する半導体層であること
を特徴とする請求項6又は請求項7に記載の結晶成長方
法。9. The crystal growth method according to claim 6, wherein the impurity trapping layer is a semiconductor layer having a different lattice constant with respect to the polysilicon film.
のいずれかを含有する半導体層であることを特徴とする
請求項6又は請求項7に記載の結晶成長方法。10. The crystal growth method according to claim 6, wherein the impurity trapping layer is a semiconductor layer containing either phosphorus or boron.
ザ光の照射によることを特徴とする請求項6乃至請求項
10のいずれかに記載の結晶成長方法。11. The crystal growth method according to claim 6, wherein the heating for moving the impurities is performed by irradiation with a laser beam.
シリコン膜に、濃度1×1017cm-3以上のニッケル又
は銅をドープすることを特徴とする請求項1乃至請求項
11のいずれかに記載の結晶成長方法。12. The amorphous silicon film before the solid phase growth is doped with nickel or copper at a concentration of 1 × 10 17 cm −3 or more, according to any one of claims 1 to 11. Crystal growth method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27122395A JP3350319B2 (en) | 1995-10-19 | 1995-10-19 | Crystal growth method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27122395A JP3350319B2 (en) | 1995-10-19 | 1995-10-19 | Crystal growth method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002122414A Division JP2002373859A (en) | 2002-04-24 | 2002-04-24 | Crystal growth method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09115831A true JPH09115831A (en) | 1997-05-02 |
JP3350319B2 JP3350319B2 (en) | 2002-11-25 |
Family
ID=17497073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27122395A Expired - Fee Related JP3350319B2 (en) | 1995-10-19 | 1995-10-19 | Crystal growth method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3350319B2 (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100317638B1 (en) * | 1999-03-19 | 2001-12-22 | 구본준, 론 위라하디락사 | Polysilicon-thin film transister device and A method of fabricating the same |
KR100325629B1 (en) * | 1998-12-19 | 2002-08-21 | 엘지.필립스 엘시디 주식회사 | Polysilicon-thin film transistor element and manufacturing method thereof |
JP2002367903A (en) * | 2001-06-01 | 2002-12-20 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
KR20030058543A (en) * | 2001-12-31 | 2003-07-07 | 비오이 하이디스 테크놀로지 주식회사 | Method for fabricating polycrystalline silicon thin film transistor |
US6962837B2 (en) | 1997-07-14 | 2005-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film and method of manufacturing a semiconductor device |
US7122450B2 (en) | 2001-03-16 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Process for manufacturing a semiconductor device |
JP2006303218A (en) * | 2005-04-21 | 2006-11-02 | Sumco Corp | Manufacturing method of SOI substrate |
US7141822B2 (en) | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US7202119B2 (en) | 2001-03-26 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US7306982B2 (en) | 2001-02-16 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7316947B2 (en) | 2001-02-16 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
WO2011024510A1 (en) * | 2009-08-27 | 2011-03-03 | シャープ株式会社 | Thin-film transistor and method for manufacturing same |
-
1995
- 1995-10-19 JP JP27122395A patent/JP3350319B2/en not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100570541B1 (en) * | 1997-07-14 | 2006-10-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor film production method and semiconductor device manufacturing method |
US6962837B2 (en) | 1997-07-14 | 2005-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film and method of manufacturing a semiconductor device |
US7129120B2 (en) | 1997-07-14 | 2006-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor film and method of manufacturing a semiconductor device by transferring crystallization promoting material in the first semiconductor film to the second semiconductor film through a barrier film |
KR100325629B1 (en) * | 1998-12-19 | 2002-08-21 | 엘지.필립스 엘시디 주식회사 | Polysilicon-thin film transistor element and manufacturing method thereof |
KR100317638B1 (en) * | 1999-03-19 | 2001-12-22 | 구본준, 론 위라하디락사 | Polysilicon-thin film transister device and A method of fabricating the same |
US7141822B2 (en) | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US7316947B2 (en) | 2001-02-16 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7306982B2 (en) | 2001-02-16 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7538011B2 (en) | 2001-02-16 | 2009-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7122450B2 (en) | 2001-03-16 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Process for manufacturing a semiconductor device |
US7485553B2 (en) | 2001-03-16 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Process for manufacturing a semiconductor device |
US7202119B2 (en) | 2001-03-26 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
JP2002367903A (en) * | 2001-06-01 | 2002-12-20 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
KR20030058543A (en) * | 2001-12-31 | 2003-07-07 | 비오이 하이디스 테크놀로지 주식회사 | Method for fabricating polycrystalline silicon thin film transistor |
JP2006303218A (en) * | 2005-04-21 | 2006-11-02 | Sumco Corp | Manufacturing method of SOI substrate |
WO2011024510A1 (en) * | 2009-08-27 | 2011-03-03 | シャープ株式会社 | Thin-film transistor and method for manufacturing same |
US8471255B2 (en) | 2009-08-27 | 2013-06-25 | Sharp Kabushiki Kaisha | Bottom-gate thin-film transistor having a multilayered channel and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP3350319B2 (en) | 2002-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100227439B1 (en) | Polycrystalline thin film and thin film semiconductor device manufacturing method | |
US5488000A (en) | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer | |
JP3306258B2 (en) | Method for manufacturing semiconductor device | |
US5789284A (en) | Method for fabricating semiconductor thin film | |
US5962871A (en) | Method for producing semiconductor device | |
JP2002176180A (en) | Thin film semiconductor device and method of manufacturing the same | |
JP3350319B2 (en) | Crystal growth method | |
JPH07235490A (en) | Formation of polycrystalline silicon thin film and mos transistor channel | |
JP3432187B2 (en) | Method for manufacturing semiconductor device | |
US7109075B2 (en) | Method for fabrication of polycrystallin silicon thin film transistors | |
JPH05299348A (en) | Forming method for polysrystalline silicon thin film | |
JP3357707B2 (en) | Method for manufacturing polycrystalline semiconductor film and method for manufacturing thin film transistor | |
US6713330B1 (en) | Method of fabricating a thin film transistor | |
US20060113596A1 (en) | Single crystal substrate and method of fabricating the same | |
JPH0563439B2 (en) | ||
JPH08139295A (en) | Soi substrate | |
JPWO2005119788A1 (en) | Field effect transistor and manufacturing method thereof | |
JP2004063478A (en) | Thin film transistor and method of manufacturing the same | |
KR101329352B1 (en) | Method for manufacturing of semiconductor device | |
US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
JP2002373859A (en) | Crystal growth method | |
JP3545104B2 (en) | Manufacturing method of thin film semiconductor | |
JPH04340724A (en) | Manufacture of thin film transistor | |
JP3269730B2 (en) | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device | |
JPH0888172A (en) | Manufacture of polycrystalline silicon film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020903 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |