JPH0882703A - 高アスペクト比、微細パターンの素子の製造方法 - Google Patents
高アスペクト比、微細パターンの素子の製造方法Info
- Publication number
- JPH0882703A JPH0882703A JP6216133A JP21613394A JPH0882703A JP H0882703 A JPH0882703 A JP H0882703A JP 6216133 A JP6216133 A JP 6216133A JP 21613394 A JP21613394 A JP 21613394A JP H0882703 A JPH0882703 A JP H0882703A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- pattern
- forming
- electroless plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Diffracting Gratings Or Hologram Optical Elements (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 高アスペクト比で微細なパターンを備えた素
子を製造できる方法を提供すること。 【構成】 少なくとも、基板１上に、少なくとも基板１
側から順に、導電層３、下層レジスト４、中間層５、上
層レジストを形成する積層工程と、前記上層レジストに
所望のレジストパターンを形成する工程と、該上層レジ
ストのパターンを中間層５に転写する工程と、該中間層
のパターン５０を前記下層レジスト４に転写する工程
と、該下層レジストのパターン４０から露出した前記導
電層３の表面に電解メッキ層２を形成する工程と、前記
電解メッキ層２の形成工程後に、前記下層レジスト４０
と、前記導電層３のうち該下層レジスト４０に隣接する
部分を除去する工程と、を有することを特徴とする高ア
スペクト比で微細なパターンを備えた素子の製造方法。
子を製造できる方法を提供すること。 【構成】 少なくとも、基板１上に、少なくとも基板１
側から順に、導電層３、下層レジスト４、中間層５、上
層レジストを形成する積層工程と、前記上層レジストに
所望のレジストパターンを形成する工程と、該上層レジ
ストのパターンを中間層５に転写する工程と、該中間層
のパターン５０を前記下層レジスト４に転写する工程
と、該下層レジストのパターン４０から露出した前記導
電層３の表面に電解メッキ層２を形成する工程と、前記
電解メッキ層２の形成工程後に、前記下層レジスト４０
と、前記導電層３のうち該下層レジスト４０に隣接する
部分を除去する工程と、を有することを特徴とする高ア
スペクト比で微細なパターンを備えた素子の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、ゾーンプレートや回折
格子等の高アスペクト比で微細なパターンを備えた素子
の製造方法に関するものである。
格子等の高アスペクト比で微細なパターンを備えた素子
の製造方法に関するものである。
【０００２】
【従来の技術】微細パターンの形成技術は、ＩＣ、回折
格子、ゾーンプレートの製造など多くの場合に使用され
ている。この微細パターンは、光露光や電子線描画など
によりレジストパターンを作製した後、そのレジストパ
ターンをマスクとして、反応性イオンエッチング・イオ
ンミリング法などにより下部物質をエッチングすること
で、形成されるのが一般的であった。
格子、ゾーンプレートの製造など多くの場合に使用され
ている。この微細パターンは、光露光や電子線描画など
によりレジストパターンを作製した後、そのレジストパ
ターンをマスクとして、反応性イオンエッチング・イオ
ンミリング法などにより下部物質をエッチングすること
で、形成されるのが一般的であった。
【０００３】
【発明が解決しようとする課題】しかし、前記反応性イ
オンエッチング・イオンミリング法によるエッチングに
より微細パターンを形成する場合、エッチング後の形成
パターンの側壁角度を垂直にすることが困難であるた
め、0.1 μｍ Ｌ＆Ｓ 以下の微細パターンであって、
しかもアスペクト比が大きい微細パターンを形成するこ
とは非常に困難であり、そのため、かかる高アスペクト
比で微細なパターンを備えた素子が殆ど得られないとい
う問題があった。
オンエッチング・イオンミリング法によるエッチングに
より微細パターンを形成する場合、エッチング後の形成
パターンの側壁角度を垂直にすることが困難であるた
め、0.1 μｍ Ｌ＆Ｓ 以下の微細パターンであって、
しかもアスペクト比が大きい微細パターンを形成するこ
とは非常に困難であり、そのため、かかる高アスペクト
比で微細なパターンを備えた素子が殆ど得られないとい
う問題があった。
【０００４】本発明の目的は、高アスペクト比で微細な
パターンを備えた素子を製造できる方法を提供すること
にある。
パターンを備えた素子を製造できる方法を提供すること
にある。
【０００５】
【課題を解決するための手段】そのため、本発明は、第
一に「少なくとも、基板上に、少なくとも基板側から順
に、導電層、下層レジスト、上層レジストを形成する積
層工程と、前記上層レジストに所望のレジストパターン
を形成する工程と、該上層レジストのパターンを前記下
層レジストに転写する工程と、該下層レジストのパター
ンから露出した前記導電層の表面に電解メッキ層を形成
する工程と、前記電解メッキ層の形成工程後に、前記下
層レジストと、前記導電層のうち該下層レジストに隣接
する部分を除去する工程と、を有することを特徴とする
高アスペクト比で微細なパターンを備えた素子の製造方
法（請求項１）」を提供する。
一に「少なくとも、基板上に、少なくとも基板側から順
に、導電層、下層レジスト、上層レジストを形成する積
層工程と、前記上層レジストに所望のレジストパターン
を形成する工程と、該上層レジストのパターンを前記下
層レジストに転写する工程と、該下層レジストのパター
ンから露出した前記導電層の表面に電解メッキ層を形成
する工程と、前記電解メッキ層の形成工程後に、前記下
層レジストと、前記導電層のうち該下層レジストに隣接
する部分を除去する工程と、を有することを特徴とする
高アスペクト比で微細なパターンを備えた素子の製造方
法（請求項１）」を提供する。
【０００６】また、本発明は、第二に「少なくとも、基
板上に、少なくとも基板側から順に、導電層、下層レジ
スト、中間層、上層レジストを形成する積層工程と、前
記上層レジストに所望のレジストパターンを形成する工
程と、該上層レジストのパターンを中間層に転写する工
程と、該中間層のパターンを前記下層レジストに転写す
る工程と、該下層レジストのパターンから露出した前記
導電層の表面に電解メッキ層を形成する工程と、前記電
解メッキ層の形成工程後に、前記下層レジストと、前記
導電層のうち該下層レジストに隣接する部分を除去する
工程と、を有することを特徴とする高アスペクト比で微
細なパターンを備えた素子の製造方法（請求項２）」を
提供する。
板上に、少なくとも基板側から順に、導電層、下層レジ
スト、中間層、上層レジストを形成する積層工程と、前
記上層レジストに所望のレジストパターンを形成する工
程と、該上層レジストのパターンを中間層に転写する工
程と、該中間層のパターンを前記下層レジストに転写す
る工程と、該下層レジストのパターンから露出した前記
導電層の表面に電解メッキ層を形成する工程と、前記電
解メッキ層の形成工程後に、前記下層レジストと、前記
導電層のうち該下層レジストに隣接する部分を除去する
工程と、を有することを特徴とする高アスペクト比で微
細なパターンを備えた素子の製造方法（請求項２）」を
提供する。
【０００７】また、本発明は、第三に「少なくとも、基
板上に、少なくとも基板側から順に、無電解メッキ反応
開始触媒層、下層レジスト、上層レジストを形成する積
層工程と、前記上層レジストに所望のレジストパターン
を形成する工程と、該上層レジストのパターンを前記下
層レジストに転写する工程と、該下層レジストのパター
ンから露出した前記無電解メッキ反応開始触媒層の表面
に無電解メッキ層を形成する工程と、前記無電解メッキ
層の形成工程後に、前記下層レジストと、前記無電解メ
ッキ反応開始触媒層のうち該下層レジストに隣接する部
分を除去する工程と、を有することを特徴とする高アス
ペクト比で微細なパターンを備えた素子の製造方法（請
求項３）」を提供する。
板上に、少なくとも基板側から順に、無電解メッキ反応
開始触媒層、下層レジスト、上層レジストを形成する積
層工程と、前記上層レジストに所望のレジストパターン
を形成する工程と、該上層レジストのパターンを前記下
層レジストに転写する工程と、該下層レジストのパター
ンから露出した前記無電解メッキ反応開始触媒層の表面
に無電解メッキ層を形成する工程と、前記無電解メッキ
層の形成工程後に、前記下層レジストと、前記無電解メ
ッキ反応開始触媒層のうち該下層レジストに隣接する部
分を除去する工程と、を有することを特徴とする高アス
ペクト比で微細なパターンを備えた素子の製造方法（請
求項３）」を提供する。
【０００８】また、本発明は、第四に「少なくとも、基
板上に、少なくとも基板側から順に、無電解メッキ反応
開始触媒層、下層レジスト、中間層、上層レジストを形
成する積層工程と、前記上層レジストに所望のレジスト
パターンを形成する工程と、該上層レジストのパターン
を中間層に転写する工程と、該中間層のパターンを前記
下層レジストに転写する工程と、該下層レジストのパタ
ーンから露出した前記無電解メッキ反応開始触媒層の表
面に無電解メッキ層を形成する工程と、前記無電解メッ
キ層の形成工程後に、前記下層レジストと、無電解メッ
キ反応開始触媒層のうち該下層レジストに隣接する部分
を除去する工程と、を有することを特徴とする高アスペ
クト比で微細なパターンを備えた素子の製造方法（請求
項４）」を提供する。
板上に、少なくとも基板側から順に、無電解メッキ反応
開始触媒層、下層レジスト、中間層、上層レジストを形
成する積層工程と、前記上層レジストに所望のレジスト
パターンを形成する工程と、該上層レジストのパターン
を中間層に転写する工程と、該中間層のパターンを前記
下層レジストに転写する工程と、該下層レジストのパタ
ーンから露出した前記無電解メッキ反応開始触媒層の表
面に無電解メッキ層を形成する工程と、前記無電解メッ
キ層の形成工程後に、前記下層レジストと、無電解メッ
キ反応開始触媒層のうち該下層レジストに隣接する部分
を除去する工程と、を有することを特徴とする高アスペ
クト比で微細なパターンを備えた素子の製造方法（請求
項４）」を提供する。
【０００９】また、本発明は、第五に「前記下層レジス
トをジアゾナフトキノン−ノボラック樹脂系レジストに
より形成し、かつ、前記中間層をＳｉＯ2 により形成す
ることを特徴とする請求項２又は４記載の製造方法（請
求項５）」を提供する。また、本発明は第六に「前記下
層レジストをジアゾナフトキノン−ノボラック樹脂系レ
ジストにより、また前記中間層をＳｉＯ2 により、それ
ぞれ形成し、かつ、前記下層レジストのパターンをＯ2
ガスを用いたエッチングにより、また前記中間層のパタ
ーンをＣＨＦ3 ガスを用いたエッチングにより、それぞ
れ形成することを特徴とする請求項２又は４記載の製造
方法（請求項６）」を提供する。
トをジアゾナフトキノン−ノボラック樹脂系レジストに
より形成し、かつ、前記中間層をＳｉＯ2 により形成す
ることを特徴とする請求項２又は４記載の製造方法（請
求項５）」を提供する。また、本発明は第六に「前記下
層レジストをジアゾナフトキノン−ノボラック樹脂系レ
ジストにより、また前記中間層をＳｉＯ2 により、それ
ぞれ形成し、かつ、前記下層レジストのパターンをＯ2
ガスを用いたエッチングにより、また前記中間層のパタ
ーンをＣＨＦ3 ガスを用いたエッチングにより、それぞ
れ形成することを特徴とする請求項２又は４記載の製造
方法（請求項６）」を提供する。
【００１０】また、本発明は、第七に「前記導電層又は
前記無電解メッキ反応開始触媒層は、Ｘ線吸収体層の最
上層として、或いは該最上層に導電化処理又は触媒化処
理を施した層として形成したことを特徴とする請求項１
〜６記載の製造方法（請求項７）」を提供する。また、
本発明は、第八に「前記導電層又は前記無電解メッキ反
応開始触媒層は、位相シフト体層の最上層として、或い
は該位相シフト体層の最上層に導電化処理又は触媒化処
理を施した層として形成したことを特徴とする請求項１
〜６記載の製造方法（請求項８）」を提供する。
前記無電解メッキ反応開始触媒層は、Ｘ線吸収体層の最
上層として、或いは該最上層に導電化処理又は触媒化処
理を施した層として形成したことを特徴とする請求項１
〜６記載の製造方法（請求項７）」を提供する。また、
本発明は、第八に「前記導電層又は前記無電解メッキ反
応開始触媒層は、位相シフト体層の最上層として、或い
は該位相シフト体層の最上層に導電化処理又は触媒化処
理を施した層として形成したことを特徴とする請求項１
〜６記載の製造方法（請求項８）」を提供する。
【００１１】また、本発明は、第九に「前記導電層又は
前記無電解メッキ反応開始触媒層は、多層膜Ｘ線反射層
の最上層として、或いは該多層膜Ｘ線反射層の最上層に
導電化処理又は触媒化処理を施した層として形成したこ
とを特徴とする請求項１〜６記載の製造方法（請求項
９）」を提供する。
前記無電解メッキ反応開始触媒層は、多層膜Ｘ線反射層
の最上層として、或いは該多層膜Ｘ線反射層の最上層に
導電化処理又は触媒化処理を施した層として形成したこ
とを特徴とする請求項１〜６記載の製造方法（請求項
９）」を提供する。
【００１２】
【作用】本発明では、多層レジスト法を用いることによ
り、微細でしかもアスペクト比が大きい下層レジストパ
ターン４０を形成している。ここで、多層レジスト法に
ついて、３層レジスト法を例にあげて説明する。３層レ
ジスト法とは、薄い上層レジスト６にパターン６０を形
成し、このパターン６０を中間層のパターン５０を介し
て厚い下層レジスト４へ転写し、下層レジストパターン
４０を形成するというものである。
り、微細でしかもアスペクト比が大きい下層レジストパ
ターン４０を形成している。ここで、多層レジスト法に
ついて、３層レジスト法を例にあげて説明する。３層レ
ジスト法とは、薄い上層レジスト６にパターン６０を形
成し、このパターン６０を中間層のパターン５０を介し
て厚い下層レジスト４へ転写し、下層レジストパターン
４０を形成するというものである。
【００１３】上層の薄膜レジスト６は、単層レジストプ
ロセスにおける厚いレジストに比べて高い解像力を与え
る。そして、上層レジストパターン６０をマスクとして
下層へ異方性エッチングを行えば、パターンアスペクト
比の増幅が可能である。なお、多層レジスト法は、３層
レジスト法に限られるものではなく、例えば、前記中間
層５、中間層パターン５０を省略した２層レジスト法で
もよい。
ロセスにおける厚いレジストに比べて高い解像力を与え
る。そして、上層レジストパターン６０をマスクとして
下層へ異方性エッチングを行えば、パターンアスペクト
比の増幅が可能である。なお、多層レジスト法は、３層
レジスト法に限られるものではなく、例えば、前記中間
層５、中間層パターン５０を省略した２層レジスト法で
もよい。
【００１４】上層レジスト６としては、３層レジスト法
では、例えば、ＰＭＭＡ系ポジ型レジスト（一例：商品
名ＯＥＢＲ−１０００、東京応化製）が、２層レジスト
法では、例えば、Ｓｉ含有レジストやＳｅ−Ｇｅ系無機
レジストなどが、それぞれ好ましい。また、中間層（３
層レジスト法で使用）５としては、例えば、ＳｉＯ2 が
好ましく、下層レジスト４としては、例えば、ジアゾナ
フトキノン−ノボラック樹脂系レジスト（一例：商品名
ＡＺ−１３５０、ヘキスト社製）が好ましい。
では、例えば、ＰＭＭＡ系ポジ型レジスト（一例：商品
名ＯＥＢＲ−１０００、東京応化製）が、２層レジスト
法では、例えば、Ｓｉ含有レジストやＳｅ−Ｇｅ系無機
レジストなどが、それぞれ好ましい。また、中間層（３
層レジスト法で使用）５としては、例えば、ＳｉＯ2 が
好ましく、下層レジスト４としては、例えば、ジアゾナ
フトキノン−ノボラック樹脂系レジスト（一例：商品名
ＡＺ−１３５０、ヘキスト社製）が好ましい。
【００１５】３層レジスト法においては、下層レジスト
４をジアゾナフトキノン−ノボラック樹脂系レジストに
より、また中間層５をＳｉＯ2 により、それぞれ形成
し、かつ、下層レジストのパターン４０をＯ2 ガスを用
いたエッチングにより、また中間層のパターン５０をＣ
ＨＦ3 ガスを用いたエッチングにより、それぞれ形成す
ることが、パターンアスペクト比を増大する点で特に好
ましい。
４をジアゾナフトキノン−ノボラック樹脂系レジストに
より、また中間層５をＳｉＯ2 により、それぞれ形成
し、かつ、下層レジストのパターン４０をＯ2 ガスを用
いたエッチングにより、また中間層のパターン５０をＣ
ＨＦ3 ガスを用いたエッチングにより、それぞれ形成す
ることが、パターンアスペクト比を増大する点で特に好
ましい。
【００１６】また、本発明では、多層レジスト法により
形成した微細でしかもアスペクト比が大きい下層レジス
トパターン４０を電解メッキ法又は無電解メッキ法を用
いることによりパターン転写している。即ち、下層レジ
スト４の下に（基板と下層レジストの間に）予め電解メ
ッキ用電極層としての導電層（又は導電化処理を施した
最上層）、或いは無電解メッキ反応開始触媒層（又は触
媒化処理を施した最上層）３を薄く成膜しておき、下層
レジストのパターン４０形成後、導電層等３を陰極とし
てレジストパターン４０の間隙部に（下層レジストのパ
ターンから露出した導電層等３の表面に）電解メッキ層
２を形成するか、或いは無電解メッキ反応開始触媒層等
３を触媒としてレジストパターン４０の間隙部に（下層
レジストのパターンから露出した前記触媒層等３の表面
に）無電解メッキ層２を形成し、最後に導電層等又は触
媒層等３のうち該下層レジスト４０に隣接する部分を除
去することにより、メッキパターンを形成している（パ
ターン転写している）。
形成した微細でしかもアスペクト比が大きい下層レジス
トパターン４０を電解メッキ法又は無電解メッキ法を用
いることによりパターン転写している。即ち、下層レジ
スト４の下に（基板と下層レジストの間に）予め電解メ
ッキ用電極層としての導電層（又は導電化処理を施した
最上層）、或いは無電解メッキ反応開始触媒層（又は触
媒化処理を施した最上層）３を薄く成膜しておき、下層
レジストのパターン４０形成後、導電層等３を陰極とし
てレジストパターン４０の間隙部に（下層レジストのパ
ターンから露出した導電層等３の表面に）電解メッキ層
２を形成するか、或いは無電解メッキ反応開始触媒層等
３を触媒としてレジストパターン４０の間隙部に（下層
レジストのパターンから露出した前記触媒層等３の表面
に）無電解メッキ層２を形成し、最後に導電層等又は触
媒層等３のうち該下層レジスト４０に隣接する部分を除
去することにより、メッキパターンを形成している（パ
ターン転写している）。
【００１７】電解メッキ法は、導電層（又は導電化処理
を施した最上層）３を陰極とし、メッキ物質を金属塩水
溶液中の金属イオンとして反応系に加え、電圧をかけ
（電流を流し）て電気分解反応により金属イオンを還元
し、前記陰極上に金属を析出させる方法である。陽極と
しては、メッキする金属イオン補給源として同種の物質
を用いるほか、カーボンや白金などの不溶性物質を用い
ることもできる。
を施した最上層）３を陰極とし、メッキ物質を金属塩水
溶液中の金属イオンとして反応系に加え、電圧をかけ
（電流を流し）て電気分解反応により金属イオンを還元
し、前記陰極上に金属を析出させる方法である。陽極と
しては、メッキする金属イオン補給源として同種の物質
を用いるほか、カーボンや白金などの不溶性物質を用い
ることもできる。
【００１８】本発明にかかる電解メッキ法により形成す
る電解メッキ層２の材料としては、例えば、Ｎｉ，Ａ
ｇ，Ａｕ，Ｃｄ，Ｃｏ，Ｃｒ，Ｃｕ，Ｆｅ，Ｍｎ，Ｐ
ｂ，Ｐｔ，Ｒｈ，Ｓｎ，Ｚｎ及びこれらの合金やＣｄＴ
ｅ，ＣｏＷ等が挙げられるが、これらに限定されるもの
でない。また、本発明にかかる導電層３又は導電化処理
の材料としては、例えば、Ａｇ，Ａｕ，Ｃｏ，Ｃｕ，Ｆ
ｅ，Ｉｒ，Ｍｏ，Ｎｉ，ＮｉＣｒ，Ｐｄ，Ｐｔ，Ｓｎ，
Ｗ，Ｚｎ等が挙げられるが、これらに限定されるもので
はない。
る電解メッキ層２の材料としては、例えば、Ｎｉ，Ａ
ｇ，Ａｕ，Ｃｄ，Ｃｏ，Ｃｒ，Ｃｕ，Ｆｅ，Ｍｎ，Ｐ
ｂ，Ｐｔ，Ｒｈ，Ｓｎ，Ｚｎ及びこれらの合金やＣｄＴ
ｅ，ＣｏＷ等が挙げられるが、これらに限定されるもの
でない。また、本発明にかかる導電層３又は導電化処理
の材料としては、例えば、Ａｇ，Ａｕ，Ｃｏ，Ｃｕ，Ｆ
ｅ，Ｉｒ，Ｍｏ，Ｎｉ，ＮｉＣｒ，Ｐｄ，Ｐｔ，Ｓｎ，
Ｗ，Ｚｎ等が挙げられるが、これらに限定されるもので
はない。
【００１９】次に、無電解メッキ法は、無電解メッキ反
応開始触媒層（又は触媒化処理を施した最上層）３を反
応開始触媒とし、メッキ物質を金属塩水溶液中の金属イ
オンとして反応系に加え、無電解還元反応により金属イ
オンを還元し、前記触媒層等３上に金属を析出させる方
法である。本発明にかかる無電解メッキ法により形成す
る無電解メッキ層２の材料としては、例えば、Ｎｉ，Ａ
ｇ，Ａｕ，Ｃｏ，Ｃｕ，Ｆｅ，Ｐｄ，Ｐｔ，Ｒｈ，Ｒ
ｕ，Ｉｒ，Ｏｓ等が挙げられるが、これらに限定される
ものでない。
応開始触媒層（又は触媒化処理を施した最上層）３を反
応開始触媒とし、メッキ物質を金属塩水溶液中の金属イ
オンとして反応系に加え、無電解還元反応により金属イ
オンを還元し、前記触媒層等３上に金属を析出させる方
法である。本発明にかかる無電解メッキ法により形成す
る無電解メッキ層２の材料としては、例えば、Ｎｉ，Ａ
ｇ，Ａｕ，Ｃｏ，Ｃｕ，Ｆｅ，Ｐｄ，Ｐｔ，Ｒｈ，Ｒ
ｕ，Ｉｒ，Ｏｓ等が挙げられるが、これらに限定される
ものでない。
【００２０】また、本発明にかかる無電解メッキ反応開
始触媒層３又は触媒化処理の材料としては、例えば、Ｐ
ｄ，Ｃｏ，Ｆｅ，Ｉｒ，Ｎｉ，Ｏｓ，Ｐｔ，Ｒｈ，Ｒｕ
等が挙げられるが、これらに限定されるものではない。
本発明によれば、基板１上又は基板１上の層上に形成し
た下層レジストのパターン４０を鋳型として、所望の微
細パターンをメッキ法により形成するので、エッチン
グ法により微細パターンを形成する場合と比較して、基
板又は基板上の層に損傷を与えずに微細パターンを形成
できる簡単で少ない製造工程で精度のよい微細パター
ンを形成できる微細パターンの修復工程が簡単で作業
性がよいので、素子の製造効率がよい（不必要なメッキ
パターン部分はレーザー光等で削除する、また、追加の
メッキパターン部分は、該部分にレジストを追加した
後、メッキ層を形成する）。
始触媒層３又は触媒化処理の材料としては、例えば、Ｐ
ｄ，Ｃｏ，Ｆｅ，Ｉｒ，Ｎｉ，Ｏｓ，Ｐｔ，Ｒｈ，Ｒｕ
等が挙げられるが、これらに限定されるものではない。
本発明によれば、基板１上又は基板１上の層上に形成し
た下層レジストのパターン４０を鋳型として、所望の微
細パターンをメッキ法により形成するので、エッチン
グ法により微細パターンを形成する場合と比較して、基
板又は基板上の層に損傷を与えずに微細パターンを形成
できる簡単で少ない製造工程で精度のよい微細パター
ンを形成できる微細パターンの修復工程が簡単で作業
性がよいので、素子の製造効率がよい（不必要なメッキ
パターン部分はレーザー光等で削除する、また、追加の
メッキパターン部分は、該部分にレジストを追加した
後、メッキ層を形成する）。
【００２１】なお、無電解メッキ法では、電解メッキ法
よりも簡単な装置（電源を使用しない）で、微細パター
ンを形成できるので、さらにコストがかからず作業性が
よいという利点がある。以下、実施例により本発明を詳
細に説明するが、本発明はこの実施例に限定されるもの
ではない。
よりも簡単な装置（電源を使用しない）で、微細パター
ンを形成できるので、さらにコストがかからず作業性が
よいという利点がある。以下、実施例により本発明を詳
細に説明するが、本発明はこの実施例に限定されるもの
ではない。
【００２２】
【実施例】基板１上に電解メッキ陰極用のニッケル層
（厚さ約１２０Å）３をスパッタリング装置を用いて成
膜した（図２（ａ））。ＨＭＤＳ処理（ヘキサメチルジ
シラザン処理、下地とレジストとの密着性を向上させる
ための処理）後、下層レジストの材料としてＡＺ−１３
５０をスピンコータを用いて成膜した。
（厚さ約１２０Å）３をスパッタリング装置を用いて成
膜した（図２（ａ））。ＨＭＤＳ処理（ヘキサメチルジ
シラザン処理、下地とレジストとの密着性を向上させる
ための処理）後、下層レジストの材料としてＡＺ−１３
５０をスピンコータを用いて成膜した。
【００２３】その後、ホットプレートにより１００°
Ｃ、９０秒のベーキングを、更にクリーンオーブンによ
り２００°Ｃ、３０分のベーキングをそれぞれ行って、
0.3 μｍ厚の下層レジスト４を形成した（図２
（ｂ）））。次に、スパッタ装置を用いて下層レジスト
４上に中間層としてＳｉＯ2 層５を５００Å成膜した
（図２（ｃ））。ＨＭＤＳ処理後、上層レジストの材料
としてＯＥＢＲ−１０００をスピンコータを用いて成膜
した。その後、クリーンオーブンで１７０°Ｃ、２時間
のベーキングを行って、0.2 μｍ厚の上層レジスト６を
形成した。
Ｃ、９０秒のベーキングを、更にクリーンオーブンによ
り２００°Ｃ、３０分のベーキングをそれぞれ行って、
0.3 μｍ厚の下層レジスト４を形成した（図２
（ｂ）））。次に、スパッタ装置を用いて下層レジスト
４上に中間層としてＳｉＯ2 層５を５００Å成膜した
（図２（ｃ））。ＨＭＤＳ処理後、上層レジストの材料
としてＯＥＢＲ−１０００をスピンコータを用いて成膜
した。その後、クリーンオーブンで１７０°Ｃ、２時間
のベーキングを行って、0.2 μｍ厚の上層レジスト６を
形成した。
【００２４】電子線描画装置により上層レジスト６上に
所望パターン６０を形成した後（図２（ｅ））、そのパ
ターン６０をマスクとし、ＣＨＦ3 ガスを用いてＳｉＯ
2 層５をエッチング（ガス圧約２Ｐａ、ＲＦ出力１００
Ｗ）してＳｉＯ2 層のパターン５０を形成した（図３
（ｆ））。次に、ＳｉＯ2 層のパターン５０をマスクと
し、Ｏ2 ガスを用いて下層レジスト４をエッチング（ガ
ス圧約0.3 Ｐａ、ＲＦ１５０Ｗ）して下層レジストのパ
ターン４０を形成した（図３（ｇ））。なお、下層レジ
スト４のエッチング時には、エッチング残渣を防止する
ために、エッチング装置の電極にカーボンを使用した。
所望パターン６０を形成した後（図２（ｅ））、そのパ
ターン６０をマスクとし、ＣＨＦ3 ガスを用いてＳｉＯ
2 層５をエッチング（ガス圧約２Ｐａ、ＲＦ出力１００
Ｗ）してＳｉＯ2 層のパターン５０を形成した（図３
（ｆ））。次に、ＳｉＯ2 層のパターン５０をマスクと
し、Ｏ2 ガスを用いて下層レジスト４をエッチング（ガ
ス圧約0.3 Ｐａ、ＲＦ１５０Ｗ）して下層レジストのパ
ターン４０を形成した（図３（ｇ））。なお、下層レジ
スト４のエッチング時には、エッチング残渣を防止する
ために、エッチング装置の電極にカーボンを使用した。
【００２５】下層レジストのパターン４０を形成した基
板１をニッケル電解メッキ装置に取り付け、電流密度２
ｍＡ／ｃｍ2 で電解メッキ層２としてニッケルメッキ層
を形成した（図３（ｈ））後、下層レジスト４０と、前
記電解メッキ陰極用のニッケル層３のうち該下層レジス
ト４０に隣接する部分を除去した（図３（ｉ））。な
お、本実施例のエッチング条件は一例であり、これに限
定されるものではない。
板１をニッケル電解メッキ装置に取り付け、電流密度２
ｍＡ／ｃｍ2 で電解メッキ層２としてニッケルメッキ層
を形成した（図３（ｈ））後、下層レジスト４０と、前
記電解メッキ陰極用のニッケル層３のうち該下層レジス
ト４０に隣接する部分を除去した（図３（ｉ））。な
お、本実施例のエッチング条件は一例であり、これに限
定されるものではない。
【００２６】
【発明の効果】以上のように、本発明によれば、高アス
ペクト比で微細なパターンを備えた素子を製造できる。
ペクト比で微細なパターンを備えた素子を製造できる。
【図１】は、実施例において製造した、高アスペクト比
で微細なパターンを備えた素子の概略断面図である。
で微細なパターンを備えた素子の概略断面図である。
【図２】は、実施例の製造工程の前半工程（ａ）〜
（ｅ）を示す工程図である。
（ｅ）を示す工程図である。
【図３】は、実施例の製造工程の後半工程（ｆ）〜
（ｉ）を示す工程図である。
（ｉ）を示す工程図である。
１・・・基板 ２・・・メッキ層（電解メッキ層又は無電解メッキ層） ３・・・導電層（一例、ニッケル層）又は無電解メッキ
反応開始触媒層 ４・・・下層レジスト ４０・・下層レジストのパターン（パターニングした下
層レジスト） ５・・・中間層 ５０・・中間層のパターン（パターニングした中間層） ６・・・上層レジスト ６０・・上層レジストのパターン（パターニングした上
層レジスト） 以 上
反応開始触媒層 ４・・・下層レジスト ４０・・下層レジストのパターン（パターニングした下
層レジスト） ５・・・中間層 ５０・・中間層のパターン（パターニングした中間層） ６・・・上層レジスト ６０・・上層レジストのパターン（パターニングした上
層レジスト） 以 上
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027
Claims (9)
- 【請求項１】 少なくとも、 基板上に、少なくとも基板側から順に、導電層、下層レ
ジスト、上層レジストを形成する積層工程と、 前記上層レジストに所望のレジストパターンを形成する
工程と、 該上層レジストのパターンを前記下層レジストに転写す
る工程と、 該下層レジストのパターンから露出した前記導電層の表
面に電解メッキ層を形成する工程と、 前記電解メッキ層の形成工程後に、前記下層レジスト
と、前記導電層のうち該下層レジストに隣接する部分を
除去する工程と、を有することを特徴とする高アスペク
ト比で微細なパターンを備えた素子の製造方法。 - 【請求項２】 少なくとも、 基板上に、少なくとも基板側から順に、導電層、下層レ
ジスト、中間層、上層レジストを形成する積層工程と、 前記上層レジストに所望のレジストパターンを形成する
工程と、 該上層レジストのパターンを中間層に転写する工程と、 該中間層のパターンを前記下層レジストに転写する工程
と、 該下層レジストのパターンから露出した前記導電層の表
面に電解メッキ層を形成する工程と、 前記電解メッキ層の形成工程後に、前記下層レジスト
と、前記導電層のうち該下層レジストに隣接する部分を
除去する工程と、を有することを特徴とする高アスペク
ト比で微細なパターンを備えた素子の製造方法。 - 【請求項３】 少なくとも、 基板上に、少なくとも基板側から順に、無電解メッキ反
応開始触媒層、下層レジスト、上層レジストを形成する
積層工程と、 前記上層レジストに所望のレジストパターンを形成する
工程と、 該上層レジストのパターンを前記下層レジストに転写す
る工程と、 該下層レジストのパターンから露出した前記無電解メッ
キ反応開始触媒層の表面に無電解メッキ層を形成する工
程と、 前記無電解メッキ層の形成工程後に、前記下層レジスト
と、前記無電解メッキ反応開始触媒層のうち該下層レジ
ストに隣接する部分を除去する工程と、を有することを
特徴とする高アスペクト比で微細なパターンを備えた素
子の製造方法。 - 【請求項４】 少なくとも、 基板上に、少なくとも基板側から順に、無電解メッキ反
応開始触媒層、下層レジスト、中間層、上層レジストを
形成する積層工程と、 前記上層レジストに所望のレジストパターンを形成する
工程と、 該上層レジストのパターンを中間層に転写する工程と、 該中間層のパターンを前記下層レジストに転写する工程
と、 該下層レジストのパターンから露出した前記無電解メッ
キ反応開始触媒層の表面に無電解メッキ層を形成する工
程と、 前記無電解メッキ層の形成工程後に、前記下層レジスト
と、無電解メッキ反応開始触媒層のうち該下層レジスト
に隣接する部分を除去する工程と、を有することを特徴
とする高アスペクト比で微細なパターンを備えた素子の
製造方法。 - 【請求項５】 前記下層レジストをジアゾナフトキノン
−ノボラック樹脂系レジストにより形成し、かつ、前記
中間層をＳｉＯ2 により形成することを特徴とする請求
項２又は４記載の製造方法。 - 【請求項６】 前記下層レジストをジアゾナフトキノン
−ノボラック樹脂系レジストにより、また前記中間層を
ＳｉＯ2 により、それぞれ形成し、かつ、前記下層レジ
ストのパターンをＯ2 ガスを用いたエッチングにより、
また前記中間層のパターンをＣＨＦ3 ガスを用いたエッ
チングにより、それぞれ形成することを特徴とする請求
項２又は４記載の製造方法。 - 【請求項７】 前記導電層又は前記無電解メッキ反応開
始触媒層は、Ｘ線吸収体層の最上層として、或いは該最
上層に導電化処理又は触媒化処理を施した層として形成
したことを特徴とする請求項１〜６記載の製造方法。 - 【請求項８】 前記導電層又は前記無電解メッキ反応開
始触媒層は、位相シフト体層の最上層として、或いは該
位相シフト体層の最上層に導電化処理又は触媒化処理を
施した層として形成したことを特徴とする請求項１〜６
記載の製造方法。 - 【請求項９】 前記導電層又は前記無電解メッキ反応開
始触媒層は、多層膜Ｘ線反射層の最上層として、或いは
該多層膜Ｘ線反射層の最上層に導電化処理又は触媒化処
理を施した層として形成したことを特徴とする請求項１
〜６記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216133A JPH0882703A (ja) | 1994-09-09 | 1994-09-09 | 高アスペクト比、微細パターンの素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216133A JPH0882703A (ja) | 1994-09-09 | 1994-09-09 | 高アスペクト比、微細パターンの素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0882703A true JPH0882703A (ja) | 1996-03-26 |
Family
ID=16683788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6216133A Pending JPH0882703A (ja) | 1994-09-09 | 1994-09-09 | 高アスペクト比、微細パターンの素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0882703A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066619A (ja) * | 2001-08-30 | 2003-03-05 | Fujitsu Ltd | レジストパターンの形成方法 |
| KR100512141B1 (ko) * | 2003-08-11 | 2005-09-05 | 엘지전자 주식회사 | 와이어 그리드 편광자 제조 방법 |
| JP2007194550A (ja) * | 2006-01-23 | 2007-08-02 | Toppan Printing Co Ltd | インプリント用モールド及びその製造方法 |
| JP2021530747A (ja) * | 2018-07-24 | 2021-11-11 | マジック リープ, インコーポレイテッドMagic Leap, Inc. | 再バウンス誘発光損失の軽減を伴う回折光学要素および関連システムおよび方法 |
| US11901185B2 (en) | 2021-03-18 | 2024-02-13 | Kabushiki Kaisha Toshiba | Etching method |
-
1994
- 1994-09-09 JP JP6216133A patent/JPH0882703A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066619A (ja) * | 2001-08-30 | 2003-03-05 | Fujitsu Ltd | レジストパターンの形成方法 |
| JP4589582B2 (ja) * | 2001-08-30 | 2010-12-01 | 富士通株式会社 | レジストパターンの形成方法 |
| KR100512141B1 (ko) * | 2003-08-11 | 2005-09-05 | 엘지전자 주식회사 | 와이어 그리드 편광자 제조 방법 |
| JP2007194550A (ja) * | 2006-01-23 | 2007-08-02 | Toppan Printing Co Ltd | インプリント用モールド及びその製造方法 |
| JP2021530747A (ja) * | 2018-07-24 | 2021-11-11 | マジック リープ, インコーポレイテッドMagic Leap, Inc. | 再バウンス誘発光損失の軽減を伴う回折光学要素および関連システムおよび方法 |
| US11693246B2 (en) | 2018-07-24 | 2023-07-04 | Magic Leap, Inc. | Diffractive optical elements with mitigation of rebounce-induced light loss and related systems and methods |
| US11901185B2 (en) | 2021-03-18 | 2024-02-13 | Kabushiki Kaisha Toshiba | Etching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5268068A (en) | High aspect ratio molybdenum composite mask method | |
| WO2000052977A1 (fr) | Procede de fabrication d'un panneau de cablage multicouche | |
| CN108563099A (zh) | 一种纳米压印模板制备方法 | |
| JPH0465558B2 (ja) | ||
| TW200917333A (en) | Manufacturing method of micro-structured stamping mold | |
| JPH0882703A (ja) | 高アスペクト比、微細パターンの素子の製造方法 | |
| EP0710062A1 (en) | Multilayer printed wiring board and its manufacture, and transferring plate and its manufacture | |
| CA2288458A1 (en) | Resist pattern, process for the information of the same, and process forthe formation of wiring pattern | |
| US6763575B2 (en) | Printed circuit boards having integrated inductor cores | |
| WO2000030420A1 (fr) | Procede de production de tableaux de connexions | |
| JP3821868B2 (ja) | 絶縁基材上にめっきする方法及びその方法にて得られるめっき付与物 | |
| JPH1154460A (ja) | 電導性構造を製造する方法 | |
| JP2907318B2 (ja) | 電極埋設基板及びその製造方法 | |
| JP3381977B2 (ja) | 微細パターン形成用原版 | |
| JP3400535B2 (ja) | 電着転写用原版およびその製造方法 | |
| JPH07221108A (ja) | 半導体装置の電極構造およびその電極形成方法 | |
| JPH07211571A (ja) | 薄膜コイルの製造方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JP2000124217A (ja) | 配線パターンの構造及び配線パターンの形成方法 | |
| JP3517286B2 (ja) | 電着転写用原版およびその製造方法 | |
| JPH08142333A (ja) | ノズルプレートの母型及びノズルプレートの製造方法 | |
| JPH037756B2 (ja) | ||
| JPH0246738A (ja) | 微細電極の形成法 | |
| JP4582277B2 (ja) | 柱状金属体の形成方法及び多層配線基板の製造方法 | |
| JP2010132969A (ja) | 構造体の製造方法 |