[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0878431A - 炭化けい素たて型バイポーラトランジスタおよびその製造方法 - Google Patents

炭化けい素たて型バイポーラトランジスタおよびその製造方法

Info

Publication number
JPH0878431A
JPH0878431A JP21032394A JP21032394A JPH0878431A JP H0878431 A JPH0878431 A JP H0878431A JP 21032394 A JP21032394 A JP 21032394A JP 21032394 A JP21032394 A JP 21032394A JP H0878431 A JPH0878431 A JP H0878431A
Authority
JP
Japan
Prior art keywords
layer
emitter
base
bipolar transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21032394A
Other languages
English (en)
Inventor
Katsunori Ueno
勝典 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP21032394A priority Critical patent/JPH0878431A/ja
Publication of JPH0878431A publication Critical patent/JPH0878431A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】炭化けい素たて型バイポーラトランジスタの可
制御電流の増大およびスイッチング時の安全動作領域の
拡大を図る。 【構成】nコレクタ層、pベース層、nエミッタ層が順
に積層された炭化けい素バイポーラトランジスタにおい
て、nエミッタ層の表面からpベース層に達するトレン
チを形成し、そのトレンチの底部にベース電極を設け、
ベース電極の上に絶縁膜を介してエミッタ電極を設け
る。エミッタ電極とベース電極間の分離距離を横方向で
なく、たて方向に取ることにより、基板の面積を有効に
活用できる。また、エミッタ層の幅を狭くできるので、
ベース電極から遠い無効な領域が減らせ、かつ、ベース
電極からのコレクタ電流の引出しが速く進むのでキャリ
アの残留によるターンオフ失敗がなく、安全動作領域の
広いバイポーラトランジスタができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は高耐圧、大電流を制御す
るバイポーラトランジスタの構造およびその製造方法に
関する。
【0002】
【従来の技術】交互に導伝型の異なる三層の半導体層か
らなるバイポーラトランジスタはシリコン半導体の主流
をなしている。高耐圧、大電流用のたて型バイポーラト
ランジスタの断面図を図6に示す。高比抵抗のnドリフ
ト層1の一方の主表面から、アクセプタ形成型不純物の
拡散によりpベース層2が形成され、その表面層の一部
に、ドナー形成型不純物の選択的な拡散によりnエミッ
タ領域3が形成されてい。nドリフト層1の他方の主表
面には、やはりドナー形成型不純物の拡散によりnコレ
クタ層4が形成され、nエミッタ領域3、pベース層
2、nコレクタ層4の表面には、それぞれエミッタ電極
5、ベース電極6、コレクタ電極7が設けられている。
このnpnバイポーラトランジスタの動作は、ベース電
極6からエミッタ電極5へ、少いベース電流を流すこと
により、コレクタ電極7からエミッタ電極5へ大きなコ
レクタ電流を流すことができるというもので、特に高比
抵抗のnドリフト層1に多量のキャリアが注入され、伝
導度変調が起きて、オン電圧が小さくなる特長がある。
このように、高耐圧で大電流を処理するために、素子の
裏面のコレクタ電極7から表面のエミッタ電極5へと電
流を流す構造になっていて、少ないベース電流によって
大きなコレクタ電流を制御できる。
【0003】従来、シリコン半導体の分野では、このベ
ースおよびエミッタ領域は、それぞれp型層、n型領域
を形成する不純物を熱拡散して形成している。最近、シ
リコン以外の半導体材料として炭化けい素(以下SiC
と略す)が注目を集めている。SiCは、最大電界強度
が、シリコンと比較して一桁以上大きく、バンドギャッ
プが大きいため、高耐圧素子や、高温用半導体素子に最
適と考えられている。しかしながら、SiCはシリコン
と異なり不純物の拡散によってp型やn型の拡散深さの
深い領域を形成することが困難であるため、pn接合の
主たる形成方法は、エピタキシャル成長法かイオン注入
法によっている。エピタキシャル成長法によりpn接合
を形成したSiCバイポーラトランジスタの例の断面図
を、図7に示す(フォンミュンヒ他:ソリッドステート
エレクトロニクス誌21巻479ページ1978年)。
nコレクタ層14、nドリフト層11、pベース層1
2、nエミッタ層13を順にエピタキシャル成長により
積層したSiC基板の、最上層のnエミッタ層13を部
分的に除去してその下層のpベース層12を露出させ、
エミッタ電極15、ベース電極16、コレクタ電極17
が設けられている。なお、18はシリコン酸化膜であ
り、表面や接合表面の保護、安定化の作用をする。Si
Cはシリコンと同様に熱酸化によりシリコン酸化膜を成
長させることができる。
【0004】
【発明が解決しようとする課題】ベースから供給される
電流は、エミッタへと流れることによって、コレクタ電
流を制御するが、ベース電極から遠いエミッタ部分には
殆どベース電流が流れないので、その分は無効な面積と
なり、制御可能な電流を減らしてしまう。また、スイッ
チング時に、コレクタ電流をベース電極から引き抜く
際、ベースから遠いエミッタ部分では、キャリアが残留
した状態で電圧が再印加され、ターンオフ失敗して素子
が破壊することがある。従って、微細化は、素子特性を
向上させる上で特に重要である。従来のバイポーラトラ
ンジスタでは、ベース・エミッタ間の電極の分離のた
め、両電極の間には一定の距離が必要であり、その距離
は少なくとも10μm程度となっていた。このように、
従来のバイポーラトランジスタの特性を制限しているの
は、微細化の困難な構造になつていることによる。
【0005】また、図7のSiCトランジスタを引用し
た論文には、そのトランジスタの製造方法が、詳しく記
述されているが、その工程は次のように、特に多くのフ
ォトエッチング工程を含む長い工程となっている。p
ベース層12のエピタキシャル成長、活性ベース領域
の選択的なエッチング、nエミッタ層11のエピタキ
シャル成長、nコレクタ領域とpベース領域の選択的
なエッチング、nエミッタ領域の選択的なエッチン
グ、熱酸化膜の形成、Ni膜の烝着、パターニン
グ、シンター、(エミッタ電極)Al/Si膜の烝
着、パターニング、シンター、(ゲート電極)Ni膜
の烝着、シンター、(コレクタ電極)。
【0006】以上の問題に鑑み、本発明の目的は、微細
化に適した、しかも簡単な工程で製造できるSiCバイ
ポーラトランジスタおよびその製造方法を提供すること
にある。
【0007】
【課題を解決するための手段】上記の課題解決のため、
本発明のSiCバイポーラトランジスタは、第一導電型
コレクタ層上の第二導電型ベース層と、そのベース層上
の第一導電型エミッタ層と、そのベース層に接して設け
られたベース電極と、エミッタ層に接して設けられたエ
ミッタ電極と、コレクタ層の裏面に設けられたコレクタ
電極とを有するものにおいて、ベース電極が前記エミッ
タ層の表面からトレンチ状に掘り下げられたベース層表
面上に形成されているものとする。
【0008】そして、前記トレンチの底部に設けられた
ベース電極の上に絶縁膜が形成されているものとする。
また、二つのエミッタ層に挟まれたベース電極の上に絶
縁膜を介してエミッタ電極が延長されているものとす
る。また、第一伝導型コレクタ層と第二伝導型ベース層
との間に第一伝導型ドリフト層を有していてもよい。
【0009】上記の炭化けい素たて型バイポーラトラン
ジスタの製造方法としては、第一導電型コレクタ層、第
二導電型ベース層、第一導電型エミッタ層が順に積層さ
れた炭化けい素基板の第一導電型エミッタ層の表面上に
フォトレジストを塗布しパターン形成して、第一導電型
エミッタ層を貫通し、第二導電型ベース層に達するトレ
ンチを形成した後、金属膜を堆積してトレンチ底部にベ
ース電極を形成し、其以外の部分の金属膜はリフトオフ
除去するものとする。
【0010】
【作用】上記の手段を講じ、ベース電極が前記エミッタ
層の表面からトレンチ状に掘り下げられたベース層表面
上に形成されているものとすることによって、エミッタ
電極とベース電極間の分離距離をたて方向にとれるた
め、横方向の分離距離は小さくできる。
【0011】また、トレンチ底部のベース電極の上に絶
縁膜を形成すれば、両電極間の絶縁性が高められる。更
に二つのエミッタ層に挟まれたベース電極上に絶縁膜を
介してエミッタ電極を形成すれば、エミッタ層の幅を狭
くできる。上記の炭化けい素たて型バイポーラトランジ
スタの製造方法としては、第二導電型ベース層に達する
トレンチを形成した後、金属膜を堆積してトレンチ底部
にベース電極を形成し、其以外の部分の金属膜はリフト
オフ除去することにより、フォトエッチング工程は一度
で済む。
【0012】
【実施例】以下に、図を参照しながら、本発明の実施例
を説明する。図1に本発明の実施例のSiCバイポーラ
トランジスタの断面図を示す。エピタキシャル成長法に
より、下からnコレクタ層24、nドリフト層21、p
ベース層22、nエミッタ層23を積層したSiC基板
の、最上層のnエミッタ層23の表面から、nエミッタ
層23を貫通しpベース層22に達するトレンチ29が
設けられている。そのトレンチ29の底面にはベース電
極26が設けられ、その上には絶縁膜30が充填されて
いる。エミッタ層23および絶縁膜30の上には連続し
たエミッタ電極25が、コレクタ層24の裏面には、コ
レクタ電極27が設けられている。
【0013】図から分かるように、エミッタ電極25と
ベース電極26とはたて方向に分離されているため、従
来のように両電極を横方向に分離するときより間隔を狭
くでき、面積効率を従来より、大幅に改善できる。従来
エミッタ電極25は、個々のエミッタ層23の上でE端
子との接続を取るか、或いは、E端子と接続する部分を
活性部分と別に設けていたが、本発明では、図1に示す
ようにエミッタ電極25は、nエミッタ層23と絶縁膜
30の上に延長して形成できるので、nエミッタ層23
の幅が狭くできるし、エミッタ電極部の形成が容易にな
る。
【0014】図2に図1の実施例のトランジスタのエミ
ッタ電極25と絶縁膜30とを除いた状態の斜視図を示
す。ベース電極26から外部へリード等を取り出すため
の広いベース電極部分26aを設ければ、島状に形成し
たnエミッタ層23の間のベース電極部分26bは狭く
てもよい。ベース電極26のパターンは、幾つか可能で
ある。図3(a)および(b)にベース電極26のパタ
ーンの例を示す。もっとも単純なものは、図3(a)に
示したようなストライプ構造であるが、図3(b)のよ
うに格子状にしてもよい。
【0015】このようなトレンチ構造をとることによ
り、エミッタ層23の微細化が可能になり、図1の構造
のエミッタ層23の幅を数μmまで縮められる。従来の
バイポーラトランジスタでは、この距離は、数十μmに
達したが、それと比較すると、約一桁の微細化が可能で
ある。このため、無効面積を減らして電流分布を均一化
し、電流密度を向上させることができ、可制御電流を増
大させることができる。また、エミッタ層23の微細化
は、スイッチング時のターンオフ失敗の防止にも役立
つ。
【0016】図1の実施例では、nコレクタ層24とp
ベース層22の間に、高比抵抗のnドリフト層21が挟
まれた高耐圧用のバイポーラトランジスタの例を示した
が、nドリフト層21が無い場合もある。また、トレン
チ29の側壁部に酸化膜を形成して、nエミッタ層23
とpベース層22間の接合の露出部を安定化することも
できる。
【0017】図4(a)ないし(c)および図5(a)
ないし(c)に、図1のSiCバイポーラトランジスタ
の製造工程を説明するための各工程における断面図を示
す。nコレクタ層24とnドリフト層21からなるサブ
ストレートの上に、pベース層22とnエミッタ層23
をエピタキシャル成長法によって形成する〔図4
(a)〕。次に、フォトレジストを塗布し第一のフォト
マスクにより形成した第一パターン31を用いてトレン
チエッチングを行う〔同図(b)〕。この際、トレンチ
の幅は、0.5ないし5μmとする。これは、以下の工
程で絶縁物をトレンチ内に埋め込むためである。次に、
Al/Siのスパッタ烝着により、トレンチ29の底部
にベース電極26を形成する〔同図(c)〕。この時、
エミッタ層23の上のレジスト上およびトレンチの側壁
にも僅かに金属膜が付着するが、全体を僅かにウェット
エッチングすることにより、トレンチ側壁部の金属膜は
除去できる。続いて、減圧CVDによりシリコン酸化膜
の絶縁膜30を成膜しトレンチ29に埋め込む〔図5
(a)〕。更に、エミッタ層23の上の金属膜32をリ
フトオフにより除去してエミッタ表面を露出させるとと
もに、表面を平坦にドライエッチングする〔図5
(b)〕。最後に、Ni膜をスパッタ蒸着して、エミッ
タ電極25を上部に形成し、コレクタ層24の裏面にも
Ni膜からなるコレクタ電極27を形成して完成する
〔同図(c)〕。 上記のように、トレンチ形成用のフ
ォトレジストパターンを形成して、第二導電型ベース層
に達するトレンチを形成した後、金属膜を堆積してトレ
ンチ底部にベース電極を形成し、それ以外の部分の金属
膜はリフトオフ除去することにより、フォトエッチング
工程は一度で済ますことができる。
【0018】
【発明の効果】以上説明したように、本発明のトレンチ
型SiCバイポーラトランジスタは、エミッタ層を貫通
して形成されたトレンチの底部にベース電極を設けるこ
とにより、エミッタ電極とベース電極との横方向分離距
離が短縮でき、基板の面積の利用効率が向上する。ま
た、エミッタ層の幅を単一セル当たり数μmと従来より
一桁以上の微細化することによって、無効面積を減らし
て可制御電流の増大を図ることができる。また、エミッ
タ層の微細化は、スイッチング時のターンオフ失敗の防
止にも役立つ。
【0019】上記の炭化けい素たて型バイポーラトラン
ジスタの製造方法としては、第二導電型ベース層に達す
るトレンチを形成した後、金属膜を堆積してトレンチ底
部にベース電極を形成し、其以外の部分の金属膜はリフ
トオフ除去することにより、フォトエッチング工程は一
度で済ますことができる。
【図面の簡単な説明】
【図1】本発明の実施例の炭化けい素たて型バイポーラ
トランジスタの断面図
【図2】図1の炭化けい素たて型バイポーラトランジス
タのエミッタ電極と絶縁膜を除去した状態の斜視図
【図3】(a)は本発明の実施例のバイポーラトランジ
スタのベース電極の配置を表す平面図。(b)は別のベ
ース電極の配置を示す平面図
【図4】本発明の実施例のバイポーラトランジスタのの
製造工程を(a)から(c)の順に示す断面図
【図5】図4に続く本発明の実施例のバイポーラトラン
ジスタのの製造工程を(a)から(c)の順に示す断面
【図6】従来のシリコンたて型バイポーラトランジスタ
の断面図
【図7】従来のエピタキシャル成長法による炭化けい素
たて型バイポーラトランジスタの断面図
【符号の説明】
1、11、21 nドリフト層 2、12、22 pベース層 3、13、23 nエミッタ領域またはnエ
ミッタ層 4、14、24 nコレクタ層 5、15、25 エミッタ電極 6、16、26 ベース電極 7、17、27 コレクタ電極 8、18 酸化膜 29 トレンチ 30 絶縁膜 31 第一パターン 32 金属膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】炭化けい素からなる第一導電型コレクタ層
    上の第二導電型ベース層と、そのベース層上の第一導電
    型エミッタ層と、そのベース層の表面に設けられたベー
    ス電極と、エミッタ層の表面に設けられたエミッタ電極
    と、第一導電型コレクタ層の裏面に設けられたコレクタ
    電極とを有するものにおいて、ベース電極が前記エミッ
    タ領域の表面からトレンチ状に掘り下げられたベース層
    の表面上に形成されていることを特徴とする炭化けい素
    たて型バイポーラトランジスタ。
  2. 【請求項2】前記トレンチの底部に設けられたベース電
    極の上に絶縁膜が形成されていることを特徴とする請求
    項1に記載の炭化けい素たて型バイポーラトランジス
    タ。
  3. 【請求項3】二つのエミッタ層に挟まれたベース電極の
    上に絶縁膜を介してエミッタ電極が延長されていること
    を特徴とする請求項2に記載の炭化けい素たて型バイポ
    ーラトランジスタ。
  4. 【請求項4】第一導伝型コレクタ層と第二導伝型ベース
    層との間に第一導伝型ドリフト層を有することを特徴と
    する請求項1ないし3のいずれかに記載の炭化けい素た
    て型バイポーラトランジスタ。
  5. 【請求項5】第一導電型コレクタ層、第二導電型ベース
    層、第一導電型エミッタ層が順に積層された炭化けい素
    基板の第一導電型エミッタ層の表面上にフォトレジスト
    を塗布しパターン形成して、第一導電型エミッタ層を貫
    通し、第二導電型ベース層に達するトレンチを形成した
    後、金属膜を堆積してトレンチ底部にベース電極を形成
    し、其以外の部分の金属膜はリフトオフ除去することを
    特徴とする請求項1ないし4のいずれかに記載の炭化け
    い素たて型バイポーラトランジスタの製造方法。
JP21032394A 1994-09-05 1994-09-05 炭化けい素たて型バイポーラトランジスタおよびその製造方法 Pending JPH0878431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21032394A JPH0878431A (ja) 1994-09-05 1994-09-05 炭化けい素たて型バイポーラトランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21032394A JPH0878431A (ja) 1994-09-05 1994-09-05 炭化けい素たて型バイポーラトランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH0878431A true JPH0878431A (ja) 1996-03-22

Family

ID=16587528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21032394A Pending JPH0878431A (ja) 1994-09-05 1994-09-05 炭化けい素たて型バイポーラトランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0878431A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004516655A (ja) * 2000-12-11 2004-06-03 クリー インコーポレイテッド 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス
JP2005012051A (ja) * 2003-06-20 2005-01-13 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2006351621A (ja) * 2005-06-13 2006-12-28 Honda Motor Co Ltd バイポーラ型半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004516655A (ja) * 2000-12-11 2004-06-03 クリー インコーポレイテッド 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス
JP2005012051A (ja) * 2003-06-20 2005-01-13 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2006351621A (ja) * 2005-06-13 2006-12-28 Honda Motor Co Ltd バイポーラ型半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR100972217B1 (ko) 바이폴라 반도체 소자 및 그 제조 방법
US5496745A (en) Method for making bipolar transistor having an enhanced trench isolation
JP2002305304A (ja) 電力用半導体装置
JP2004273921A (ja) 絶縁ゲート型半導体装置およびその製造方法
US20090020765A1 (en) Semiconductor Device and Method for Manufacturing Same
WO2004109808A1 (ja) 半導体装置およびその製造方法
JPH08228001A (ja) 半導体装置及びその製造方法
JP3917058B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPS5914897B2 (ja) 半導体装置
JPH05299658A (ja) 半導体装置及びその製造方法
JP2004221370A (ja) 半導体装置
JP4458588B2 (ja) 静電誘導型半導体デバイスおよびその製造方法
JP6771433B2 (ja) 半導体装置
JPH0878431A (ja) 炭化けい素たて型バイポーラトランジスタおよびその製造方法
JP2017212462A (ja) 半導体装置
JPH0671077B2 (ja) 改良したエミッタ領域を具備しタ−ンオフ能力を持ったサイリスタ及びその製造方法
JP7579687B2 (ja) 半導体装置及びその製造方法
JP3369793B2 (ja) 逆導通半導体装置
JP2858445B2 (ja) 自己消弧型逆導通サイリスタ
JP3017783B2 (ja) 導電変調型mosfet
KR19990010738A (ko) 전력용 반도체소자 및 그 제조방법
JP3703427B2 (ja) Mos電界効果トランジスタ
JP2859400B2 (ja) ゲートターンオフサイリスタの製造方法
JPH11204804A (ja) 半導体装置
KR900008818B1 (ko) 쌍극성 집적회로소자 제조방법