[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0851103A - 薄膜の生成方法 - Google Patents

薄膜の生成方法

Info

Publication number
JPH0851103A
JPH0851103A JP6185708A JP18570894A JPH0851103A JP H0851103 A JPH0851103 A JP H0851103A JP 6185708 A JP6185708 A JP 6185708A JP 18570894 A JP18570894 A JP 18570894A JP H0851103 A JPH0851103 A JP H0851103A
Authority
JP
Japan
Prior art keywords
layer
resistance value
thin film
film
sipos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6185708A
Other languages
English (en)
Inventor
Shinichi Hashimoto
真一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP6185708A priority Critical patent/JPH0851103A/ja
Priority to US08/509,445 priority patent/US5817368A/en
Priority to DE19528551A priority patent/DE19528551A1/de
Publication of JPH0851103A publication Critical patent/JPH0851103A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/08—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】電荷の蓄積を防ぐ高抵抗半絶縁性薄膜の電荷を
逃がすのに不都合な厚さ方向の抵抗値の勾配を無くす。 【構成】高抵抗値の層としてのＳＩＰＯＳ膜と低抵抗値
の層としてのドーパント膜、あるいはドープされた多結
晶シリコン膜を交互に積層する。積層される各膜の厚
さ、ドーピングの程度、積層回数を調整することによ
り、抵抗値が厚さ方向に均一で任意のシート抵抗値をも
つ薄膜が生成できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子において電
荷の蓄積を防ぐためなどに用いられる高抵抗半絶縁性薄
膜などの薄膜の生成方法に関する。
【０００２】
【従来の技術】半導体素子の一部に使用される絶縁膜に
は電荷がたまりやすく、素子特性の変動を招く原因とな
る。そこで、例えば高耐圧ＭＯＳＦＥＴのゲート電極付
近あるいはバイポーラトランジスタのエミッタ電極付近
に高抵抗半絶縁性膜がパッシベーション用に用いられ
る。また、配線保護膜としても配線の上あるいは下に用
いられる。従来、高抵抗半絶縁性膜を作成するには、反
応性ガスとしてＳｉＨ4 、Ｎ2 Ｏを用い、流量、圧力、
温度を一定にして減圧ＣＶＤにより１０〜２０％の酸素
のドープされた半絶縁性の多結晶シリコン膜 (ＳＩＰＯ
Ｓ) を成膜し、抵抗値に対する要求に合わせてイオン注
入法、熱拡散法によりＢ、ＰあるいはＡｓなどの不純物
を導入している。
【０００３】
【発明が解決しようとする課題】上記のような方法で高
抵抗半絶縁性膜を作成する場合には次のような問題点が
ある。 (1)不純物を導入した場合、膜厚0.２μｍあたりのシー
ト抵抗値が１０12〜１０ 6 Ω／□であるのに対し、導入
する前のＳＩＰＯＳ膜の同様なシート抵抗値は１０8 〜
１０10Ω／□であってその差が大きいため、配線保護等
に要求されることの多い１０5 〜１０8 Ω／□程度の抵
抗値が自由に選択できない。
【０００４】(2)図３はＳＩＰＯＳ膜へ表面からＰを導
入した場合の深さ方向へのＰの濃度分布を示し、実線３
１はＰＯＣｌ3 を用いた気相拡散、点線３２は加速電圧
３０ＫｅＶ、ドーズ量２×１０16ｃｍ-2でのＰイオン注
入、そのあといずれも９００℃で４０分の熱処理をした
結果である。このように、表層と深層とでは熱処理を施
して不純物濃度勾配が生じ、厚さ方向に均一な抵抗値を
有する膜ができない。また、特にこの半絶縁性膜作成工
程が最終工程に近い場合には、処理温度を低くする必要
があり、不純物濃度勾配がより急峻になる。厚さ方向に
不純物濃度勾配が急峻になると、電荷を逃がしにくい不
具合がある。
【０００５】(3)不純物を導入する場合、成膜工程に加
えて不純物導入およびそれに伴う工程が生じるため、生
産性を落としてしまう。 本発明の目的は、上述の問題を解決し、少ない工程で成
膜でき、自由にシート抵抗値が選択できる薄膜の生成方
法を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の薄膜の生成方法は、相対的に抵抗値の高
い層と低い層とを交互に積層して膜全体として所定のシ
ート抵抗値を持たせるものとする。抵抗値の高い層が酸
素のドープされた半絶縁性の多結晶シリコン層よりなる
ことが有効で、抵抗値の低い層がドーパントとなる不純
物元素よりなり、抵抗値の高い層との積層後熱処理を行
うこと、あるいは抵抗値の低い層が多結晶の半導体シリ
コンよりなることが良い。後者の場合、多結晶の半導体
シリコンに不純物元素をドーピングすることも良い。さ
らに、抵抗値の高い層および低い層の双方が半絶縁性の
多結晶シリコンよりなり、抵抗値をドープした酸素濃度
により制御することも有効である。
【０００７】
【作用】電気伝導し易い層とし難い層とを交互に積層し
て薄膜を生成すれば、両層の積層数およびその厚さの違
いにより、薄膜全体としてのシート抵抗値が変化する。
微視的には抵抗値の高い層と低い層との積層であるが、
巨視的には膜の厚さ方向に抵抗値が均一で、抵抗値の勾
配がない。抵抗値の低い層の抵抗値は、ドーピングする
不純物元素等で制御する。半絶縁性の多結晶シリコン層
と、ドーパントとなる不純物元素層とを積層したのち熱
処理すれば、抵抗値の高い層と低い層との区別は不明確
になり、導入されるドーパント量を調整することにより
薄膜全体のシート抵抗値が制御される。
【０００８】
【実施例】以下、図を引用して本発明の四つの実施例に
ついて述べる。 実施例１：図１はこの実施例のガスシーケンスを示す。
上部には、ＣＶＤ反応系内への (ＳｉＨ4 ＋Ｎ2 Ｏ) 混
合ガス導入シーケンス、下部にはＰＨ3 、Ｂ2 Ｈ6 ある
いはＡｓＨ3 のようなドーパントとなる不純物の化合物
ガスの導入シーケンスである。ＣＶＤ反応系内を５００
〜６８０℃の所定の成膜温度にして真空状態にしたの
ち、まず最初に (ＳｉＨ4 ＋Ｎ2 Ｏ) を導入し、図２に
示すＳＩＰＯＳ層１を基体１０上に成膜する。次に、
(ＳｉＨ4 ＋Ｎ2 Ｏ) の導入を止め真空排気を行う。Ｓ
ｉＨ4 およびＮ2 Ｏが十分に排気された段階でＰＨ3 、
Ｂ2 Ｈ6 あるいはＡｓＨ3 などドーパント化合物の反応
性ガスを系内に導入し、ドーパント層２を形成する。次
いで、ドーパント層用反応性ガスの導入を止め、再び真
空排気を行う。このようなプロセスを繰り返すことによ
り、図２に示すようなＳＩＰＯＳ層１とドーパント層２
の多層積層構造ができる。得られた積層構造を、例えば
窒素雰囲気中９００℃で４０分の条件で熱処理をする。
この熱処理によりドーパント層２からＳＩＰＯＳ層１へ
不純物が拡散する。
【０００９】拡散後の積層構造全体の抵抗値の調整は、
ＳＩＰＯＳ層への成膜時間あるいはドーパント層２成膜
のための化合物ガスの流量および導入時間によって行う
ことができる。ＳＩＰＯＳ層１が薄ければ深さ方向に均
一なドーパント濃度が得られる。ＳＩＰＯＳ中の不純物
の拡散定数は、単なる多結晶Ｓｉと比較して小さいた
め、逆にＳＩＰＯＳ層１が厚ければ膜内に図３に示すよ
うな濃度勾配が生ずる。このため電気伝導度に寄与しや
すい層としにくい層が生ずる。この割合の違いによって
積層体全体の抵抗値が変化する。以上の理由から、全体
として同一膜厚であっても、ＳＩＰＯＳ層１およびドー
パント層２の厚さ、積層回数を変えることにより、膜全
体の抵抗値を変えることが可能になる。例えば、ＳＩＰ
ＯＳ層１の表面にＰＨ3 を十分吸着させ、５００Åの厚
さのＰ層２を付け、これをくり返すことにより、膜全体
の不純物濃度は１０19ａｔｏｍｓ／ｃｃ台後半となる。
このとき導入する不純物の濃度勾配が十分に制御されて
いれば、膜内で不純物は必ずしも均一である必要はない
し、積層回数は１回でよい。 実施例２：図４はこの実施例のガスシーケンスを示し、
最初に (ＳｉＨ4 ＋Ｎ2 Ｏ) を反応系内に導入して図５
に示すように基体１０上にＳＩＰＯＳ層１を成膜し、次
にＳｉＨ4 ガスのみを導入して多結晶シリコン層３を導
入する。この実施例では、Ｐ、Ａｓ、Ｂなどのドーパン
ト不純物を導入せず、抵抗率１０6 Ω・ｃｍの多結晶Ｓ
ｉと抵抗率１０7 Ω・ｃｍ以上のＳＩＰＯＳとの電気伝
導度の差を用いて膜全体の抵抗値を制御する。抵抗値を
変化させる具体的なパラメータは、多結晶Ｓｉ層３とＳ
ＩＰＯＳ層１の厚さ、成膜温度、積層回数である。実施
例１の不純物を導入した場合に比べると、抵抗値は高く
なるが、ＳＩＰＯＳ層１単層のみと比較すると多結晶Ｓ
ｉ層３が存在する分、低抵抗化を図ることが可能にな
る。また、不純物が導入されていないため、例えば１１
００℃、５時間の熱処理が施されても抵抗値に大きな差
は生じない。 実施例３：図６はこの実施例のガスシーケンスを示す。
この場合も実施例２と同様、図７(ａ) に示すように多
結晶ＳｉとＳＩＰＯＳの積層構造をとるが、多結晶Ｓｉ
成膜時にＰＨ3 、Ｂ2 Ｈ3 などドーピングのための反応
性ガスを一時的または連続的に反応系内に導入してドー
プされた多結晶Ｓｉ層４を形成する。Ｐ、Ｂ、Ａｓが存
在するとＳｉの自己拡散係数が上昇するため、例えば９
００℃の窒素雰囲気中での１０分の熱処理後には、図７
(ｂ) に示すように多結晶Ｓｉ層４の結晶粒は大きく成
長し低抵抗化するが、本例の場合ＳＩＰＯＳ層との積層
構造になるので、多結晶Ｓｉ層４の層の厚さ以上に結晶
粒は成長できない。図８は熱処理後の深さ方向の濃度プ
ロファイル例を示し、実線８１は熱処理前、点線８２は
９００℃、４０分の熱処理後である。実施例２と比較し
て不純物が導入されている分、電気伝導度が高くなって
いるため、多結晶Ｓｉ層４の層を薄くでき、薄膜化を図
ることが可能になる。 実施例４：図９はこの実施例のガスシーケンスを示す。
図１０はＳＩＰＯＳの抵抗と酸素濃度の関係を示し、酸
素濃度の差によりＳＩＰＯＳの抵抗値は変化する。そこ
で、ＳＩＰＯＳを成膜する際のソースガスである、例え
ばＳｉＨ4 とＮ2 Ｏの流量比を変化させて膜中のＯ2 濃
度を１０〜２０％の範囲で制御し、それを繰り返し行う
ことで抵抗値を制御することができる。このとき、抵抗
値を制御するパラメータはＳｉＨ4 とＮ2 Ｏの流量比と
その周期、成膜温度である。また実施例２と同様に不純
物を導入していないため、１１００℃以下の熱処理を加
えられてもその抵抗値に大きな変化はない。
【００１０】
【発明の効果】本発明によれば、抵抗値の高い層と抵抗
値の低い層を交互に積層することにより、所期のシート
抵抗値をもち、厚さ方向に抵抗値の勾配のない薄膜が得
られ、電荷の蓄積を生じない高抵抗絶縁性膜として適し
ている。抵抗値制御のための不純物のドーピング量の調
整に、成膜と同時にドーピングができるＩｎ−Ｓｉｔｕ
Ｄｏｐｅｄプロセスが用いられるため、不純物導入工程
が不要となり、少ない工程で生成が可能となる。さらに
積層が反応性ガスの変更のみで同一反応系で可能である
ため、生産性が向上する。
【図面の簡単な説明】
【図１】本発明の第一の実施例の成膜工程における反応
性ガスのシーケンス図
【図２】第一の実施例で得られた薄膜の断面図
【図３】ＳＩＰＯＳ膜成膜後、表面からＰを導入した場
合の深さ方向のＰ濃度分布図
【図４】本発明の第二の実施例の成膜工程における反応
性ガスのシーケンス図
【図５】第二の実施例で得られた薄膜の断面図
【図６】本発明の第三の実施例の成膜工程における反応
性ガスのシーケンス図
【図７】第三の実施例で得られる薄膜の熱処理前後の状
態を (ａ) 、 (ｂ) で示す断面図
【図８】第三の実施例で得られた薄膜の深さ方向のドー
パント濃度分布図
【図９】本発明の第四の実施例の成膜工程における反応
性ガスのシーケンス図
【図１０】ＳＩＰＯＳの抵抗率と酸素濃度との関係線図
【符号の説明】 １ ＳＩＰＯＳ層 ２ ドーパント層 ３ 多結晶Ｓｉ層 ４ ドープされた多結晶Ｓｉ層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】相対的に抵抗値の低い層と高い層とを交互
    に積層して膜全体として所定のシート抵抗値を持たせる
    ことを特徴とする薄膜の生成方法。
  2. 【請求項２】抵抗値の高い層が酸素のドープされた半絶
    縁性の多結晶シリコンよりなる請求項１記載の薄膜の生
    成方法。
  3. 【請求項３】抵抗値の低い層がドーパントとなる不純物
    元素よりなり、抵抗値の高い層との積層後熱処理を行う
    請求項２記載の薄膜の生成方法。
  4. 【請求項４】抵抗値の低い層が多結晶の半導体シリコン
    よりなる請求項１あるいは２記載の薄膜の生成方法。
  5. 【請求項５】多結晶の半導体シリコンに不純物元素をド
    ーピングする請求項４記載の薄膜の生成方法。
  6. 【請求項６】抵抗値の高い層および低い層の双方が半絶
    縁性の多結晶シリコンよりなり、抵抗値をドープした酸
    素濃度により制御する請求項１記載の薄膜の生成方法。
JP6185708A 1994-08-08 1994-08-08 薄膜の生成方法 Pending JPH0851103A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6185708A JPH0851103A (ja) 1994-08-08 1994-08-08 薄膜の生成方法
US08/509,445 US5817368A (en) 1994-08-08 1995-07-31 Method for forming a thin film
DE19528551A DE19528551A1 (de) 1994-08-08 1995-08-03 Verfahren zum Bilden eines dünnen Films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6185708A JPH0851103A (ja) 1994-08-08 1994-08-08 薄膜の生成方法

Publications (1)

Publication Number Publication Date
JPH0851103A true JPH0851103A (ja) 1996-02-20

Family

ID=16175477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6185708A Pending JPH0851103A (ja) 1994-08-08 1994-08-08 薄膜の生成方法

Country Status (3)

Country Link
US (1) US5817368A (ja)
JP (1) JPH0851103A (ja)
DE (1) DE19528551A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550208B2 (en) 2003-01-28 2009-06-23 Koninklijke Philips Electronics N.V. Transparent titanium oxide-aluminum and/or aluminum oxide coating with rutile structure
JP2012182391A (ja) * 2011-03-02 2012-09-20 Toyota Motor Corp 半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19613209C2 (de) * 1996-04-02 2000-06-08 Daimlerchrysler Aerospace Ag Lastübertragungsstruktur geringer Wärmeleitfähigkeit
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
DE19720880A1 (de) * 1997-05-17 1998-11-19 Ego Elektro Geraetebau Gmbh Elektrisches Heizelement
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US7123784B2 (en) * 2003-04-24 2006-10-17 Seikoh Giken Co., Ltd. Electro-optic modulator with particular diffused buffer layer
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US8555216B2 (en) * 2007-03-27 2013-10-08 International Business Machines Corporation Structure for electrically tunable resistor
US7723200B2 (en) * 2007-03-27 2010-05-25 International Business Machines Corporation Electrically tunable resistor and related methods
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3764411A (en) * 1970-06-23 1973-10-09 Gen Electric Glass melt through diffusions
US4176372A (en) * 1974-03-30 1979-11-27 Sony Corporation Semiconductor device having oxygen doped polycrystalline passivation layer
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
DE2824870A1 (de) * 1978-06-07 1979-12-20 Philips Patentverwaltung Verfahren zur herstellung eines dielektrikums mit perowskitstruktur
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
US4262299A (en) * 1979-01-29 1981-04-14 Rca Corporation Semiconductor-on-insulator device and method for its manufacture
US4433469A (en) * 1980-06-30 1984-02-28 Rca Corporation Method of forming a self aligned aluminum polycrystalline silicon line
US4344985A (en) * 1981-03-27 1982-08-17 Rca Corporation Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer
US4420765A (en) * 1981-05-29 1983-12-13 Rca Corporation Multi-layer passivant system
US4489103A (en) * 1983-09-16 1984-12-18 Rca Corporation SIPOS Deposition method
DE3517631A1 (de) * 1984-11-07 1986-05-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen elektrischer plasmapolymerer vielschichtkondensatoren
US5200635A (en) * 1988-12-21 1993-04-06 Hitachi, Ltd. Semiconductor device having a low-resistivity planar wiring structure
US4990464A (en) * 1988-12-30 1991-02-05 North American Philips Corp. Method of forming improved encapsulation layer
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
JP3023982B2 (ja) * 1990-11-30 2000-03-21 東京エレクトロン株式会社 成膜方法
US5428244A (en) * 1992-06-29 1995-06-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a silicon rich dielectric layer
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
JPH0786515A (ja) * 1993-09-16 1995-03-31 Nec Corp ポリシリコン抵抗体の形成方法
JPH07240390A (ja) * 1994-02-28 1995-09-12 Fujitsu Ltd 半導体装置の製造方法
US5470779A (en) * 1994-07-25 1995-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacture of SRAM with SIPOS resistor
US5605859A (en) * 1995-07-05 1997-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making insulator structure for polysilicon resistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550208B2 (en) 2003-01-28 2009-06-23 Koninklijke Philips Electronics N.V. Transparent titanium oxide-aluminum and/or aluminum oxide coating with rutile structure
JP2012182391A (ja) * 2011-03-02 2012-09-20 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
US5817368A (en) 1998-10-06
DE19528551A1 (de) 1996-02-15

Similar Documents

Publication Publication Date Title
JPH0851103A (ja) 薄膜の生成方法
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
US3864817A (en) Method of making capacitor and resistor for monolithic integrated circuits
US4762801A (en) Method of fabricating polycrystalline silicon resistors having desired temperature coefficients
JPS58182259A (ja) ポリシリコン抵抗体の形成方法
JPH0614532B2 (ja) 多結晶半導体材料中に抵抗体を形成する方法
CA1210525A (en) Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semi-conductor device having such high resistance layer
US5240511A (en) Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
CN105633171A (zh) 一种薄膜晶体管及其制作方法、显示装置
JP6680378B2 (ja) Ｓｏｉウェーハ
JPH0290568A (ja) 薄膜トランジスタの製造方法
JP3185396B2 (ja) 半導体装置の製造方法
US6297120B1 (en) Method of manufacturing a semiconductor device
JPH05275702A (ja) 薄膜トランジスタ
JP3064363B2 (ja) Ｓｉ薄膜の形成方法
JPS6155250B2 (ja)
JPH0547987B2 (ja)
JP2669611B2 (ja) 半導体装置の製造方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH0115137B2 (ja)
JP2635086B2 (ja) 半導体装置の製造方法
JPH0547702A (ja) 不純物ドープト半導体膜製造方法
JP3524720B2 (ja) 半導体装置
CN1199923A (zh) 具有半绝缘多晶硅吸杂位置层的半导体衬底及其制造方法
JPH0752714B2 (ja) 半導体装置の製造方法