[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0614532B2 - 多結晶半導体材料中に抵抗体を形成する方法 - Google Patents

多結晶半導体材料中に抵抗体を形成する方法

Info

Publication number
JPH0614532B2
JPH0614532B2 JP58188290A JP18829083A JPH0614532B2 JP H0614532 B2 JPH0614532 B2 JP H0614532B2 JP 58188290 A JP58188290 A JP 58188290A JP 18829083 A JP18829083 A JP 18829083A JP H0614532 B2 JPH0614532 B2 JP H0614532B2
Authority
JP
Japan
Prior art keywords
ions
resistor
resistance value
region
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58188290A
Other languages
English (en)
Other versions
JPS5989452A (ja
Inventor
アラン・ブドウ−
ジヤン−クロ−ド・マルシユト−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SAS
Original Assignee
Bull SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SAS filed Critical Bull SAS
Publication of JPS5989452A publication Critical patent/JPS5989452A/ja
Publication of JPH0614532B2 publication Critical patent/JPH0614532B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H01L28/20—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 本発明は、多結晶半導体材料中に電気抵抗体を形成する
方法に関する。
集積回路デバイスは主として各素子を構成する活性表面
を有する多結晶半導体基板、一般にはシリコン基板と、
接続格子と、入／出力端子とから構成される。素子は、
従来の方法によると基板の結晶半導体材料に対して活性
なイオンを注入することにより基板の表面内に形成され
得る。ここでイオンが活性であるというのは、このイオ
ンが前記材料中にＮまたはＰ型導電性領域を形成すると
いう意味である。シリコン基板の場合、注入されるイオ
ンは例えばヒ素、リンまたはホウ素であり得る。このよ
うに製造された素子、ＭＯＳ（Metal-Oxide Semiconduc
tor金属−酸化物−半導体）電界効果トランジスタは相
互に接続され、 また該素子は、中間絶縁層により離間された導電層を積
重ねることにより基板の活性表面上に形成された導電性
接続格子を介して入／出力端子に接続される。中間絶縁
層は孔部を穿設され、該孔部にな隣接し合う導電層間を
接続するように導体材料が充填される。一般には、結晶
基板中の一部に含まれるエレメントまたは素子、例えば
ＭＯＳトランジスタのゲートコンタクトまたは電気抵抗
体のような素子を層の各領域に形成しようとする場合、
接続格子の少なくとも１個の導電層は多結晶半導体材
料、例えば多結晶シリコンによって形成される。
このような抵抗体を形成するために一般に使用されてい
る従来技術の方法に従うなら、接続格子層を構成する多
結晶半導体材料の全体にまず第一回目の少量のイオン注
入を行うことにより、該材料中に抵抗体が形成されたこ
とが明確になるような値にまで該材料の電気抵抗を若干
減少させる。この方法の第二段階は、形成しようとする
抵抗体を構成する多結晶半導体材料の領域をマスクする
こと、及び、多量のドープ量で第二回目のイオン注入を
行い、マスクされていない材料の電気抵抗を著しく減少
させ、その結果層の導電エレメント、及び場合によって
は基板中の接合部を形成することから成る。この技術は
例えば、雑誌“The Trans-actions of the IECE of Jap
an"vol,E.63,No.4,April 1980,pp.267-274中に掲載され
たT.Ohzone et al.の論文に明示されている。
この従来技術の方法には多くの欠点がある。最大の欠点
は注入工程の制御が困難であるという点である。経験に
よれば、イオンのドープ濃度が因数10しか変化しない場
合に多結晶シリコンの抵抗は104から106のオーダの因数
で変化する。このように抵抗が非常に速く増加するた
め、イオンのドープ濃度の調節は極めて困難である。
更に、注入されたイオンは、集積回路デバイスの製造工
程に含まれる次の熱処理期間中に拡散し、その結果、抵
抗体を形成しようとする材料領域中のイオン濃度は、集
積回路デバイスの製造工程中に変化し、その制御は困難
である。
従って、高精度な抵抗値が得られるように、多結晶半導
体材料中に抵抗体を形成する方法を満足に制御すること
は現在のところ非常に困難である。得られる抵抗値のば
らつきが大きいため、この既知の技術は現在ギガオーム
以上のオーダという非常に高い抵抗値の抵抗体を形成す
る場合にしか適用できない。このような抵抗値の場合、
メガオームのオーダで変化することは殆んど問題になら
ない。更に、イオンのドーピング濃度の関数として示さ
れる抵抗曲線の直線状の部分はドーピングが最も弱い部
分、即ちドーピングに対する感度が最小の部分である。
従って、この従来技術の抵抗体形成方法を用いて一般に
製造される集積回路デバイスは、特にスタティックＭＯ
Ｓ型ＲＡＭ（Randam Access Memoryランダムアクセスメ
モリ）メモリである。
また上述のように集積回路デバイスの製造工程中にイオ
ンの拡散が生じると、抵抗体に要する領域の寸法が増
し、従って高密度の集積の妨げとなる。
従って、本発明の目的は、抵抗値の厳密な制御及び高密
度な集積が可能な多結晶半導体材料からなる抵抗体を形
成する方法を提供することである。
上記した目的は本発明によれば、 多結晶半導体材料中の特定領域に所望の抵抗値を有する
抵抗体を形成する方法であって、 前記材料に対して電気的に活性なイオンを前記材料に多
量にドープすることにより前記材料を導体化し、前記材
料が前記所望の抵抗値より低い抵抗値を有するようにす
る段階と、 該導体化する段階に引続き、前記領域に希ガスの族に属
し半導体材料の原子と結合することのない電気的に非活
性なイオンを前記領域の前記所望の抵抗値に対応する特
定の濃度に注入する段階と、 前記材料が前記所望の抵抗値を有するように前記材料を
アニーリングする段階と、 を具備してなる抵抗体の形成方法によって達成される。
イオンが多結晶材料中に対して電気的に活性であるとい
うことは、この材料においてイオンがドナー又はアクセ
スプタのいずれかであり、該材料中でＮ型またはＰ型電
導領域を形成する場合をいう。この材料中でイオンがド
ナー又はアクセプタのいずれでもなく該材料中でＮ型ま
たはＰ型電導領域を形成し得ない場合、このイオンは電
気的に非活性であるとう。希ガスの族に属するイオン
は、いかなる半導体材料中においてもＮまたはＰ型電導
領域を形成し得ず、極めて好適な電気的に非活性なイオ
ンである。
従来技術によれば、抵抗体を形成しようとする多結晶半
導体材料の領域に所望の抵抗値を与えるべく少量の電気
的に活性なイオンを注入しぃ、次ぎに抵抗体を形成する
領域以外の材料の領域を導体化させるために大きいドー
プ量、即ち高ドープ濃度の電気的に活性なイオンを用い
て第２回目の注入を行っていたが、本発明の方法はこの
従来技術とは異なり、大きいドープ量の電気的に活性な
イオンを多結晶半導体材料中に注入することにより、ま
ず該材料を導体化し、次ぎに抵抗体を形成する材料領域
中に非活性な希ガスの族に属するイオンを注入すること
によりこの領域の抵抗値を増加させる。
上記した段階を有する本発明の方法は、多量の電気的に
活性なイオンで材料をまず導体化し、次いでいかなる半
導体材料の原子とも結合し得ず、且つ電気的に非活性な
希ガスのイオンを半導体材料の抵抗値を増加させ抵抗体
を作るめの絶縁エレメントとして用いるが故に、対数グ
ラフにおいて希ガスイオンの密度に対する抵抗値のカー
ブが実質的に直線の部分を有し、抵抗値の制御が容易に
でき、従って、正確な抵抗値を有する抵抗体を作ること
が可能と成り、更に、導体化した多結晶半導体材料中に
希ガスのイオンを導入するので、少量の希ガスのイオン
によって低い抵抗値を有する抵抗体も作り得、また希ガ
スのイオンはアニーリング時においても半導体材料中を
広がらず、従って集積回路の製造の間、抵抗体のサイズ
を実質的に変化させず、高密度な集積を可能とする。
上記の方法において、前記所望の抵抗値が0.01Ω・cmか
ら１Ω・cmの範囲にあることが望ましく、また前記電気
的に非活性なイオンがアルゴンであってもよい。前記注
入段階は、マスクを用いて材料の抵抗体が形成されるべ
き領域を除いて前記材料を覆うことを含むことが望まし
い。前記電気的に活性なイオンが、夫々Ｎ又はＰ型導電
層を構成するドナー又はアクセプタイオンを含むことが
望ましく、ヒ素、リン及びホウ素から成るグループから
選択されてもよい。一方、前記多結晶半導体材料がシリ
コン、半導体化合物、及び高融点金属化合物から成るグ
ループから選択されてもよい。また、前記電気的に活性
なイオンのドープは前記材料のデポジッションと同時に
拡散により行われてもよいし、前記材料のデポジッショ
ン後の拡散又はイオン注入により行われてもよい。
本発明の上記及び他の特徴及び長所は、添付図面に関す
る以下の記載から明らかになろう。
第１図及び第２図は本発明に従って形成された電気抵抗
体を含む集積回路デバイス10の一例を示す。図示された
部分のデバイス10は、活性表面13を有する結晶性半導体
基板12、例えばシリコン基板を含み、該表面には抵抗体
11に接続されたＭＯＳ電界効果トランジスタ14が形成さ
れる。更に詳しくいうなら、トランジスタ14は、基板12
中に電気的に活性なイオン、例えばヒ素イオンを注入す
ることにより形成されるソース領域14aとドレイン領域1
4bとから構成される。トランジスタ14のゲート領域14c
は、活性表面13上に形成されたゲート電極17cと、ソー
ス14a及びドレイン14b領域間の表面上に配置される絶縁
層15とを含む。基板12の活性表面13は、トランジスタ14
を形成する領域を包囲する二酸化ケイ素の絶縁層16を更
に担持している。層１６の上には導電性接続格子17が形
成され、該格子は集積回路デバイス10の基板12中に形成
される各素子、例えばトランジスタ14及び抵抗体11に接
続され得る。
格子17は絶縁層により離間されて積重ねられた導電層に
より構成され得る。導電層は好ましくは少なくとも１個
の多結晶半導体材料層を含み、該材料層内に特に電気抵
抗体が形成され得、また導電層は導体を構成する複数の
金属層、例えばアルミニウム層を含み得る。２個の隣接
する層の導体は、該層間の中間絶縁層内の孔部を介して
相互に接続され得、該孔部には電気的接続を可能にする
ため導体材料が充填される。第１図及び第２図に示した
デバイスに於いて、多結晶半導体材料層はそれぞれトラ
ンジスタ14のドレイン電極とゲート電極とを形成する２
個の導体17b,17cを含み得、上部金属層は、トランジス
タ14のソース電極を形成する導体17a、及び中間絶縁層1
8a内の孔部に充填される導体材料19と抵抗体11とを介し
てドレイン電極17bに接続される導体17dを含む。図面の
単純化のために、考えられる他の層は図示しなかった。
従来技術に従うなら、多結晶半導体材料のドレイン導体
17b中に抵抗体11を形成するために使用されるイオンは
活性なイオンであり、これは結晶基板12中に各導電型の
領域、例えばトランジスタ14のソース14a及びドレイン1
4b領域を形成するために活性なイオンが使用されるのと
同じ理由に拠る。まず、抵抗体11及び他の全抵抗体を形
成するために必要な抵抗値に相当する抵抗を導体17b,17
cに与えるべく、少量の前記活性なイオンを多結晶層の
全体に注入する。次に、導体（例えば導体17b）の抵抗
体を形成しようとする全領域にマスクを施し、マスクさ
れた領域以外の層全体を高導電性にすべくこのマスクれ
ていない部分に大量の活性なイオンを注入した。
これに対し本発明に従うなら、活性なイオンの存在は半
導体材料の抵抗値を引き下げ、逆に非活性なイオンの存
在はその抵抗値を引き上げるという知見に基づき、まず
活性なイオが所望の抵抗値を半導体材料に与えるに要求
される量よりも多量な量にて導入される。多結晶層全体
を高導電性にするためにこの層全体に好ましくはまず最
初に多量な均一なドープ量、即ちドープ濃度の活性なイ
オンを与える。次に、抵抗を形成しようとする領域の抵
抗値を引き下げて所望の値に調整すべく、抵抗体を形成
しようとする層の領域のみが露光されるようにマスク20
（第１図の一点鎖線）を施し、所望の抵抗値を得るのに
十分な量及び注入エネルギーでこの多結晶材料領域中に
非活性な希ガスの族に属するイオンを注入する。希ガス
の族に属するイオンの注入は大量に活性イオンがドープ
された半導体材料の導電性を引き下げる。半導体材料中
への活性イオンのドーピングは、多結晶材料の堆積（デ
ポジション）と同時、或いは堆積後の拡散により、また
は材料の堆積後のイオン注入により実施され得る。非活
性なイオンは希ガスの族に属し、例えばアルゴンであ
る。
希ガスの属に属するイオンは他の非活性イオンに比べ特
別の性質を有していることが判明した。注入された希ガ
スイオンはアニーリング時の高温下で、活性イオン及び
希ガスイオンの両者の移動を防ぐという特有の性質を有
している。これは、希ガスイオンはアニーリング時の熱
による移動が極めて小さく、また、このような希ガスイ
オンが、活性イオンの熱による格子点への移動を妨げて
いることを示すものであり、理論的解析は未だなされて
いないが、発明者が実験的に発見した性質である。
第３図は、本発明に従い多結晶シリコン体１平方センチ
メートル当たりに注入されたイオンのドープ量即ち濃度
（ｄ）の関数としてアニーリング後の抵抗（Ｒ）の変化
を示したグラフである。他結晶シリコン体の厚さは0.4
マイクロメーナであり、従来の低圧化学蒸着法（ＬＰＣ
ＶＤ）に従い低圧化学蒸着により630℃で堆積させた。
材料を高導電性にするために、まず130keＶで１平方セ
ンチメータ当たり５×1015個のイオン濃度で材料全体に
ヒ素イオンを注入した。次に、第３図のグラフの横軸に
示すような範囲でドープ量を変化させながら非活性なア
ルゴンイオンを180keＶで注入した。続いて窒素下に105
0℃で30分間アニーリングを行った。一般的には、アニ
ーリングは、注入された活性イオンを格子点に移動させ
ることにより、イオン注入領域を再結晶化し、その抵抗
を減少させるために行うが、本発明においては、上記し
たように希ガスイオンが活性イオンの移動を妨げるの
で、希ガスイオンの注入濃度に応じて再結晶化による抵
抗の減少が妨げられる。
アニールにより、希ガスイオンの衝撃により損傷した結
晶格子を回復させ、抵抗値を希ガスイオンの注入濃度に
対応する本来の値にする。
第３図の曲線の横軸及び縦軸の目盛りは対数表示でで
る。横軸に示した値は１平方センチメータ当たりのイオ
ン数（個／cm2）で示したアルゴンイオンのドープ量
（ｄ）であり1015から1017の範囲を示しており、これに
対して得られた抵抗値は0.01Ω・cm乃至１Ω・cmであっ
た。第３図が示すように、得られた曲線は抵抗値が約0.
03Ω・cmを越えると実質的に直線状を描き低端部でやや
湾曲するという利点がある。
第３図に示した多結晶材料を使用した場合、本発明方法
に従って形成され第１図に示されるような方形状の抵抗
体は約250オームから25キロオームの値を示すであろ
う。また、特に注意すべき点として、横軸及び縦軸の目
盛りが対数で示されている第３図のグラフに於いて、曲
線の直線部分は、ｙ＝ａｘ×ｂ型の一次関数により線形
の目盛を有するグラフに書換えられ得る。これは、ａｘ
ｎ（ｎは４から６）型の項を含む非一次関数で示される
上述の従来技術の方法の曲線に較べて特筆すべき点であ
る。つまり従来技術の方法ではイオンのドープ濃度が因
数10しか変化しない場合に、抵抗値は因数104から106ま
で変化するのに対し、本発明方法はより正確な抵抗値を
得るべく極めて容易に制御され得る。更に、抵抗体を含
む堆積回路デバイスの製造工程中に実際に抵抗体の大き
さに何ら変化が生じないこと、及び本発明は高密度の素
子集積を有する堆積回路デバイスの製造にも適用できる
ということが認められた。
以上本発明の好ましい具体例について説明したが、本発
明の原理及び精神から離れることなくこの好ましい具体
例に変更が可能なこと、また本発明が上記に記載した図
面に示した具体例に限定されないことは明らかである。
例えば抵抗体を形成しようとすう多結晶半導体材料はシ
リコン以外の物質、例えば半導体化合物または高融点金
属化合物であり得る。更に本発明で使用され得る抵抗値
を考慮するなら、形成される素子はあらゆる型の電界効
果トランジスタまたはバイポーラトランジスタ、または
他の型の能動的もしくは受動的素子であり得る。上述の
実施例におけるアニーリングのパラメータ（温度、時間
等）は、一例にすぎず、他の適当なパラメータを用いる
ことができる。
【図面の簡単な説明】
第１図は本発明に従い形成された電気抵抗体を含む集積
回路デバイス一具体例の部分平面図、第２図は第１図の
II−II線に沿う横断面図、及び第３図は本発明に従い材
料中に注入されるイオンのドープ濃度の関数として材料
の抵抗の変化を示したグラフである。 10……集積回路デバイス、11……抵抗体、 12……基板、14……トランジスタ、 14a……ソース、14b……ドレイン、 15,16……絶縁層、17……接続格子、 18a……中間絶縁層、20……マスク。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−14586（ＪＰ，Ａ) 特開 昭52−13788（ＪＰ，Ａ) 特開 昭55−8026（ＪＰ，Ａ)

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】多結晶半導体材料中の特定領域に所望の抵
    抗値を有する抵抗体を形成する方法であって、 前記材料に対して電気的に活性なイオンを前記材料に多
    量にドープすることにより前記材料を導体化し、前記材
    料が前記所望の抵抗値より低い抵抗値を有するようにす
    る段階と、 該導体化する段階に引続き、前記領域に希ガスの族に属
    し半導体材料の原子と結合することのない電気的に非活
    性なイオンを前記領域の前記所望の抵抗値に対応する特
    定の濃度に注入する段階と、 該注入段階に引き続き、前記材料をアニーリングする段
    階と、 を具備してなる抵抗体の形成方法。
  2. 【請求項２】前記所望の抵抗値0.01Ω・cmから１Ω・cm
    の範囲にある特許請求の範囲第１項に記載の方法。
  3. 【請求項３】前記電気的に非活性なイオンがアルゴンで
    ある特許請求の範囲第１項又は第２項に記載の方法。
  4. 【請求項４】前記注入段階は、マスクを用いて材料の抵
    抗体が形成されるべき前記領域を除いて前記材料を覆う
    ことを含む特許請求の範囲第１項から第３項のいずれか
    一項に記載の方法。
  5. 【請求項５】前記電気的に活性なイオンが、夫々Ｎ又は
    Ｐ型導電層を構成するドナー又はアクセプタイオンを含
    む特許請求の範囲第１項から第４項のいずれか一項に記
    載の方法。
  6. 【請求項６】前記電気的に活性なイオンが、ヒ素、リン
    及びホウ素から成るグループから選択される特許請求の
    範囲第１項から第５項のいずれか一項に記載の方法。
  7. 【請求項７】前記多結晶半導体材料がシリコン、半導体
    化合物、及び高融点金属化合物からなるグループから選
    択される特許請求の範囲第１項から第６項のいずれか一
    項に記載の方法。
  8. 【請求項８】前記電気的に活性なイオンのドープは前記
    材料のデポジッションと同時に拡散により行われる特許
    請求の範囲第１項から第７項のいずれか一項に記載の方
    法。
  9. 【請求項９】前記電気的に活性なイオンのドープは前記
    材料のデポジッション後の拡散により行われる特許請求
    の範囲第１項から第７項のいずれか一項に記載の方法。
  10. 【請求項１０】前記電気的に活性なイオンのドープは前
    記材料のデポジッション後のイオン注入により行われる
    特許請求の範囲第１項から第７項のいずれか一項に記載
    の方法。
JP58188290A 1982-10-07 1983-10-06 多結晶半導体材料中に抵抗体を形成する方法 Expired - Lifetime JPH0614532B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8216803A FR2534415A1 (fr) 1982-10-07 1982-10-07 Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant
FR8216803 1982-10-07

Publications (2)

Publication Number Publication Date
JPS5989452A JPS5989452A (ja) 1984-05-23
JPH0614532B2 true JPH0614532B2 (ja) 1994-02-23

Family

ID=9278052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58188290A Expired - Lifetime JPH0614532B2 (ja) 1982-10-07 1983-10-06 多結晶半導体材料中に抵抗体を形成する方法

Country Status (5)

Country Link
US (1) US4916507A (ja)
EP (1) EP0107556B1 (ja)
JP (1) JPH0614532B2 (ja)
DE (1) DE3376166D1 (ja)
FR (1) FR2534415A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637173B2 (en) * 2020-09-29 2023-04-25 Globalfoundries U.S. Inc. Structure including polycrystalline resistor with dopant-including polycrystalline region thereunder

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59152657A (ja) * 1983-02-18 1984-08-31 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 高シ−ト抵抗を有する多結晶シリコン層の形成方法
GB2182488A (en) * 1985-11-02 1987-05-13 Stc Plc Integrated circuit resistors
FR2602093B1 (fr) * 1985-12-27 1988-10-14 Bull Sa Procede de fabrication d'une resistance electrique par dopage d'un materiau semiconducteur et circuit integre en resultant
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
JP3082923B2 (ja) * 1989-12-26 2000-09-04 ソニー株式会社 半導体装置の製法
US5068201A (en) * 1990-05-31 1991-11-26 Sgs-Thomson Microelectronics, Inc. Method for forming a high valued resistive load element and low resistance interconnect for integrated circuits
US5462894A (en) * 1991-08-06 1995-10-31 Sgs-Thomson Microelectronics, Inc. Method for fabricating a polycrystalline silicon resistive load element in an integrated circuit
US5182627A (en) * 1991-09-30 1993-01-26 Sgs-Thomson Microelectronics, Inc. Interconnect and resistor for integrated circuits
US5212108A (en) * 1991-12-13 1993-05-18 Honeywell Inc. Fabrication of stabilized polysilicon resistors for SEU control
IT1256362B (it) * 1992-08-19 1995-12-04 St Microelectronics Srl Processo di realizzazione su semiconduttori di regioni impiantate a basso rischio di channeling
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
US5318915A (en) * 1993-01-25 1994-06-07 North Carolina State University At Raleigh Method for forming a p-n junction in silicon carbide
JP3180875B2 (ja) * 1994-04-01 2001-06-25 富士電機株式会社 絶縁ゲート型サイリスタ
US5543350A (en) * 1995-09-29 1996-08-06 Chartered Semiconductor Manufacturing Pte Ltd SRAM resistor tab doping by plug implant from buried contact
US6188136B1 (en) 1996-06-26 2001-02-13 Kabushiki Kaisha Toshiba Semiconductor device including a wiring layer having a non-doped or high resistivity polycrystal silicon portion
KR100232206B1 (ko) * 1996-12-26 1999-12-01 김영환 반도체 소자의 제조방법
US6069398A (en) * 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof
US5949092A (en) * 1997-08-01 1999-09-07 Advanced Micro Devices, Inc. Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator
US5888853A (en) * 1997-08-01 1999-03-30 Advanced Micro Devices, Inc. Integrated circuit including a graded grain structure for enhanced transistor formation and fabrication method thereof
US7785979B2 (en) * 2008-07-15 2010-08-31 International Business Machines Corporation Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same
JP2012182488A (ja) * 2012-05-25 2012-09-20 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4416049A (en) * 1970-05-30 1983-11-22 Texas Instruments Incorporated Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor
US3796929A (en) * 1970-12-09 1974-03-12 Philips Nv Junction isolated integrated circuit resistor with crystal damage near isolation junction
US3886587A (en) * 1973-07-19 1975-05-27 Harris Corp Isolated photodiode array
JPS5213788A (en) * 1975-07-23 1977-02-02 Hitachi Ltd Production method of semiconductor device
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
US4110776A (en) * 1976-09-27 1978-08-29 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
JPS5552254A (en) * 1978-10-11 1980-04-16 Nec Corp Semiconductor device
DE3049671A1 (en) * 1979-09-27 1982-02-25 American Micro Syst Sample and hold circuit with offset cancellation
JPS5696850A (en) * 1979-12-30 1981-08-05 Fujitsu Ltd Semiconductor device and manufacture thereof
US4367580A (en) * 1980-03-21 1983-01-11 Texas Instruments Incorporated Process for making polysilicon resistors
US4432008A (en) * 1980-07-21 1984-02-14 The Board Of Trustees Of The Leland Stanford Junior University Gold-doped IC resistor region

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637173B2 (en) * 2020-09-29 2023-04-25 Globalfoundries U.S. Inc. Structure including polycrystalline resistor with dopant-including polycrystalline region thereunder

Also Published As

Publication number Publication date
US4916507A (en) 1990-04-10
EP0107556A1 (fr) 1984-05-02
DE3376166D1 (en) 1988-05-05
EP0107556B1 (fr) 1988-03-30
JPS5989452A (ja) 1984-05-23
FR2534415A1 (fr) 1984-04-13
FR2534415B1 (ja) 1985-01-11

Similar Documents

Publication Publication Date Title
JPH0614532B2 (ja) 多結晶半導体材料中に抵抗体を形成する方法
US5064775A (en) Method of fabricating an improved polycrystalline silicon thin film transistor
US3789504A (en) Method of manufacturing an n-channel mos field-effect transistor
US4925807A (en) Method of manufacturing a semiconductor device
US3796929A (en) Junction isolated integrated circuit resistor with crystal damage near isolation junction
JPH0624226B2 (ja) スタック形ｃｍｏｓ装置の製造方法
JPH0851189A (ja) キャパシタを製造するための方法
US5682052A (en) Method for forming isolated intra-polycrystalline silicon structure
US6313728B1 (en) Stabilized polysilicon resistor and a method of manufacturing it
US4502894A (en) Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
JPS60109260A (ja) 補償された多結晶シリコン抵抗素子
US5683920A (en) Method for fabricating semiconductor devices
US5240511A (en) Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
US4851359A (en) Method of producing an electrical resistor by implanting a semiconductor material with rare gas
EP0287031A2 (en) High breakdown voltage insulating film provided between polysilicon layers
JP2001332697A (ja) 半導体抵抗素子を有する半導体装置とその製造方法
JPS6030112B2 (ja) トランジスタの製造方法
JPH0547987B2 (ja)
JPH0536911A (ja) ３次元回路素子およびその製造方法
JP2870823B2 (ja) 半導体装置の製造方法
JPH0565060B2 (ja)
JPH0237726A (ja) 半導体素子の製造方法
JPS6152991B2 (ja)
JPH0629543A (ja) 半導体装置の製造方法
JPS63292663A (ja) 半導体装置の製造方法