JP3524720B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はキャパシタを有する
半導体装置に関し、特にポリシリコン電極でキャパシタ
を形成する、絶縁膜を有する半導体装置に関する。

【０００２】

【従来の技術】図６は従来のキャパシタの構成を示す模
式的断面図である。キャパシタは基板１上に絶縁膜２、
ポリシリコン膜３、ＳｉＯ_２膜４およびポリシリコン膜
５を順次積層し、ポリシリコン膜３，５が電極を構成
し、ＳｉＯ_２膜４がキャパシタの絶縁膜である構造を持
つ。

【０００３】従来、ポリシリコン電極のキャパシタの絶
縁耐圧低下のとして三つの問題が考えられている。

【０００４】１）「酸化膜厚の不均一」 ポリシリコン／酸化膜界面にＳｉの突起が成長すると突
起上の酸化膜厚が他の領域の半分以下に薄くなり酸化膜
厚が不均一になる。そのため酸化膜厚が局部的に薄い部
分では電界が他の領域より大きくなる。電界が大きくな
ると電極から電子が注入されやすくなり、リーク電流が
増大する。

【０００５】２）「酸化膜中へのドーパントの混入」 ＰＯＣｌ₃ からポリシリコンにリンを拡散した場合に、
ポリシリコン中のリン濃度が６×１０²⁰ｃｍ³ 以上でリ
ン濃度が高いほどリーク電界は低下する。このリーク電
界の低下はリンの混入による酸化膜劣化である。高リン
濃度のＳｉ熱酸化時にはＳｉと酸化膜界面にリンがパイ
ルアップし酸化膜中にも混入する。この界面のリンによ
るトラップの形成がリーク電流の増大を促す。ポリシリ
コンでは粒界にリンが偏析しており、特に粒界から酸化
膜にリンが混入する。粒界での偏析量は粒径にも依存し
粒径が大きいほど偏析量は少ないとされている。

【０００６】３）「ポリシリコンと酸化膜の界面の凹
凸」 ポリシリコン／酸化膜界面構造は酸化前のポリシリコン
表面状態と酸化中における界面変化の２つの要因で決ま
る。ポリシリコンの表面はシリコン基板表面より大きな
凹凸が存在する。ポリシリコンの凹凸はポリシリコンの
形成方法、ポリシリコンへのドーピング方法に強く依存
する。リン濃度が低い場合には粒径に対応する細かな凹
凸があり、リン濃度増加とともに粒径が増大することに
伴い平滑な表面が得られる。ポリシリコンの表面の凹凸
状態に対応しキャパシタ形成がなされるのでポリシリコ
ンの突起の箇所で酸化膜が薄膜化し電界集中により絶縁
耐圧を低下させる。

【０００７】以上の説明から明らかなように、ポリシリ
コン電極のキャパシタ形成には、容量絶縁膜を薄膜化す
るにつれて、酸化膜厚の不均一、酸化膜中へのドーパン
トの混入、ポリシリコンと酸化膜の界面の凹凸が大きく
耐圧を支配するという問題があった。

【０００８】

【発明が解決しようとする課題】本発明はポリシリコン
の凹凸を低減し、絶縁耐圧の高いキャパシタを形成する
ことを目的とする。

【０００９】

【課題を解決するための手段】本発明の半導体装置は、
基板上の絶縁膜上に形成されたリン不純物を３×１０
^２０ 個／ｃｍ ^３ 〜４×１０ ^２０ 個／ｃｍ ^３ の濃度で含有
し主たる結晶方位が（１１１）に配向したポリシリコン
層からなる下部電極、該下部電極上の前記ポリシリコン
層の表面を酸素１００％雰囲気中で１１５０℃〜１２０
０℃の温度に急速加熱して形成したＳｉＯ_２層からなる
絶縁層、および該絶縁層上のポリシリコン層からなる上
部電極で構成されるキャパシタを含むことを特徴とす
る。

【００１０】前記半導体装置において、前記下部電極と
してのポリシリコン層と該ポリシリコン層上の前記絶縁
層としてのＳｉＯ_２層の界面のリン不純物濃度は２．５
Ａｔｏｍ％以下である。

【００１１】また、前記下部電極を構成するポリシリコ
ン層表面および絶縁層を構成するＳｉＯ _２層表面の凹凸
の差は８ｎｍ以下である。

【００１２】

【発明の実施の形態】図１は本発明の半導体装置の一例
であるキャパシタの構成を示す模式的断面図である。本
発明のキャパシタは、基板１上に絶縁膜２を形成し、こ
の絶縁膜の上に（１１１）に配向したポリシリコン膜３
ａを形成して下部電極とし、このポリシリコン膜３ａを
１００％Ｏ₂ で急速加熱することによってＳｉＯ₂ 膜４
ａを形成して絶縁膜とし、このＳｉＯ₂ 膜４ａの上にポ
リシリコン膜５を積層して上部電極とした構造を持つ。

【００１３】本発明では、（１１１）に配向したポリシ
リコン膜３ａを酸化して絶縁膜４ａを形成するときに短
時間に酸化が行われるように１００％Ｏ₂ で急速加熱条
件で加熱を行う。急速加熱（ＲＴＯ酸化）の温度は１０
００℃〜１２００℃であり、１１５０℃〜１２００℃が
好ましい。

【００１４】「ポリシリコンと酸化膜の界面の凹凸」の
変化は、定性的には以下のように考えられる。

【００１５】ＣＶＤ反応で生成するポリシリコンの形状
は、選択する反応系、反応温度、気体の流速、エネルギ
ーの与え方によって変化する。つまり反応系の過飽和度
が形状の基本的要因とされている。過飽和度とは、析出
した固相の平衡蒸気圧に対する実際の固体蒸気圧の比を
いう。

【００１６】成膜圧力を下げることでポリシリコン堆積
時の滞留層幅を広げＳｉＨ₄ の解離反応速度を下げ、核
生成を抑えて結晶成長させ、堆積時(As depo) （堆積し
たまま）の結晶粒を均一化する。また、ポリシリコンは
リン処理すると（１１１）配向が支配的に成長し、これ
以外の配向性をもった結晶を抑制することで一方向に成
長した柱状な構造が得られるのでポリシリコンの凹凸が
減少する。

【００１７】したがって、成膜圧力を変えることで堆積
時の結晶粒の状態が変わり、リンドーピング量に従って
ポリシリコンの凹凸が変化する。

【００１８】また、希釈酸化（２０％ Ｏ₂ ／Ｎ₂ ）の
技術を使うと酸化速度が小さいので酸化膜中の応力が緩
和され突起コーナー部の薄膜化が極めて起こりにくい
が、高リン濃度のＳｉ熱酸化時にはＳｉと酸化膜界面に
リンがパイルアップし酸化膜中にも混入するので、最適
なドープ量にすることが必要である。

【００１９】図２に熱履歴の異なる（２０％Ｏ₂ および
１００％Ｏ₂ ＲＴＯ酸化）酸化により得られた界面での
ＥＤＳ（エネルギー分散形Ｘ線分析）によるＰの濃度分
布を示す。図２（ａ）の黒塗りの四角は２０％Ｏ₂ 下で
の通常炉焼におけるＰ濃度（Ａｔｏｍ％）を示し、白抜
きの四角は急速酸化（ＲＴＯ）処理におけるＰ濃度分布
（Ａｔｏｍ％）を示し、測定点ａ〜ｋはそれぞれ、次の
位置を示す。ａ：ポリシリコン頂部界面、ｂ：頂部粒
子、ｃ：頂部界面、ｄ：頂部から１ｎｍ、ｅ：頂部から
２ｎｍ、ｆ：ＳｉＯ₂ 中央、ｇ：底部から２ｎｍ、ｈ：
底部から１ｎｍ、ｉ：底部界面、ｊ：底部粒子、ｋ：底
部界面。図２（ｂ）は、各膜の膜厚方向における測定点
の位置を模式的に示す。

【００２０】図２において、Poly(1) 界面にパイルアッ
プするドープ量がポリシリコンの凹凸を決め，絶縁膜の
耐圧特性に影響することがわかる。ポリシリコンは、そ
の後の熱処理でその結晶粒径が決まり、高温で短時間熱
処理すると粒径が大きくなりドープされたリンの偏析量
は少なく、絶縁耐圧が向上する。さらに、ポリシリコン
／酸化膜界面構造は酸化温度に強く依存し、高温になる
ほど平滑な界面ができ均一になる。

【００２１】下部電極としてのポリシリコン層とＳｉＯ
₂ 層の界面の不純物濃度は好ましくは２．５Ａｔｏｍ％
以下、さらに好ましくは２．２Ａｔｏｍ％以下である。

【００２２】また、ポリシリコン膜中のリン濃度は以下
の表面形状に強く関係している。

【００２３】 １）＜５×１０²⁰個／ｃｍ³ ：堆積したままの状態に近
いグレイン表面 ２）５〜７×１０²⁰個／ｃｍ³ ：突起状グレインの発生
領域 ３）＞７×１０²⁰個／ｃｍ³ ：穴の発生領域 ドーピング濃度がある限界値を越えると粒界中のリン濃
度も上昇するため、リン処理中の粒界酸化が顕著にな
る。粒界酸化により突起状グレインが成長するが、それ
が極端に進むと粒界にクサビ状に食い込んだ酸化膜が巨
大化し、リンガラス除去後に穴のようになる。従って、
１）の堆積したままの状態に近いグレイン表面の３×１
０²⁰個／ｃｍ³ 〜４×１０²⁰個／ｃｍ³ にするのが好ま
しい。

【００２４】また、ポリシリコン膜の堆積速度は、通常
の膜に比べて成膜速度が大きいため、微結晶の存在によ
って主配向面の成長が阻害される。そこで低濃度の２０
％−ＳｉＨ₄ を使用し、ガス中のＨ₂ 、Ｏ₂ 、Ｈ₂ Ｏ除
去に効果があるガスフイルタ（リン化タングステンファ
イバ（ＷＰＦ）) を加工装置に装着しガスの高純度化を
行ないポリシリコン粒径を増大させ、粒径のバラツキも
低減し、耐圧向上を図るとよい。

【００２５】

【実施例】以下に、本発明の実施例を比較例とともに示
す。

【００２６】（実施例１）サンプル作成で２〜９Ω・ｃ
ｍの抵抗値を有するＰ型Ｓｉ基板上に約５００ｎｍの熱
酸化膜を形成した後、縦型低圧ＣＶＤ装置を用いてポリ
シリコン膜を成膜温度６４０℃で２５０ｎｍ形成する。
このとき成膜圧力を１５Ｐａにする。次に下部電極ポリ
シリコンにはＰＯＣｌ₃ をソースとし気相拡散法にてリ
ンを３×１０²⁰個／ｃｍ³ の条件でドーピングする。キ
ャパシタ絶縁膜は１１５０℃・酸素１００％の急速加熱
を５０秒行ない２５ｎｍ形成する。上部電極はポリシリ
コンを３５０ｎｍ成膜した後に下部電極と同様の方法で
リンを３×１０²⁰個／ｃｍ³のドーピングする。最後に
ホトリソグラフィによりパターンを形成しドライエッチ
ングで電極の加工を行なう。６．５×１０^-4ｍｍ² の平
型パターンのキャパシタを作成する。図３に示すよう
に、得られた絶縁膜は絶縁耐圧が８．８ＭＶ／ｃｍ以上
であり、不良個数が１０００秒で６ヶ以下である。ま
た、原子間力顕微鏡（図４（ｂ））および透過型電子顕
微鏡（図５（ｂ））の観察から、ポリシリコンまたは絶
縁膜の表面の凹凸の高低差が８ｎｍ以下であることがわ
かる。表１に平均粗さと凹凸最大粗さを示す。

【００２７】（比較例１）（従来の方法） サンプル作成で２〜９Ω・ｃｍの抵抗値を有するＰ型Ｓ
ｉ基板上に約５００ｎｍの熱酸化膜を形成した後、縦型
低圧ＣＶＤ装置を用いてポリシリコン膜を成膜温度６４
０℃で２５０ｎｍ形成する。このとき成膜圧力を１５Ｐ
ａにする。次に下部電極ポリシリコンにはＰＯＣｌ₃ を
ソースとし気相拡散法にてリンを３×１０²⁰個／ｃｍ³
の条件でドーピングする。キャパシタ絶縁膜は１０００
℃のドライ酸化Ｏ₂ −２０％を２５分間行ない２５ｎｍ
形成する。上部電極はポリシリコンを３５０ｎｍ成膜し
た後に下部電極と同様の方法でリンを３×１０²⁰個／ｃ
ｍ³ のドーピングをする。最後にホトリソグラフィによ
りパターンを形成しドライエッチングで電極の加工を行
なう。６．５×１０^-4ｍｍ² の平型パターンのキャパシ
タを作成する。原子間力顕微鏡（図４（ａ））および透
過型電子顕微鏡（図５（ａ））の観察からポリシリコン
または絶縁膜の表面の凹凸の高低差が１５ｎｍ以下であ
り、図３に示すように、得られた絶縁膜は絶縁耐圧が
８．２ＭＶ／ｃｍ以上であり、不良個数が１０００秒で
４０ヶ以下である。表１に平均粗さと凹凸最大粗さを示
す。

【００２８】

【表１】 （比較例２）サンプル作成で２〜９Ω・cmの抵抗値を有
するＰ型Ｓｉ基板上に約５００ｎｍの熱酸化膜を形成し
た後、縦型低圧ＣＶＤ装置を用いてポリシリコン膜を成
膜温度６４０℃で２５０ｎｍ形成する。このとき、成膜
圧力を１５Ｐａにする。次に下部電極ポリシリコンには
ＰＯＣｌ₃ をソースとし気相拡散法にてリンを３×１０
²⁰個／ｃｍ³ の条件でドーピングする。キャパシタ絶縁
膜は１０００℃のドライ酸化Ｏ₂ −１００％を７分間行
ない２５ｎｍ形成する。上部電極はポリシリコンを３５
０ｎｍ成膜した後に下部電極と同様の方法でリンを３×
１０²⁰個／ｃｍ³ ドーピングする。最後にホトリソグラ
フィによりパターンを形成しドライエッチングで電極の
加工を行なう。６．５×１０^-4ｍｍ² の平型パターンの
キャパシタを作成する。ポリシリコンまたは絶縁膜の表
面の凹凸の高低差が８ｎｍ以下であり、図３に示すよう
に、得られた絶縁膜は絶縁耐圧が８．２ＭＶ／ｃｍ以上
であり、不良個数が１０００秒で２０ヶ以下である。

【００２９】（比較例３）サンプル作成で２〜９Ω・ｃ
ｍの抵抗値を有するＰ型Ｓｉ基板上に約５００ｎｍの熱
酸化膜を形成した後、縦型低圧ＣＶＤ装置を用いてポリ
シリコン膜を成膜温度６４０℃で２５０ｎｍ形成する。
このとき成膜圧力を１５Ｐａにする。次に下部電極ポリ
シリコンにはＰＯＣｌ₃ をソースとし気相拡散法にてリ
ンを３×１０²⁰個／ｃｍ³ の条件でドーピングする。キ
ャパシタ絶縁膜は酸素２０％で１１５０℃の急速加熱を
２５０秒行い２５ｎｍ形成する。上部電極はポリシリコ
ンを３５０ｎｍ成膜した後に下部電極と同様の方法でリ
ンを３×１０²⁰個／ｃｍ³ のドーピングする。最後にホ
トリソグラフィによりパターンを形成しドライエッチン
グで電極の加工を行う。６．５×１０^-4ｍｍ² の平型パ
ターンのキャパシタを作成する。図３に示すように絶縁
膜の絶縁耐圧が８．２ＭＶ／ｃｍ以上であり、不良個数
が１０００秒で２０ヶ以下である。

【００３０】

【発明の効果】以上説明したとおり、この発明にかかる
半導体装置によればポリシリコンの凹凸が減少した膜上
に形成される絶縁膜は熱履歴が少ないことによる絶縁性
の劣化および不純物のパイルアップが減少するので、キ
ャパシタの信頼性が向上する。

【図面の簡単な説明】

【図１】本発明の半導体装置の模式的断面図である。

【図２】熱履歴の異なるPoly-Si/SiO₂界面のＰ濃度点分
析のグラフであり、（ａ）は測定点の位置によるＰ濃度
の変化を示し、（ｂ）は各膜の膜厚方向における測定点
の位置を模式的に示す。

【図３】時間依存不良品率（ＴＤＤＢ）によるキャパシ
タの絶縁特性を示すグラフである。

【図４】原子間力顕微鏡による絶縁膜形状を示す写真で
あり、（ａ）は比較例１、（ｂ）は実施例１に対応す
る。

【図５】透過型電子顕微鏡による絶縁膜形状を示す写真
であり、（ａ）は比較例１、（ｂ）は実施例１に対応す
る。

【図６】キャパシタの構成を示す模式的断面図である。

【符号の説明】

１ 基板 ２ 絶縁膜 ３ ポリシリコン層（膜） ３ａ （１１１）に配向したポリシリコン層 ４ ＳｉＯ₂ 層 ４ａ （１１１）に配向したポリシリコン膜を酸化して
得たＳｉＯ₂ 層 ５ ポリシリコン層（膜）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 H01L 27/04 H01L 21/316 H01L 21/20

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 基板上の絶縁膜上に形成されたリン不純
   物を３×１０ ^２０ 個／ｃｍ ^３ 〜４×１０ ^２０ 個／ｃｍ ^３
   の濃度で含有し主たる結晶方位が（１１１）に配向した
   ポリシリコン層からなる下部電極、該下部電極上の前記
   ポリシリコン層の表面を酸素１００％雰囲気中で１１５
   ０℃〜１２００℃の温度に急速加熱して形成したＳｉＯ
   _２層からなる絶縁層、および該絶縁層上のポリシリコン
   層からなる上部電極で構成されるキャパシタを含むこと
   を特徴とする半導体装置。
2. 【請求項２】 前記下部電極としてのポリシリコン層と
   該ポリシリコン層上の前記絶縁層としてのＳｉＯ_２層の
   界面のリン不純物濃度が２．５Ａｔｏｍ％以下である請
   求項１に記載の半導体装置。
3. 【請求項３】 前記下部電極を構成するポリシリコン層
   表面および絶縁層を構成するＳｉＯ _２層表面の凹凸の差
   が８ｎｍ以下である請求項１に記載の半導体装置。